感测基板和电子装置的制作方法

1.本公开实施例涉及一种感测基板和包括该感测基板的电子装置。


背景技术：

2.x射线平板探测器可以将肉眼看不到的“x射线”转换为最终能转变为图像的“数字化信号”。x射线平板探测器(fpxd)具有信号读取ic(integrated circuit)灵敏度高、能够探测到细微电量变化的优点。
3.非晶硅(a-si)x射线平板探测器是x射线领域数字化x射线摄影系统(digital radiography，dr)的核心探测成像部件之一，而且与cmos、ccd结构相比具有更长的x射线辐照寿命和稳定性，因此也逐渐成为目前以及未来市场的主流需求。
4.a-si fpxd核心技术之一在于像素设计，好的像素设计能确保有效感光结构所占像素面积比例(又称像素填充率)尽可能大；而在像素填充率一定的情况下，像素入光侧的光透过率也应尽可能大，因此感光结构的入光侧的电极一般采用透明导电材料制作。


技术实现要素：

5.本公开实施例提供一种感测基板和包括该感测基板的电子装置，该感测基板可以避免电子装置在成像的过程中出现图像不均的现象。
6.本公开实施例提供一种感测基板，其包括衬底基板、以及位于所述衬底基板上的感测单元。所述感测单元包括：感测元件，其位于所述衬底基板上，其中，所述感测元件具有相对的入光面和背光面以及位于所述入光面和所述背光面之间的侧表面，所述入光面位于所述背光面的背离所述衬底基板的一侧；以及导电图案，其位于所述感测元件的背离所述衬底基板的一侧，其中，所述导电图案具有镂空部以及围绕所述镂空部的透明导电部，所述镂空部在所述衬底基板上的正投影至少部分位于所述感测元件在所述衬底基板上的正投影之内，并且所述透明导电部在所述衬底基板上的正投影与所述感测元件的所述侧表面在所述衬底基板上的正投影至少部分交叠。
7.例如，所述侧表面在所述衬底基板上的正投影位于所述透明导电部在所述衬底基板上的正投影内部。
8.例如，所述透明导电部在所述衬底基板上的正投影为封闭的框型结构。
9.例如，所述导电图案被配置为在所述感测元件工作时被施加固定电压。
10.例如，所述的感测基板还包括位于所述衬底基板上的偏压线层、第一绝缘层和第二绝缘层，其中，所述偏压线层包括偏压信号线，所述偏压线层包括偏压信号线，在垂直于所述衬底基板的方向上，所述第一绝缘层位于所述感测元件和所述导电图案之间；所述第二绝缘层位于所述偏压信号线和所述导电图案之间。
11.例如，所述导电图案包括超出所述感测元件的所述入光面的导电图案拓展部；所述感测元件的所述入光面在所述衬底基板上的正投影具有凹陷部，所述凹陷部容纳至少部分所述导电图案拓展部在所述衬底基板上的正投影。
12.例如，所述偏压信号线电连接所述感测元件并且电连接所述导电图案。
13.例如，所述第二绝缘层包括贯穿所述第二绝缘层的过孔，所述导电图案通过所述过孔电连接所述偏压信号线，所述过孔在所述衬底基板上的正投影与所述导电图案的所述透明导电部在所述衬底基板上的正投影至少部分交叠。
14.例如，所述偏压信号线包括超出所述感测元件的所述入光面的偏压线超出部分，所述偏压线超出部分通过所述过孔电连接所述导电图案。
15.例如，所述感测单元还包括开关元件，所述开关元件在所述衬底基板上的正投影至少部分位于所述偏压线超出部分在所述衬底基板上的正投影之内。
16.例如，所述感测基板包括彼此间隔开的多个所述感测单元，多个所述感测单元的导电图案彼此独立。
17.例如，整个所述导电图案通过所述第二绝缘层与所述偏压信号线隔开。
18.例如，所述感测基板包括彼此间隔开的多个所述感测单元并且包括位于所述衬底基板上的彼此间隔开的多个第一导电桥和彼此间隔开的多个第二导电桥，每个第一导电桥沿第一方向延伸并且电连接在所述第一方向上相邻的感测单元的导电图案，每个第二导电桥沿第二方向延伸并且电连接在所述第二方向上相邻的感测单元的导电图案，所述第二方向不同于所述第一方向。
19.例如，多个所述感测单元的导电图案排列成多个导电图案列、多个第一导电图案行和多个第二导电图案行；同一导电图案列中相邻的导电图案通过所述第一导电桥电连接；同一第一导电图案行中相邻的导电图案通过所述第二导电桥电连接；同一第二导电图案行中相邻的导电图案彼此独立；所述多个第一导电图案行和所述多个第二导电图案行交替设置。
20.例如，所述偏压线层包括彼此间隔开的多条所述偏压信号线，每条偏压信号线在所述衬底基板上的正投影与沿所述第一方向依次排列的第一导电桥在所述衬底基板上的正投影交叠。
21.例如，所述感测基板包括感测区和围绕所述感测区的边框区；在所述边框区中，所述感测基板包括位于所述衬底基板上的偏压短路环以及彼此间隔开的多个第三导电桥，所述偏压短路环通过所述多个第三导电桥分别电连接与所述偏压短路环紧邻的感测单元的导电图案。
22.例如，所述感测基板还包括绑定区以及保护图案，所述偏压线层包括位于所述绑定区的偏压线信号端，所述保护图案与所述导电图案位于同一层中且位于所述绑定区中，所述保护图案与所述偏压线信号端直接接触。
23.例如，所述感测单元还包括开关元件，所述开关元件电连接所述感测元件，并且所述开关元件在所述衬底基板上的正投影位于所述感测元件的所述入光面在所述衬底基板上的正投影之外。
24.例如，所述导电图案在所述衬底基板上的正投影与至少部分所述开关元件在所述衬底基板上的正投影交叠。
25.例如，所述感测元件包括相对设置的第一电极和第二电极，所述第一电极在垂直于所述衬底基板的方向上位于所述第二电极与所述衬底基板之间；所述感测元件还包括在垂直于所述衬底基板的方向上位于所述第一电极和所述第二电极之间的半导体层，所述透
明导电部在所述衬底基板上的正投影与所述半导体层的侧表面在所述衬底基板上的正投影至少部分交叠。
26.本公开实施例提供一种电子装置，其包括以上任一项实施例所述的感测基板。
附图说明
27.为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
28.图1为一种x射线平板探测器的像素结构的简化剖视示意图。
29.图2a为本公开实施例提供的感测基板的局部俯视示意图一。
30.图2b为沿图2a中的a-b线和m-n线的剖视示意图一。
31.图2c为沿图2a中的a-b线和m-n线的剖视示意图二。
32.图3a为本公开实施例提供的感测基板的局部俯视示意图二。
33.图3b为沿图3a中的a-b和m-n线的剖视示意图一。
34.图3c为沿图3a中的a-b和m-n线的剖视示意图二。
35.图4为图2a和图3a中部分结构的俯视示意图。
36.图5a为本公开实施例提供的感测基板中的四个感测单元的俯视示意图一。
37.图5b为本公开实施例提供的感测基板中的导电图案彼此独立的俯视示意图。
38.图6a为本公开实施例提供的感测基板中的四个感测单元的俯视示意图二。
39.图6b为本公开实施例提供的感测基板中的导电图案彼此连接的俯视示意图。
40.图7为本公开实施例提供的感测基板的简化俯视示意图。
41.图8为本公开实施例提供的感测基板的绑定区的局部剖视简图。
具体实施方式
42.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
43.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
44.图1为一种x射线平板探测器的像素结构的简化剖视示意图。如图1所示，该x射线平板探测器包括衬底基板bs和位于其上的感光元件ls0、开关元件t和绝缘层pvx等结构。例如，感光元件ls0包括相对设置的第一电极e1和第二电极e2以及位于二者之间的pin型半导体层pin，即在p型半导体层与n型半导体层之间夹设有本征半导体层(即i型半导体层)。感
光元件ls0的第二电极e2与偏压信号线bl电连接从而感光元件ls0在工作时被施加偏置电压，该偏置电压将感光元件ls0设置在偏置状态。感光元件ls0的第一电极e1与开关元件t电连接，读取信号线rsl与开关元件t电连接以读取感光元件ls0的输出信号。开关元件t的上侧设置有遮光结构sdm，该遮光结构sdm与偏压信号线bl同层设置。
45.本技术的发明人在研究中注意到，在图1中，半导体层pin侧壁上方无任何防护，当产品受到不均匀外界电势扰动或受到不均匀分布的带电离子等影响时，由于感生电子的机制而新生成电场，该电场与pin原有反偏电场矢量叠加，造成像素间电场不一致，进而出现不同像素间电子迁移量在相同积分时间内有区别的现象，这表现为产品图像灰度不均匀，即在图像上出现mura。另一方面，x射线平板探测器成像对画质均匀性的需求也要求整片探测器各个位置的像素电学差异尽可能小。这种情况下，由于图1所示像素结构最上层采用绝缘层pvx进行保护，绝缘层pvx表面极易产生局部静电残留，这将对下层的pin结构侧向电场产生影响，从而造成了随静电分布的图像不均现象，这严重影响成像质量。
46.为了提高成像质量，本公开实施例提供一种感测基板和包括该感测基板的电子装置。
47.图2a为本公开实施例提供的感测基板的局部俯视示意图一；图2b为沿图2a中的a-b线和m-n线的剖视示意图一；图2c为沿图2a中的a-b线和m-n线的剖视示意图二；图3a为本公开实施例提供的感测基板的局部俯视示意图二；图3b为沿图3a中的a-b和m-n线的剖视示意图一；图3c为沿图3a中的a-b和m-n线的剖视示意图二；图4为图2a和图3a中部分结构的俯视示意图。
48.如图2a至图4所示，本公开实施例提供一种感测基板，其包括衬底基板bs和位于衬底基板bs上的第一绝缘层il1。感测基板还包括位于衬底基板bs上的感测单元，感测单元包括感测元件ls，感测元件ls位于第一绝缘层il1的面向衬底基板bs的一侧，即感测元件ls在垂直于衬底基板bs的方向上位于第一绝缘层il1与衬底基板bs之间，感测元件ls具有相对的入光面sfe和背光面sfb以及位于入光面sfe和背光面sfb之间的侧表面sfl，入光面sfe位于背光面sfb的背离衬底基板bs的一侧，即背光面sfb在垂直于衬底基板bs的方向上位于入光面sfe与衬底基板bs之间。
49.感测单元还包括导电图案cp，导电图案cp位于第一绝缘层il1的背离衬底基板bs的一侧，即第一绝缘层il1在垂直于衬底基板bs的方向上位于导电图案cp与衬底基板bs之间，此时，导电图案cp位于感测元件ls的背离衬底基板bs的一侧。导电图案cp具有镂空部hlp以及围绕镂空部hlp的透明导电部cdp，镂空部hlp为贯穿透明导电部cdp的开口，也就是说，导电图案cp在衬底基板bs上的正投影包括外边缘cp1和位于外边缘内侧的内边缘cp2，镂空部hlp在衬底基板bs上的正投影为内边缘cp2围成的区域，透明导电部cdp在衬底基板bs上的正投影为内边缘cp2和外边缘cp1之间的区域。镂空部hlp在衬底基板bs上的正投影至少部分位于感测元件ls在衬底基板bs上的正投影之内，并且透明导电部cdp在衬底基板bs上的正投影与感测元件ls的侧表面sfl在衬底基板bs上的正投影至少部分交叠。
50.例如，如图2a和图3a所示，透明导电部cdp在衬底基板bs上的正投影与感测元件ls的整个侧表面sfl在衬底基板bs上的正投影交叠。即，侧表面sfl在衬底基板bs上的正投影位于透明导电部cdp在衬底基板bs上的正投影内部。
51.在本公开实施例中，在第一绝缘层il1的背离衬底基板bs的一侧设置有导电图案
cp，并且导电图案cp的透明导电部cdp与感测元件ls的侧表面sfl在衬底基板bs上的正投影至少部分交叠，因此导电图案cp的透明导电部cdp可以屏蔽静电对下层感测元件ls的电场的影响。该设计从理论上可对感测基板制作过程中可能造成静电残留的工序(如水洗、人员搬运触碰、设备接地不良产生的静电放电等)起到良好的静电屏蔽作用，对于感测基板成品后的后端制程(如贴附oca(optical clear adhesive)胶层、吸盘吸附取放等)也可以起到静电防护，最终会使静电类mura、图像不均发生率显著下降，提升产品良率；同时，该设计基本上也不会对感测基板的光电响应灵敏度产生影响。另一方面，导电图案cp也可以促进局部产生的静电的消散。再一方面，通过使导电图案cp具有镂空部hlp，镂空部hlp与感测元件ls的入光面sfe在衬底基板bs上的正投影至少部分交叠，可以提高导电图案cp对光(尤其是可见光)的透过率，从而使更多光被感测元件ls感测到。另外，在后续工艺中感测基板上需涂覆树脂并且进行碘化铯等闪烁体材料的蒸镀，由于本公开实施例中的导电图案cp具有镂空部hlp，因此本公开实施例中的感测基板与树脂层或碘化铯等闪烁体材料之间的结合力较好。例如，当导电图案cp的面积较大时，感测基板可能会与树脂层或碘化铯层的结合力较差，此时，上述导电图案cp的图案化设计(例如镂空设计)可以减小导电图案cp在感测基板上的覆盖面积，因此在保证防静电效果的同时，提高了感测基板与树脂层或碘化铯等闪烁体材料之间的结合力。
52.在至少一个实施例中，感测元件ls可以为光电探测元件，例如光电二极管等。例如，如图2b-2c和图3b-3c所示，感测元件ls包括相对设置的第一电极e1和第二电极e2，第一电极e1在垂直于衬底基板bs的方向上位于第二电极e2与衬底基板bs之间，感测元件ls的上述入光面sfe为第二电极e2的背离衬底基板bs的表面，并且第二电极e2为透明电极。例如，第二电极e2的材料可以为透明导电氧化物，例如ito(氧化铟锡)、izo(氧化铟锌)或igzo(氧化铟镓锌)等。例如，第一电极e1的材料可以为金属或者透明导电氧化物等。感测元件ls还包括在垂直于衬底基板bs的方向上位于第一电极e1和第二电极e2之间的半导体层scl，感测元件ls的侧表面sfl包括半导体层scl的侧表面，该侧表面与衬底基板bs的板面所呈的角度例如为70
°-
90
°
，例如约80
°
，并且半导体层scl的侧表面在衬底基板bs上的正投影与透明导电部cdp在衬底基板bs上的正投影至少部分交叠，例如，半导体层scl的侧表面在衬底基板bs上的全部正投影都与透明导电部cdp在衬底基板bs上的正投影交叠。例如，半导体层scl为pin型半导体层，也就是说半导体层scl包括依次层叠的p型半导体层、本征半导体层和n型半导体层。在其它实施例中，感测元件ls也可以为其它类型的探测元件。
53.在图4中，ls1表示第一电极e1的边缘在衬底基板bs上的正投影，ls2表示第二电极e2的边缘在衬底基板bs上的正投影，ls2所围成的区域表示感测元件ls的入光面在衬底基板bs上的正投影。例如，如图2a、图3a和图4所示，导电图案cp遮挡第二电极e2的边缘在衬底基板bs上的正投影ls2，这样可以取得更好的屏蔽效果。
54.例如，在一些情形下，在实际产品中，例如第二电极e2未遮挡半导体层scl的侧表面。在这种情况下，半导体层scl的侧表面sfl在衬底基板bs上的正投影位于第二电极e2在衬底基板bs上的正投影之外。
55.例如，在另一些情形下，在实际产品中，例如第二电极e2未覆盖半导体层scl的整个上表面，该上表面为半导体层scl的背离衬底基板bs的表面。例如，如图2b-2c以及3b-3c所示，半导体层scl的上表面具有超出第二电极e2的部分，该部分在衬底基板bs上的正投影
位于第二电极e2的下表面(第二电极e2的面向衬底基板bs的表面)在衬底基板bs上的正投影之外。
56.在至少一个实施例中，导电图案cp的透明导电部cdp的材料可以为透明导电氧化物，例如ito(氧化铟锡)、izo(氧化铟锌)和igzo(氧化铟镓锌)等中的至少一种或几种。也就是说，透明导电图案cp所在的层为ito层、izo层和igzo层中的至少一种或几种。
57.在至少一个实施例中，如图2a和图3a所示，透明导电部cdp在衬底基板bs上的正投影为封闭的框型结构。这样有利于使透明导电部cdp遮挡感测元件ls的更多侧表面sfl以提高屏蔽效果。在其它实施例中，透明导电部cdp在衬底基板bs上的正投影也可以是非封闭的。
58.例如，如图2a和图3a所示，框型结构的透明导电部cdp包括多个条状的延伸部，例如至少包括沿第一方向(图2a和图3a中的竖直方向)延伸且在第二方向(图2a和图3a中的水平方向)上相对的两个延伸部，以及沿第二方向延伸且在第一方向上相对的两个延伸部。考虑到工艺刻蚀余量(margin)，为了避免延伸部过细而影响电阻，例如，每个延伸部包括与感测元件ls交叠的内侧部分和与感测元件ls不交叠的外侧部分。例如，在内侧部分和外侧部分的排列方向上，内侧部分的宽度大于外侧部分的宽度。例如，在内侧部分和外侧部分的排列方向上，内侧部分的宽度大致为6μm-8μm，例如7.15μm，外侧部分的宽度大致为2μm-3μm，例如2.65μm，因此延伸部的总宽度大致是8μm-11μm，例如9.8μm。
59.例如，导电图案cp在衬底基板bs上的正投影的内边缘cp2与感测元件ls在衬底基板bs上的正投影的边缘ls1或ls2平行，且导电图案cp在衬底基板bs上的正投影的内边缘cp2的各个位置距离感测元件ls在衬底基板bs上的正投影的边缘ls1或ls2的距离基本相等。
60.例如，导电图案cp位于数据线dl和栅线gl交叉限定的像素区域中，且导电图案cp在衬底基板bs上的正投影与数据线dl和栅线gl在衬底基板bs上的正投影不重叠。
61.在至少一个实施例中，如图2a至图4所示，感测基板包括的感测单元还包括位于衬底基板bs上的开关元件t(图2a和图3a中未标出)，开关元件t与感测元件ls电连接，用于控制感测元件ls的电信号的输出，开关元件t在衬底基板bs上的正投影位于感测元件ls的入光面sfe在衬底基板bs上的正投影之外。例如，在另一些实施例中，开关元件t在衬底基板bs上的正投影也可能与感测元件ls在衬底基板bs上的正投影至少部分重叠，例如，开关元件t在衬底基板bs上的正投影位于感测元件ls在衬底基板bs上的正投影之内。
62.在至少一个实施例中，如图2a至图3c所示，导电图案cp延伸到开关元件t所在位置，以使导电图案cp的透明导电部cdp具有较大的面积，从而具有较小的电阻。也就是说，导电图案cp在衬底基板bs上的正投影与至少部分开关元件t在衬底基板bs上的正投影交叠。例如，导电图案cp在衬底基板bs上的正投影与偏压信号线bl的偏压线超出部分ble(即偏压信号线bl的遮挡开关元件t的部分)在衬底基板bs上的正投影重叠，导电图案cp在衬底基板bs上的正投影与偏压线超出部分ble的外边界重叠或略位于外边界内侧，以避免与下层金属形成额外的交叠电容。
63.例如，如图2a和图3a所示，开关元件t位于感测元件ls以及与该感测元件ls相邻的数据线dl和栅线gl所围成的区域中，并且导电图案cp的透明导电部cdp延伸到该区域中。在至少一个实施例中，透明导电部cdp与数据线dl和栅线gl都不交叠，以避免产生寄生电容。
例如，透明导电部cdp与数据线dl在衬底基板bs上的正投影之间的距离大致为4μm-5μm，例如4.35μm，这样基本上不影响数据线dl的寄生电容，从而避免增大噪声。例如，透明导电部cdp与栅线gl之间的距离约为1μm-2μm，例如1.25微米。例如，感测元件ls距离数据线dl的距离大于感测元件ls距离栅线gl的距离，因为数据线dl产生的寄生电容会影响图像噪声，增加感测元件ls与数据线dl的距离可以减小寄生电容，相应地，透明导电部cdp距离数据线dl的距离大于透明导电部cdp距离栅线gl的距离。
64.例如，开关元件t可以为晶体管(例如薄膜晶体管)或者其它类型的开关器件。例如，薄膜晶体管可以为非晶硅薄膜晶体管、氧化物薄膜晶体管或ltps薄膜晶体管等各种形式的薄膜晶体管。以开关元件t为晶体管为例，如图2a至图4所示，开关元件t包括栅极ge、有源层act、以及与有源层act电连接的源极s和漏极d。例如，源极s与感测元件ls电连接以接收感测元件ls输出的电信号，该电信号通过漏极d输出至数据线dl(如图2a、图3a和图4所示)。
65.例如，开关元件t的源极s和漏极d位于同一层中(即通过同一薄膜形成)，以节省工艺。例如，开关元件t的源极s与感测元件ls的第一电极e1可以位于同一层中或者位于不同层中(即通过不同薄膜形成)。在本公开实施中，例如，在衬底基板bs上形成源极s和漏极d所在的层之后还在衬底基板bs上形成第一钝化绝缘层pvx1；例如，第一钝化绝缘层pvx1可以为无机绝缘层，无机绝缘层包括氧化硅、氮化硅、氮氧化硅中的一种或多种的叠层；在一些示例中，第一钝化绝缘层pvx1也可以为有机绝缘层，或者也可以为无机绝缘层、有机绝缘层、无机绝缘层的多层叠层结构，以防止感测元件ls对开关元件t的影响，更好的保证开关元件t的性能。如果源极s与第一电极e1位于同一层中，则需要刻蚀掉第一电极e1上的第一钝化绝缘层pvx1的材料，这会导致第一电极e1的表面比较粗糙，从而影响半导体层scl的性能，进而影响感测元件ls的性能。因此，可选的方式是开关元件t的源极s与感测元件ls的第一电极e1位于不同层中。例如，如图2b-2c和图3b-3c所示，开关元件t的源极s与感测元件ls的第一电极e1位于不同层中，第一电极e1通过贯穿第一钝化绝缘层pvx1的过孔vh3电连接源极s，并且第一电极e1的位于该过孔vh3的部分位于源极s的背离衬底基板bs的一侧。
66.在至少一个实施例中，为了避开开关元件t，感测元件ls在衬底基板bs上的正投影朝向感测元件ls的中心凹陷从而形成容纳至少部分开关元件t的缺口(下文称为凹陷部)。例如，如图4所示，感测元件ls的入光面sfe在衬底基板bs上的正投影具有凹陷部cvt。在至少一个实施例中，导电图案cp可以延伸到该凹陷部cvt中，以具有更大的面积。例如，如图2a至图3c所示，导电图案cp包括超出感测元件ls的入光面sfe的导电图案拓展部cep；如图2a和图3a所示，凹陷部(图中未标出)容纳至少部分导电图案拓展部cep在衬底基板bs上的正投影。
67.在至少一个实施例中，导电图案cp被配置为在感测元件ls工作时被施加固定电压。例如，导电图案cp电连接感测基板上能提供固定电压的例如偏压信号线等结构，以通过该结构向导电图案cp施加固定电压，防止导电图案cp处于悬空(floating)状态。
68.例如，如图2a至图4所示，感测基板还包括位于衬底基板bs上的偏压线层bll，偏压线层bll包括偏压信号线bl；偏压信号线bl电连接感测元件ls，例如，偏压信号线bl通过过孔vh2电连接感测元件ls，以向感测元件ls提供偏置电压，该偏置电压以将感测元件ls设置在偏置状态。例如，偏压信号线bl可以采用金属等材料制作。
69.在至少一个实施例中，如图2a和图3a所示，偏压信号线bl包括超出感测元件ls的入光面sfe的偏压线超出部分ble；偏压线超出部分ble遮挡至少部分开关元件tft，也就是说，开关元件t在衬底基板bs上的正投影至少部分位于偏压线超出部分ble在衬底基板bs上的正投影之内，以避免开关元件t受光照影响。
70.在至少一个实施例中，偏压信号线bl电连接导电图案cp，例如偏压信号线bl的偏压线超出部分ble电连接导电图案cp。通过使偏压信号线bl电连接导电图案cp，可以使导电图案cp与感测元件ls的第二电极e2的偏置电压等电位，这样可以避免第二电极e2与导电图案cp之间产生额外的电容。
71.在至少一个实施例中，如图2b-2c和图3b-3c所示，感测基板包括位于衬底基板bs上的第二绝缘层il2，第二绝缘层il2在垂直于衬底基板bs的方向上位于偏压信号线bl和导电图案cp之间。需要说明的是，图2b-2c以及图3b-3c所示实施例以偏压信号线bl位于第二绝缘层il2的面向衬底基板bs的一侧且导电图案cp位于第二绝缘层il2的背离衬底基板bs的一侧为例进行说明，在这种情况下，第二绝缘层il2位于第一绝缘层il1的背离衬底基板bs的一侧。在其它实施例中，偏压信号线bl与导电图案cp的位置关系可以互换，此时例如第二绝缘层il2与第一绝缘层il1为同一绝缘层。
72.在一些实施例中，偏压信号线bl与导电图案cp之间的电连接可以通过设置在感测元件ls附近的过孔实现；或者，偏压信号线bl与导电图案cp可以都电连接到感测基板的边框区中的导电结构，从而通过该导电结构实现电连接。
73.在至少一个实施例中，如图2b-2c，偏压信号线bl通过贯穿第二绝缘层il2的过孔vh1电连接导电图案cp。例如，导电图案拓展部cep填充入vh1中以电连接偏压线超出部分ble。例如，过孔vh1在衬底基板bs上的正投影位于开关元件t在衬底基板bs上的正投影内。在本公开实施例中，导电图案cp与偏压信号线bl电连接的位置位于该导电图案cp所在的感测单元所在区域sr内，这样有利于减小压降。
74.在至少另一个实施例中，导电图案cp与偏压信号线bl之间也可以不通过过孔vh1电连接，例如，如图3b-3c所示，在该导电图案cp所在的感测单元所在的区域sr内，整个导电图案cp通过第二绝缘层il2与偏压信号线bl隔开。也就是说，在该导电图案cp所在的感测单元所在的区域sr内，导电图案cp与偏压信号线bl没有通过过孔vh1电连接，而是导电图案cp的面向偏压信号线bl的整个表面与偏压信号线bl的面向导电图案cp的整个表面彼此平行。
75.图5a为本公开实施例提供的感测基板中的四个感测单元的俯视示意图一；图5b为本公开实施例提供的感测基板中的导电图案彼此独立的俯视示意图。例如，如图5a所示，感测基板包括彼此间隔开的多个感测单元(图中示出了四个感测单元，每个感测单元所在的区域用sr表示)。在导电图案cp与偏压信号线bl的电连接位置位于该导电图案cp所在的感测单元所在区域内sr(即导电图案cp与偏压信号线bl通过过孔vh1电连接在一起)的情况下，如图5a和图5b所示，该多个感测单元包括的导电图案cp彼此独立，也就是说，该多个感测单元包括的导电图案cp在衬底基板bs上的正投影彼此孤立，没有连接在一起，从而导电图案cp所在的透明导电层在衬底基板bs上的正投影与栅线gl和数据线dl在衬底基板bs上的正投影不交叠。
76.在整个导电图案cp通过第二绝缘层il2与偏压线层bll隔开的情况下，可以采用以下方式向导电图案cp提供固定电压：感测基板上的多个感测单元的导电图案cp彼此电连连
接，并且最外侧的感测单元包括的导电图案cp与边框区中能提供固定电压的信号线电连接。
77.图6a为本公开实施例提供的感测基板中的四个感测单元的俯视示意图二；图6b为本公开实施例提供的感测基板中的导电图案彼此连接的俯视示意图。
78.在至少一个实施例中，如图6a所示，在整个导电图案cp通过第二绝缘层il2与偏压信号线bl隔开的情况下，感测基板包括彼此间隔开的多个感测单元并且包括位于衬底基板bs上的彼此间隔开的多个第一导电桥bdg1和彼此间隔开的多个第二导电桥bdg2(图6a中仅示出一个第一导电桥bdg1和一个第二导电桥bdg2进行举例说明)；第一导电桥bdg1沿第一方向延伸并且电连接在第一方向上相邻的感测单元的导电图案cp，每个第二导电桥bdg2沿第二方向延伸并且电连接在第二方向上相邻的感测单元的导电图案cp，第二方向不同于第一方向。例如，第一导电桥bdg1和第二导电桥bdg2的线宽为8μm-12μm，例如约10μm，以保证电连接的可靠性。
79.在至少一个实施例中，如图6b所示，感测基板中的多个感测单元包括的导电图案cp可以排列成多个导电图案列、多个第一导电图案行和多个第二导电图案行。图6b中以导电图案列的延伸方向沿第一方向、导电图案行的延伸方向沿第二方向为例进行说明。同一导电图案列中相邻的导电图案cp通过第一导电桥bdg1连接在一起，例如第一导电桥bdg1与和其相邻的导电图案cp直接连接(例如位于同一层中)以简化工艺；同一第一导电图案行中相邻的导电图案cp通过第二导电桥bdg2连接在一起，例如第二导电桥bdg2与和其相邻的导电图案cp直接连接(例如位于同一层中)以简化工艺；同一第二导电图案行中相邻的导电图案cp彼此独立，即同一第二导电图案行中相邻的导电图案彼此断开且未直接连接；多个第一导电图案行和多个第二导电图案行交替设置。
80.需要说明的是，多个第一导电图案行和多个第二导电图案行交替设置，指的是相邻第一导电图案行之间有一个或多个第二导电图案行。
81.例如，相邻第一导电图案行以一定周期间隔开。例如，周期可以为2～栅线数量的二分之一。例如，在一些实施例中，周期为6，也就是说，在数据线dl的延伸方向上，1个第一导电图案行和5个第二导电图案行为一个周期，从而相邻的第一导电图案行之间有5个第二导电图案行。或者，在另一些实施例中，周期为64，也就是说，在数据线dl的延伸方向上，1个第一导电图案行和63个第二导电图案行为一个周期，从而相邻的第一导电图案行之间有63个第二导电图案行。
82.在导电图案cp加电工作时，由于第一导电桥bdg1跨越栅线gl，第二导电桥bdg2跨越数据线dl，因此会产生交叠电容从而产生噪声，尤其是第二导电桥bdg2与数据线dl之间的交叠对产品特性影响较大。因此，在数据线dl的延伸方向(即第一方向)上相邻的导电图案cp通过第一导电桥bdg1连接，而在栅线gl的延伸方向上相邻的导电图案cp通过第二导电桥bdg2连接，并且采用第一导电图案行与第二导电图案行交替地周期排列的方式。一方面，这样可以防止导电桥断线造成的信号传输不畅对静电屏蔽效果造成影响。另一方面，这样可以降低电阻率，在一定程度上对偏压信号线bl的电压进行补偿，以使偏压信号线bl的电压不随导电图案cp的电阻发生衰减。
83.在至少一个实施例中，如图6a所示，偏压线层包括彼此间隔开的多条偏压信号线bl，每条偏压信号线bl在衬底基板bs上的正投影与沿第一方向依次排列的第一导电桥bdg1
在衬底基板bs上的正投影交叠，例如，每条偏压信号线bl在衬底基板bs上的正投影与沿第一方向依次排列的第一导电桥bdg1在衬底基板bs上的正投影完全重叠，以避免产生额外电容。例如，每条偏压信号线bl与第一导电桥bdg1的交叠部分的线宽基本相同。通过使第一导电桥bdg1与偏压信号线bl交叠，这样可以避免增加额外的交叠电容，而且有利于避免第一导电桥bdg1影响透过率。
84.在至少一个实施例中，如图6b所示，感测基板包括感测区和围绕感测区的边框区；在边框区中，感测基板包括位于衬底基板bs上的偏压短路环blsr，偏压短路环blsr位于边框区中且为围绕感测区的环形结构或半环形结构，偏压短路环blsr连接同一偏压信号线bl的在其延伸方向上相对的两端，以使该偏压信号线bl的两端都能接收偏置电压。如图6b所示，感测基板还包括位于边框区中且彼此间隔开的多个第三导电桥bdg3，偏压短路环blsr通过该多个第三导电桥bdg3分别电连接与偏压短路环blsr紧邻的感测单元(即最外侧的感测单元)的导电图案cp。
85.在其它实施例中，导电图案cp也可以通过其它导电结构与偏压短路环blsr电连接，或者导电图案cp也可以与除偏压短路环blsr之外的能够提供固定电压的信号线电连接。
86.在图6a-6b所示实施例中，为了简化制作工艺，导电图案cp、第一导电桥bdg1至第三导电桥bdg3可以位于同一层中(即通过同一薄膜形成)。
87.与图6a-6b所示实施例相比，图5a至图5b所示实施例中由于导电图案cp与偏压信号线bl电连接的位置(即过孔vh1的位置)位于该导电图案cp所在的感测单元所在的区域sr中，因此导电图案cp之间彼此独立，这样可以减小压降；另外，与图6a-6b所示实施例相比，图5a至图5b所示实施例无需在边框区中设置偏压短路环blsr。
88.需要说明的是，在图5b和图6b所示实施例中，导电图案cp所在的透明导电层具有格栅形结构，即该透明导电层包括的多个导电图案cp为彼此间隔的框型结构，并且这些导电图案cp可以彼此独立(如图5b所示)或者通过导电桥彼此连接(如图6b所示)。在至少另一个实施例中，该透明导电层也可以为具有条栅形结构，即该透明导电层包括多个沿第一方向延伸且沿第二方向依次排列的第一延伸条以及多个沿第二方向延伸且沿第一方向依次排列的第二延伸条，相邻的两个第一延伸条和相邻的两个第二延伸条围成的框型结构为一个导电图案。与条栅形结构相比，格栅形结构的屏蔽效果更好。本公开实施例中导电图案cp所在的透明导电层也可以采用除格栅形结构和条栅形结构之外的其他尽量非遮挡像素感光区域的图案。
89.在至少一个实施例中，导电图案cp可以与感测基板原有的透明导电结构利用同一薄膜形成，以避免增加额外的透明导电层。
90.图7为本公开实施例提供的感测基板的简化俯视示意图；图8为本公开实施例提供的感测基板的绑定区的局部剖视简图。
91.例如，如图7所示，感测基板包括绑定区，绑定区位于边框区中。在感测基板包括偏压短路环blsr的情况下，例如，绑定区位于偏压短路环blsr的外侧，并且偏压短路环blsr通过偏压信号输入线bli电连接绑定区，偏压信号输入线bli与偏压信号线bl连接且位于同一层中。需要说明的是，图7中只是以线段形式示意性地示出了第二导电桥bdg2，但这并不表示第二导电桥bdg2的实际形状。
92.例如，如图8所示，偏压线层bll包括位于绑定区的偏压线信号端blt，偏压线信号端blt为图7中偏压信号输入线bli的位于绑定区的端部，并且偏压线信号端blt还连接到电路板的偏压信号源；导电图案所在层包括位于绑定区的保护图案pp，保护图案pp与偏压线信号端blt直接接触，以对偏压信号端blt进行保护。本公开实施例中，导电图案所在层包括位于绑定区的保护图案pp，也就是说，导电图案与感测基板原有的位于绑定区的保护图案pp位于同一层中，从而导电图案与保护图案pp可以利用同一张掩膜板制作，无需额外增加新的透明导电层，也无需额外增加掩膜板。
93.例如，保护图案pp的厚度大致为例如因此导电图案cp的厚度也大致为例如
94.在至少一个实施例中，偏压线信号端blt通过贯穿第一钝化绝缘层pvx1、缓冲绝缘层bf和第二钝化绝缘层pvx2的过孔vh4电连接信号读取端sd1，例如信号读取端sd1用于对感测元件进行充电，以从与该感测元件电连接的开关元件的漏极读取电信号。绑定区中设置有读取ic(integrated circuit)，读取ic记录对感测元件的充电量。
95.在至少一个实施例中，为了简化制作工艺，信号读取端sd1与开关元件的源极和漏极位于同一层中，即通过同一薄膜形成。
96.在至少一个实施例中，如图2b和图3b所示，感测基板还包括位于衬底基板bs上的第三绝缘层il3，第三绝缘层il3位于导电图案cp的背离衬底基板bs一侧。例如，第三绝缘层il3可以为无机绝缘层，例如氮化硅层、氧化硅层或者二者的叠层结构或者其它类型的无机绝缘层；或者，第三绝缘层il3可以为有机绝缘层，例如树脂等。在屏蔽层上方进一步覆盖第三绝缘层il3，不会对导电图案cp造成刻蚀损伤，而且可以更加有效地防止因水溶液等所夹带的带电离子渗透至导电图案之下而造成的屏蔽失效。在其它实施例中，导电图案cp也可以裸露在产品最表层，也就是说导电图案cp位于感测基板的最外侧，如图2c和图3c所示。
97.如图3a所示，在右下角虚线框示出的区域内，即栅线gl和数据线dl交叠的位置，栅线gl和数据线dl的线宽变窄，并且栅线gl和数据线dl之间设置了隔离层(图中小矩形图案)以绝缘栅线gl和数据线dl，例如，该隔离层与有源层act同层设置。
98.在至少一个实施例中，如图2a-2b以及图8所示的感测基板可以采用如下步骤制作s1-s15。
99.步骤s1：形成栅电极层，使栅电极层包括栅线gl和栅极ge。
100.步骤s2：形成栅绝缘层gi。
101.步骤s3：形成有源层act。
102.步骤s4：形成源漏电极层，使源漏电极层包括源极s、漏极d、数据线dl以及信号读取端sd1，由此得到开关元件t。
103.步骤s5：形成第一钝化绝缘层pvx1，使第一钝化绝缘层pvx1具有贯穿其的过孔vh3，过孔vh3暴露出源极s的部分表面。
104.步骤s6：形成第一电极e1，使第一电极e1通过过孔vh3电连接开关元件t的源极s。
105.步骤s7：形成半导体层scl。
106.步骤s8：形成第二电极e2，由此得到感测元件ls。
107.步骤s9：形成覆盖感测元件ls和开关元件t的缓冲绝缘层bf。
108.步骤s10：形成覆盖缓冲绝缘层bf的第一绝缘层il1。例如，第一绝缘层il1为有机绝缘层，例如为树脂材料，有机绝缘层具有较大的厚度以具有大致平坦的上表面。
109.步骤s11：形成覆盖第一绝缘层il1的第二钝化绝缘层pvx2，以形成贯穿第二钝化绝缘层pvx2、第一绝缘层il1和缓冲绝缘层bf的过孔vh2，以及贯穿第二钝化绝缘层pvx2、缓冲绝缘层bf和第一钝化绝缘层pvx1的过孔vh4。例如，第二钝化绝缘层pvx2为无机绝缘层，例如二氧化硅层或氮化硅层等，以提高后续形成的偏压信号线bl与第一绝缘层il1之间的附着力。
110.步骤s12：形成偏压线层bll，使偏压线层包括偏压信号线bl以及偏压线信号端blt，偏压信号线bl通过过孔vh2电连接感测元件ls的第二电极e2，并且偏压线信号端blt通过过孔vh4电连接信号读取端sd1。
111.步骤s13：形成覆盖偏压线层bll的第三钝化绝缘层pvx3(即第二绝缘层il2)以及贯穿第三钝化绝缘层pvx3的过孔vh1。
112.步骤s14：在第三钝化绝缘层pvx3上形成透明导电层，使透明导电层包括导电图案cp和保护图案pp，导电图案cp通过过孔h1电连接偏压信号线bl，保护图案pp直接接触偏压线信号端blt，并且保护图案pp与偏压线信号端blt之间没有第三钝化绝缘层pvx3。
113.例如，导电图案cp可以采用掩膜工艺制作，即在第三钝化绝缘层pvx3上沉积透明导电薄膜，之后在透明导电薄膜上涂覆光刻胶，然后对光刻胶进行曝光和显影处理以得到光刻胶图案，之后以光刻胶图案为掩膜对透明导电薄膜进行刻蚀以得到透明导电图案cp和保护图案pp。或者，导电图案cp可以采用贴附或者其它方式形成。
114.步骤s15：形成覆盖导电图案cp的第三绝缘层il3。
115.与图2b所示的感测基板的制作方法相比，图2c所示的示例的感测基板的制作方法不包括步骤s15。
116.与图2b所示的感测基板的制作方法相比，图3a-3b所示的示例的感测基板的制作方法的步骤s13中未形成过孔vh1。
117.与图3b所示的感测基板的制作方法相比，图3c所示的示例的感测基板的制作方法不包括步骤s15。
118.需要说明的是，以上制作方法中一些步骤的顺序可以根据需要进行调整，例如步骤s1至步骤s4的顺序可以根据开关元件t的具体结构进行调整，例如关于制作偏压线层和透明导电层的步骤的顺序可以互换。
119.本公开至少一实施例还提供一种电子装置，该电子装置包括以上任一项实施例提供的感测基板。
120.在本公开不同的实施例中，该电子装置例如为x射线探测器、光学指纹传感器、图像传感器等，本公开对于该电子装置的应用领域不作限制。
121.例如，本公开至少一实施例提供的电子装置为探测器，且还包括与感测基板耦接的闪烁体，该闪烁体用于将射线(例如x射线、β射线或γ射线等)转化成光，感测基板中的感测元件ls用于将光转化成电信号。
122.例如，本公开实施例提供的电子装置还可以包括处理电路，该处理电路用于接收感测元件输出的电信号，并且对该电信号进行处理以得到图像。
123.还需要说明的是，本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，
其他结构可参考通常设计；在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
124.以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。