基板结构及其制法的制作方法

1.本发明有关一种基板结构，尤指一种用于具有凸块接线(bump on lead)型式布线的基板结构。


背景技术：

2.随着半导体产品的尺寸日趋缩减，半导体封装件中的线路间距需求愈来愈小，为此，覆晶型封装基板采用凸块接线(bump on lead/bump on trace，简称bol)方式进行线路设计。
3.然而，该bol方式所设计出的线路的间距(pitch)极小，因而无法于各线路之间形成防焊层(solder mask)作电性阻隔，故通常会于整层防焊层上以开窗制程形成一可同时外露多条bol线路的开口。
4.如图1a所示，现有采用bol方式的封装基板1于其基板本体10的外表面10a上形成有一线路层13，且该线路层13具有多个导电迹线130及多个一体结合该导电迹线130端部的电性接触垫131，并于该基板本体10上设有一防焊层11，以令该防焊层11具有一对应所有电性接触垫131的开口110，使该电性接触垫131的上表面及侧表面完全外露于该开口110。
5.现有封装基板1中，其开窗制程通过曝光显影的方式完成，且为了增加结构强度，且防止该线路层13有外露短路风险，该防焊层11的厚度h设计需远大于该线路层13的厚度t(如图1c所示的差距e)，因此为了确保该线路层13的外露表面13a(铜材)的目标面积的精准度(如图1c所示)，该曝光显影作业中的光照能量f会以该线路层13的外露表面13a作为基准，即该光照能量f仅会作用至该线路层13的外露表面13a上，因而该光照能量f不易作用至该防焊层11的底部(即该基板本体10的外表面10a)，致使于显影作业后，该防焊层11的开口110的壁面底部容易因照光不足而遭显影药水侵蚀，进而形成底切(undercut)结构v(如图1b所示)。
6.然而，现有封装基板1中，该底切(undercut)结构v会残留显影药水，故基于线路细间距的需求，各该导电迹线130之间的间距愈来愈小，导致于该导电迹线130的铜材会沿该底切结构v所残留的显影药水迁移，即铜迁移(copper migration)现象，以致于该底切结构v处会形成不规则导电体9，使该封装基板1的信赖性不佳，严重可能使该导电体9连接相邻的两导电迹线130而造成电性短路。
7.此外，虽然增加该光照能量f可使该防焊层11的底部不会形成该底切结构v，但该光照能量f过大，会使该线路层13上的防焊材曝光过度(过曝)，导致于显影作业后，该线路层13上的防焊材难以移除，造成该线路层13的外露表面13a的面积过少，故于后续封装制程中，无法有效外接其它电子元件，甚至发生电性传输不良的问题。
8.因此，如何克服上述现有技术的种种缺失，已成目前亟欲解决的课题。


技术实现要素：

9.为解决上述现有技术的问题，本发明提出一种基板结构及其制法，以避免铜迁移
的现象发生。
10.本发明的基板结构，包括：基板本体，其具有一接合面；线路层，其形成于该接合面上；以及包覆体，其形成于该接合面上且包覆该线路层，并具有外露部分该线路层的镂空部，其中，该镂空部的边缘形成有阶梯状结构。
11.本发明还提供一种基板结构的制法，包括：提供一具有接合面的基板本体，且于该接合面上形成有线路层；以及形成一包覆体于该接合面上，以令该包覆体包覆该线路层，且该包覆体具有外露部分该线路层的镂空部，其中，该镂空部的边缘形成有阶梯状结构。
12.前述的基板结构及其制法中，该镂空部的底部未形成底切结构。
13.前述的基板结构及其制法中，该线路层具有多个相互分离的导电迹线，以令该多个导电迹线的部分表面外露于该镂空部。例如，该包覆体未形成于该多个导电迹线外露于该镂空部的线段之间。
14.前述的基板结构及其制法中，该包覆体的制程将多个绝缘保护层数相互叠设于该接合面上。例如，该包覆体的最底层的绝缘保护层覆盖该线路层，并采用曝光显影的方式形成该包覆体的最底层的绝缘保护层，且曝光能量打到该接合面，使该多个绝缘保护层分别形成开口，以作为该镂空部。进一步，该多个开口的至少两者的宽度为不一致，以令该镂空部的边缘形成该阶梯状结构。或者，该多个开口的至少一者的壁面为平直面；亦或，该包覆体的最底层的绝缘保护层的开口的壁面可相对该接合面呈垂直面或呈上窄下宽的斜面。
15.前述的基板结构及其制法中，该包覆体为防焊材。
16.由上可知，本发明的基板结构及其制法，主要通过该包覆体的镂空部的边缘具有阶梯状结构的设计，以避免该包覆体的底部形成底切结构，故相比于现有技术，本发明的基板结构能有效避免铜迁移的现象发生，并使相邻的导电迹线之间不会发生短路，因而有利于提升本发明的基板结构的信赖性。
17.此外，本发明的制法中，若该包覆体包含多个相互叠设的绝缘保护层，最底层的绝缘保护层的厚度仅需略高于线路层即可，因而该光照能量不需设定太大，故相比于现有技术，即使将该光照能量设定成使该最底层的绝缘保护层的底部不会形成底切结构的强度(如能量直接打到该接合面)，该最底层的绝缘保护层于该镂空部处的材质也不会发生过曝的问题，因而仍能确保该线路层有效外露所需金属面积。
附图说明
18.图1a为现有封装基板的局部上视平面示意图。
19.图1b为图1a的剖面线b-b的剖视图。
20.图1c为图1a的剖面线c-c的剖视图。
21.图2为本发明的基板结构的局部上视平面示意图。
22.图2’为图2的剖面线l
’-
l’的剖视图。
23.图2”为图2的剖面线l
”-
l”的剖视图。
24.图2a至图2c为图2’的包覆体的不同实施例的局部剖视示意图。
25.图3a至图3e为本发明的基板结构的制法的第一实施例的沿图2的剖面线l1-l1的剖视示意图。
26.图3a’至图3e’为本发明的基板结构的制法的第一实施例的沿图2的剖面线l2-l2
的剖视示意图。
27.附图标记说明
28.1:封装基板
29.10:基板本体
30.10a:外表面
31.11:防焊层
32.110:开口
33.13,23:线路层
34.13a:外露表面
35.130,230:导电迹线
36.131,231:电性接触垫
37.2:基板结构
38.2a:包覆体
39.20:基板本体
40.20a:接合面
41.200:介电层
42.201:布线层
43.21:第一绝缘保护层
44.210:第一开口
45.210a:第一壁面
46.211:台阶部
47.22:第二绝缘保护层
48.220:第二开口
49.220a:第二壁面
50.230a:线段
51.24:导电元件
52.9:导电体
53.d1,d2:宽度
54.e,e:差距
55.f,f1,f2:光照能量
56.h,t:厚度
57.t:阶梯状结构
58.v:底切结构
59.w:镂空部。
具体实施方式
60.以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
61.须知，本说明书所附附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭
示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具有技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的的情况下，均应仍落在本发明所揭示的技术内容所能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容的情况下，当视为本发明可实施的范畴。
62.图2为本发明的基板结构2的局部平面上视图。如图2所示，所述的基板结构2包括一基板本体20、一线路层23、以及一具有镂空部w的包覆体2a。在本实施例中，该包覆体2a包含相互叠设的第一绝缘保护层21及第二绝缘保护层22。
63.所述的基板本体20将其外表面定义为接合面20a，以令如芯片、封装基板或封装模组等的电子元件接置于该基板本体20的接合面20a上。
64.在本实施例中，该基板本体20为具有核心层或无核心层(coreless)的线路结构，如封装基板(substrate)，其包含至少一介电层200与设于该介电层200上的布线层201，如图2’及图2”所示。例如，以线路重布层(redistribution layer，简称rdl)方式形成该布线层201，其材质为铜，且形成该介电层200的材质为如聚对二唑苯(polybenzoxazole，简称pbo)、聚酰亚胺(polyimide，简称pi)、预浸材(prepreg，简称pp)等的介电材。应可理解地，该基板本体20也可为其它可供接置电子元件的承载单元，例如导线架的金属板、或如晶圆、芯片、硅中介板(silicon interposer)、硅材、玻璃等的半导体板材，并不限于上述。
65.所述的线路层23形成于该基板本体20的接合面20a上且电性连接该基板本体20的布线层201，如图2”所示。
66.在本实施例中，该线路层23包含多个导电迹线(trace)230及一体结合该导电迹线230的电性接触垫231，且各该导电迹线230为相互分离而不会短路，而该电性接触垫231用以结合如焊锡材料的导电元件24(如图2”所示)，以令该基板结构2通过该导电元件24接置如芯片、封装基板或封装模组等的电子元件。
67.所述的第一绝缘保护层21形成于该基板本体20的接合面20a上且形成有至少一第一开口210，如图2及图2’所示，以令该基板本体20的部分接合面20a、该些导电迹线230的部分线段230a及该电性接触垫231外露于该第一开口210，如图2及图2”所示，使该第一绝缘保护层21仅包覆部分该线路层23与部分该接合面20a。
68.在本实施例中，该第一绝缘保护层21为感光型防焊层，其第一开口210的轮廓大致呈矩形、沟槽状或其它适当形状，且该第一开口210的第一壁面210a为平直面。例如，该第一壁面210a相对该接合面20a呈垂直面(如图2a所示)或斜面(如图2’所示的壁面厚度呈上窄下宽或外观呈斜坡状)，且该第一绝缘保护层21于其第一开口210的第一壁面210a与该接合面20a之间未形成有底切结构。具体地，该电性接触垫231未接触该第一绝缘保护层21，且该些导电迹线230的部分线段230a凸伸出该第一开口210的第一壁面210a外，以令该些导电迹线230的部分线段230a及该电性接触垫231外露于该第一开口210。
69.所述的第二绝缘保护层22形成于该第一绝缘保护层21的部分表面上且形成有至少一外露该第一开口210的第二开口220，如图2及图2’所示，以令该基板本体20的部分接合面20a、该些导电迹线230的部分线段230a及该电性接触垫231外露于该第二开口220，如图2及图2”所示，使该第二绝缘保护层22仅遮盖部分该线路层23的上方，其中，该第一开口210
与该第二开口220作为该镂空部w。应可理解地，该第二绝缘保护层22的布设范围几乎等于(略小于)该第一绝缘保护层21的布设范围。
70.在本实施例中，该第二绝缘保护层22为感光型防焊层，其第二开口220的轮廓大致对应该第一开口210的轮廓而呈矩形、沟槽状或其它适当形状，且该第二开口220的第二壁面220a为平直面。例如，该第二壁面220a相对该接合面20a呈垂直面(如图2b所示)或斜面(如图2a所示的呈上窄下宽的第二壁面220a或外观呈斜坡状、或图2c所示的呈上宽下窄的斜面的第二壁面220a或外观呈峭壁状或崖壁状)，且该第二绝缘保护层22于其第二开口220的第二壁面220a与该第一绝缘保护层21的第一开口210的第一壁面210a之间形成阶梯状结构t。具体地，该第一绝缘保护层21的第一开口210的第一壁面210a凸伸入该第二开口220内，以令该第一绝缘保护层21的凸伸部分作为台阶部211，以形成该阶梯状结构t。应可理解地，该线路层23未接触该第二绝缘保护层22。
71.因此，该包覆体2a未形成于各该导电迹线230外露于该镂空部w的各线段230a之间，且该包覆体2a也未形成于各该电性接触垫231之间。
72.此外，有关防焊层的材质种类繁多，甚至感光型材质的种类也繁多，故该第一绝缘保护层21的材质与该第二绝缘保护层22的材质可相同或不相同。
73.图3a至图3e及图3a’至图3e’为本发明的基板结构2的第一实施例的制法的剖面示意图，其中，图3a至图3e呈现图2的剖面线l1-l1的制程状态，且图3a’至图3e’呈现图2的剖面线l2-l2的制程状态。
74.在本实施例中，图3a至图3e所示的制程状态与图3a’至图3e’所示的制程状态相互对应于同一时间点的步骤。
75.如图3a及图3a’所示，并同时配合参阅图2，提供一基板本体20，其接合面20a上形成有一线路层23。
76.如图3b及图3b’所示，形成一第一绝缘保护层21于该基板本体20的全部接合面20a上。
77.如图3c及图3c’所示，以曝光显影的方式形成至少一第一开口210于该第一绝缘保护层21上，以令该基板本体20的部分接合面20a、导电迹线230的部分线段230a及电性接触垫231外露于该第一开口210。
78.在本实施例中，于曝光显影作业时，光照能量f1以该基板本体20的接合面20a作为基准，使光照能量f1作用至该基板本体20的接合面20a上，故该第一绝缘保护层21的底侧能充分吸收该光照能量f1，因而于显影作业后，该第一开口210的第一壁面210a的底部因照光充足而可避免遭显影药水侵蚀。因此，该第一开口210的第一壁面210a呈现平直面，且该第一开口210的第一壁面210a的底部不会形成底切结构。
79.如图3d及图3d’所示，形成一第二绝缘保护层22于该第一绝缘保护层21的全部表面与该基板本体20的部分接合面20a上，并使该第二绝缘保护层22填满该第一开口210以覆盖该些导电迹线230的线段230a及该电性接触垫231。
80.如图3e及图3e’所示，以曝光显影的方式形成至少一外露该第一开口210的第二开口220于该第二绝缘保护层22上，以令该基板本体20的部分接合面20a、该些导电迹线230的部分线段230a及该电性接触垫231外露于该第二开口220。
81.在本实施例中，该第二绝缘保护层22的第二开口220的宽度d2大于该第一绝缘保
护层21的第一开口210的宽度d1，以利于形成阶梯状结构t(如图2’所示)。
82.此外，于曝光显影作业时，光照能量f2可依需求调整，以形成所需的第二开口220的第二壁面220a的实施例。例如，当该光照能量f2较大时，可形成如图2a所示的呈上窄下宽的斜面的第二壁面220a；当光照能量f2正常时，可形成如图2b所示的垂直状第二壁面220a；当该光照能量f2较小时，可形成如图2c所示的呈上宽下窄的斜面的第二壁面220a，且可能会形成底切结构。应可理解地，由于该第二绝缘保护层22不会接触该线路层23，故即使该第二绝缘保护层22形成底切结构，也不会造成铜迁移(copper migration)现象。
83.在后续制程中，可形成多个导电元件24于该些电性接触垫231上(如图2”所示)，以令该基板结构2通过该导电元件24接置如芯片、封装基板或封装模组等的电子元件。
84.本发明的基板结构2的制法通过第一绝缘保护层21与第二绝缘保护层22的制作，使该第一绝缘保护层21的厚度只需覆盖该线路线23即可(即该第一绝缘保护层21的厚度与该线路层23的厚度的差距e极小，如图3b及图3b’所示)，因而该第一绝缘保护层21的厚度极薄，故相比于现有技术，本发明的光照能量f1可直接作用至该基板本体20的接合面20a(或可设定该光照能量f1可致使该第一绝缘保护层21的底部不会形成底切结构)，因而可有效避免铜迁移(cu migration)的现象发生，以利于提升信赖性。
85.此外，本发明的制法，因该第一绝缘保护层21的厚度极薄，因而该光照能量f1不需设定太大，故相比于现有技术，即使将该光照能量f1设定成使该第一绝缘保护层21的底部不会形成底切结构的强度，该第一绝缘保护层21于该镂空部w处的材质不会发生过曝的问题，因而能确保该线路层23有效外露所需金属面积(即该些导电迹线230的部分线段230a及该电性接触垫231)。
86.综上所述，本发明的基板结构及其制法中，通过该包覆体的镂空部的边缘具有阶梯状结构的设计，以避免该包覆体的底部形成底切结构，故本发明的基板结构能有效避免铜迁移的现象发生，并使相邻的导电迹线之间不会发生短路，因而有利于提升本发明的基板结构的信赖性。
87.上述实施例仅用以示例性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如所附权利要求书所列。