半导体器件及其制造方法、存储器、电子设备与流程

1.本公开涉及半导体器件技术领域，更为具体来说，本公开为半导体器件及其制造方法、存储器、电子设备。


背景技术：

2.为了改善动态随机存取存储器(dram,dynamic random access memory)的特性，往往需减小寄生电阻和寄生电容。目前已采用的技术手段包括：利用铜替代铝作为导电线的组成材料，从而通过铜互连降低延迟，或者可采用低k材料的氧化物作为绝缘材料等。然而现有这些手段使寄生电阻和寄生电容的减少量仍然有限，难以达到实际应用要求。于是，有人提出了使用气隙(air gap)作为绝缘膜的方案。但由于常规技术存在的局限，要制作出符合设计要求的气隙和半导体器件结构是非常困难的。比如，不同位置的堆叠金属层的尺寸往往是不同的，常规技术难以在不同的位置做出具有相同形状的气隙。


技术实现要素：

3.为解决常规技术难以制作出符合设计要求的气隙和半导体器件结构及难以达到实际应用要求等问题，本公开创新提供了一种半导体器件及其制造方法、存储器、电子设备。
4.为实现上述技术目的，本公开提供了一种半导体器件。该半导体器件包括但不限于半导体基底、至少一层堆叠金属层、气隙以及第一间隔物。堆叠金属层设置于半导体基底的上方。气隙沿着堆叠金属层的侧面设置，以包围堆叠金属层。第一间隔物沿着气隙的侧面设置，以包围气隙。其中，气隙处于堆叠金属层与第一间隔物之间。
5.为实现上述技术目的，本公开还提供了一种动态随机存取存储器，该动态随机存取存储器包括本公开任一实施例中的半导体器件。
6.为实现上述技术目的，本公开还能够提供一种电子设备，该电子设备包括本公开任一实施例中的动态随机存取存储器。
7.为实现上述技术目的，本公开提供了一种半导体器件的制造方法。该方法包括但不限于如下步骤：在半导体基底的上方先后形成金属间电介质层和堆叠金属层；采用刻蚀的方式在堆叠金属层上形成凹槽，并露出金属间电介质层；在凹槽的侧壁上依次形成第二间隔物和第一间隔物，第二间隔物处于堆叠金属层与第一间隔物之间；去除第二间隔物，以在堆叠金属层与第一间隔物之间形成气隙。
8.本公开的有益效果为：与现有技术相比，本公开提供的技术方案能够在堆叠金属层旁加工出具有一定形状和厚度的气隙，以有效改善寄生电阻和寄生电容导致的动态随机存取存储器等芯片性能变差的问题。
9.本公开在不需要投入复杂的工艺的前提下即能够制作出需要的气隙结构，可满足多种场景下的实际应用需求，具有半导体器件加工成本低、工序周期短以及适于大面积推广和应用等突出优点。
附图说明
10.图1示出了在当前的堆叠金属层上刻蚀出凹槽后的半导体器件纵向截面结构示意图。
11.图2示出了在凹槽的内侧壁上形成第二间隔物后的半导体器件纵向截面结构示意图。
12.图3示出了在第二间隔物的侧壁上形成第一间隔物后的半导体器件纵向截面结构示意图。
13.图4示出了再次沉积金属间电介质层后的半导体器件纵向截面结构示意图。
14.图5示出了刻蚀金属间电介质层及去除第二间隔物后的半导体器件纵向截面结构示意图。
15.图6示出了在图5中整个器件层上方沉积上停止层后的半导体器件纵向截面结构示意图。
16.图中，
17.100、半导体基底。
18.200、堆叠金属层。
19.300、气隙；301、第二间隔物。
20.400、第一间隔物。
21.500、金属间电介质层；5000、凹槽。
22.600、下阻挡层；601、上阻挡层。
23.700、下停止层；701、上停止层。
24.800、电极。
具体实施方式
25.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
26.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
27.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
28.本公开一个或多个实施例可提供一种半导体器件的制造方法，能够在堆叠金属层旁侧制作出符合设计要求且具有一定形状和厚度的气隙结构，以利用气隙作为绝缘膜、改善芯片性能。该方法包括但不限于如下步骤。
29.如图1所示，提供一半导体基底100。在半导体基底100上可以依次形成下停止层
700、金属间电介质层(imd，inter-metal dielectric)500、电极800、下阻挡层600、堆叠金属层(stack metal)200及上阻挡层601等，具体说明如下。本公开一些实施例中，首先在半导体基底100的上方沉积下停止层700，在下停止层700上沉积金属间电介质层500。然后在金属间电介质层500上形成电极800，电极800可以沿纵向穿过金属间电介质层500和下停止层700。本公开一些实施例可通过光刻或刻蚀及金属电镀或溅射等方式形成电极800，形成过程为成熟工艺，本公开不再进行赘述。再依次形成下阻挡层600、堆叠金属层200及上阻挡层601，例如可以采用溅射的方式形成堆叠金属层200，堆叠金属层200与电极800电连接、可作为半导体器件的导电线。下阻挡层600和上阻挡层601均用于防止金属扩散到其他器件层(例如金属间电介质层500)中、提高半导体器件工作的可靠性。其中，形成堆叠金属层200的过程中可包括化学机械抛光(cmp)步骤，从而使堆叠金属层上表面与同层的其他器件层上表面平齐。经过上述步骤，本公开能够实现在半导体基底100的上方先后形成金属间电介质层500和堆叠金属层200。接下来，采用刻蚀的方式在堆叠金属层200上形成凹槽5000，并能够露出下方的金属间电介质层500。本实施例中的凹槽5000可在金属间电介质层500中具有一定的深度。
30.如图2所示，在凹槽5000内侧壁上能够形成第二间隔物301，第二间隔物301的厚度和形状可以根据半导体器件设计要求进行合理地设置。其中，第二间隔物301用于占据后续气隙300需占据的空间，所以当前的第二间隔物301为气隙300形状和厚度的确定起到了关键性作用。本公开一些实施例中，可通过侧墙制程沿着凹槽5000的侧壁上形成第二间隔物301。图2示出的是半导体器件的一种纵截面示意图，事实上第二间隔物301可以形成一种在平面上闭合的图案，当然也可以是一种不闭合的图案。侧墙制程的具体过程本实施例将不再进行赘述。第二间隔物301需在后续工序中被去掉，因此，本公开一些实施例中的第二间隔物301例如可以是氧化物，比如氧化硅等等。
31.如图3所示，在形成第二间隔物301后可形成第一间隔物400。例如可以通过侧墙制程沿着第二间隔物301的内侧壁上形成具有一定厚度和形状的第一间隔物400，本公开一些实施例的第一间隔物400的具体形状和厚度可根据实际情况进行合理地设定。所以本公开能够实现在金属间的凹槽5000的侧壁上依次形成第二间隔物301以及第一间隔物400，第二间隔物301处于堆叠金属层200与第一间隔物400之间。侧墙制程的具体过程本实施例不再进行赘述。
32.如图4所示，再次沉积金属间电介质层500。本公开一些实施例中，在依次形成第二间隔物301和第一间隔物400后，还包括如下的步骤。再沉积一层或多层金属间电介质层500，然后对沉积的金属间电介质层500进行化学机械抛光处理，以使抛光后的金属间电介质层500与上阻挡层601平齐。
33.如图5所示，刻蚀再次沉积的金属间电介质层500，以露出待去除的第二间隔物301。然后可通过干法刻蚀或湿法刻蚀等方式去除第二间隔物301，从而在堆叠金属层200与第一间隔物400之间形成具有设定形状和厚度的气隙300，进而可形成本公开一些实施例中的半导体器件结构。本公开能够提供的半导体器件具备：设置于堆叠金属层200旁且由气隙300构成的绝缘膜。由此可见，本公开提供的技术方案能够通过设置以及去除第二间隔物301等方式很方便地制造出具有一定厚度和形状的气隙300，从而满足不同应用场景下的半导体器件的设计需求。所以本公开能够利用加工出的气隙300作为绝缘膜使用，以能够有效
改善寄生电容和寄生电阻导致的动态随机存取存储器性能变差等问题。应当理解的是，虽然在附图中只示出了一层堆叠金属层200，但本公开的技术方案明显能够用于两层以及两层以上的多层堆叠金属层200结构上。
34.如图6所示，为便于后续半导体器件加工工艺的进行(比如提供上方器件层的刻蚀停止位置)在形成本公开的气隙300后，本公开的一些实施例还包括在金属间电介质层500的上方沉积一层或多层上停止层701的步骤。具体包括在图5中整个器件层上方沉积上停止层701，从而可形成本公开另一些实施例中的半导体器件，所以本公开提供的制造方法可作为芯片加工流程的一个子流程。上停止层701材质可包括但不限于氮化硅。
35.如图5和6所示，与半导体器件的制造方法基于相同的发明构思，本公开的一个或多个实施例还能够提供一种半导体器件。可通过制造方法的一个或多个实施例加工出相应的半导体器件产品。该半导体器件包括但不限于半导体基底100、堆叠金属层200、气隙300、第一间隔物400、金属间电介质层500、上阻挡层601、下阻挡层600、上停止层701、下停止层700及电极800等等。
36.半导体基底100例如是硅衬底、锗衬底或硅锗衬底，可实现在半导体基底100上形成多个存储单元。在半导体基底100上设置下停止层700、金属间电介质层500、下阻挡层600、堆叠金属层200及上阻挡层601等。
37.堆叠金属层200至少为一层，能够用于形成动态随机存取存储器等器件的导电线的一部分。本公开一些实施例的至少一层堆叠金属层200可设置于半导体基底100的上方。各层堆叠金属层200的材质可以是铝和/或铜。
38.如图5和6所示，气隙300沿着堆叠金属层200的侧面设置，从而可通过气隙300在周向上包围堆叠金属层200。本公开一些实施例的气隙300能够理解为一种没有固相材料的空腔，空腔的内部可装有气态介质。其中，该气态介质的介电常数能够低于硅氧化物的介电常数。本公开一些实施例气态介质的介电常数可以小于2.8，例如气态介质的介电常数可以接近于1。气态介质例如可以是绝缘效果较佳的空气，当然，本公开一些实施例中的气隙300中也可装有两种或两种以上的气态介质。上述的一层或多层堆叠金属层200的侧面均可设置本公开实施例中的气隙300，从而实现在堆叠金属层200旁设置具有较小介电常数的绝缘膜的目的，以显著提高半导体器件的性能，解决常规技术存在的寄生电容和寄生电阻问题。
39.如图5和6所示，第一间隔物400沿着气隙300的侧面设置，且第一间隔物400在周向上包围气隙300。气隙300处于堆叠金属层200与第一间隔物400之间。第一间隔物400的形状和厚度根据实际情况进行设定。
40.上阻挡层601形成于堆叠金属层200的上表面。在纵截面方向上，上阻挡层601、下阻挡层600及周围的气隙300可以将各部分的堆叠金属层200完全包围起来。上阻挡层601的材质可以是钛氮化物(tin)、钨氮化物(wn)以及钽氮化物(tan)中的至少一种。下阻挡层600形成于堆叠金属层200的下表面，下阻挡层600的材质可以是钛氮化物(tin)、钨氮化物(wn)以及钽氮化物(tan)中的至少一种。下阻挡层600和上阻挡层601均用于防止堆叠金属层200中的金属向其它层扩散，以提高半导体器件工作的可靠性。
41.金属间电介质层500设置于半导体基底100的上方且分布于下阻挡层600的下方。本公开一些实施例中，金属间电介质层500还填充于第一间隔物400围成的凹槽5000内，进而可分布在下停止层700和上停止层701之间。本公开一些实施例中的第一间隔物400和气
隙300均向下伸入至金属间电介质层500内。
42.下停止层700设置于半导体基底100的上方，处于金属间电介质层500与半导体基底100之间。下停止层700的材质包括但不限于硅氮化物、硅氮氧化物和/或硅碳氮化物(sicn)。上停止层701沉积于上阻挡层601的上表面。上停止层701的材质也可包括但不限于硅氮化物、硅氮氧化物和/或硅碳氮化物(sicn)。
43.电极800沿纵向穿过下停止层700与金属间电介质层500，电极800与堆叠金属层200电连接(图中未示出)。电极800与堆叠金属层200均能够用于形成导电线，其中，电极800的材质包括但不限于金属钨。
44.本公开还有一些实施例可以提供一种动态随机存取存储器，动态随机存取存储器可包括本公开任一实施例的半导体器件。
45.本公开还能够提供一种电子设备，该电子设备可包括本公开任一实施例中的动态随机存取存储器。该电子设备包括但不限于智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源等。
46.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
47.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。