半导体装置的制作方法

本申请以日本专利申请2020-018037(申请日为2020年2月5日)为基础，从该申请享受优先的权益。本申请通过参照该申请而包含该申请的全部内容。

本发明的实施方式涉及半导体装置。

背景技术：

例如在晶体管等半导体装置中期望提高特性。

技术实现要素：

本发明的实施方式提供一种能够提高特性的半导体装置。

根据本发明的实施方式，半导体装置包括第1电极、第2电极、第3电极、第1半导体区域、第2半导体区域、第3半导体区域、第1部件以及第1绝缘部件。从所述第1电极向所述第2电极的方向沿着第1方向。所述第1半导体区域包括第1部分区域、第2部分区域以及第3部分区域，是第1导电类型。从所述第2部分区域向所述第1部分区域的第2方向与所述第1方向交叉。所述第2半导体区域是所述第1导电类型。所述第3部分区域在所述第1方向上处于所述第2部分区域与所述第2半导体区域之间。所述第3半导体区域设置于所述第3部分区域与所述第2半导体区域之间，是第2导电类型。从所述第3半导体区域向所述第3电极的方向沿着所述第2方向。从所述第1部分区域向所述第1部件的方向沿着所述第1方向。从所述第3部分区域向所述第1部件的方向沿着所述第2方向。所述第1绝缘部件包括第1绝缘区域以及第2绝缘区域。所述第1绝缘区域在所述第2方向上处于所述第3部分区域与所述第1部件之间。所述第2绝缘区域在所述第2方向上处于所述第3半导体区域与所述第3电极之间。所述第1部件与所述第1部分区域电连接。所述第1部件与所述第2电极电连接或者能够与所述第2电极电连接。所述第1部件的电阻率高于所述第1部分区域的电阻率且低于所述第1绝缘部件的电阻率。

根据上述结构的半导体装置，可提供能够提高特性的半导体装置。

附图说明

图1是例示第1实施方式所涉及的半导体装置的示意性剖面图。

图2是例示第1实施方式所涉及的半导体装置的示意性剖面图。

图3是例示半导体装置的特性的图形。

图4是例示半导体装置的特性的图形。

图5是例示半导体装置的特性的图形。

图6是例示半导体装置的特性的图形。

图7是例示半导体装置的特性的图形。

图8是例示半导体装置的特性的图形。

图9是例示半导体装置的特性的图形。

图10是例示半导体装置的特性的图形。

图11是例示第1实施方式所涉及的半导体装置的示意性剖面图。

图12是例示第1实施方式所涉及的半导体装置的示意性剖面图。

图13是例示第1实施方式所涉及的半导体装置的示意性剖面图。

图14是例示第1实施方式所涉及的半导体装置的示意性剖面图。

图15是例示第1实施方式所涉及的半导体装置的示意性剖面图。

图16是例示第1实施方式所涉及的半导体装置的示意性剖面图。

图17是例示第1实施方式所涉及的半导体装置的示意性剖面图。

图18是例示第1实施方式所涉及的半导体装置的示意性剖面图。

图19是例示第1实施方式所涉及的半导体装置的示意性剖面图。

图20是例示第1实施方式所涉及的半导体装置的示意性剖面图。

图21是例示第2实施方式所涉及的半导体装置的示意性剖面图。

图22是例示第2实施方式所涉及的半导体装置的示意性剖面图。

图23的(a)以及图23的(b)是例示实施方式所涉及的半导体装置的制造方法的示意性剖面图。

图24的(a)以及图24的(b)是例示实施方式所涉及的半导体装置的制造方法的示意性剖面图。

图25的(a)以及图25的(b)是例示实施方式所涉及的半导体装置的制造方法的示意性剖面图。

图26是例示实施方式所涉及的半导体装置的制造方法的示意性剖面图。

(符号说明)

11～17：第1～第7半导体区域；11a～11d：第1～第4部分区域；11ac：第1对置部分区域；13b：边界；31：第1部件；31c：第1对置部件；31f：膜；31a、31b：第1、第2端；40：第1绝缘部件；40f：绝缘膜；41～44：第1～第4绝缘区域；41c：第1对置绝缘区域；48：第2绝缘部件；48c：第2对置绝缘部件；51～53：第1～第3电极；53c：第3对置电极；61、62：第1、第2导电部；61c、62c：第1、第2对置导电部；61l、62l：布线；61t：端子；61a、62b：第1、第2导电区域；61ac、62bc：第1、第2对置导电区域；110～116、119、120～124、130、131：半导体装置；bv：阻断电压；c1：浓度；ef：电场；i1、i2：电流分量；id：漏极电流；qoss：电荷量；r1：电阻率；rona：导通电阻；pz：位置；t41、t42：长度。

具体实施方式

以下，参照附图，说明本发明的各实施方式。

附图是示意性或者概念性的图，各部分的厚度和宽度的关系、部分之间的大小的比例等未必与现实相同。另外，即使在表示相同的部分的情况下，也有时根据附图而相互的尺寸、比例被表示为不同。

在本申请说明书和各图中，关于已经出现的图，对与上述同样的要素附加同一符号而适当省略详细的说明。

(第1实施方式)

图1是例示第1实施方式所涉及的半导体装置的示意性剖面图。

如图1所示，实施方式所涉及的半导体装置110包括第1电极51、第2电极52、第3电极53、第1半导体区域11、第2半导体区域12、第3半导体区域13、第1部件31以及第1绝缘部件40。

从第1电极51向第2电极52的方向沿着第1方向。将第1方向设为z轴方向。将相对z轴方向垂直的1个方向设为x轴方向。将相对z轴方向以及x轴方向垂直的方向设为y轴方向。

第1半导体区域11包括第1部分区域11a、第2部分区域11b以及第3部分区域11c。从第2部分区域11b向第1部分区域11a的第2方向与第1方向(z轴方向)交叉。第2方向例如是x轴方向。第1半导体区域11是第1导电类型。

第2半导体区域12是第1导电类型。第1半导体区域11的第3部分区域11c在第1方向(z轴方向)上处于第2部分区域11b与第2半导体区域12之间。

第3半导体区域13在z轴方向上设置于第3部分区域11c与第2半导体区域12之间。第3半导体区域13是第2导电类型。

例如，第1导电类型是n型，第2导电类型是p型。也可以为第1导电类型是p型，第2导电类型是n型。以下，设为第1导电类型是n型且第2导电类型是p型。

从第3半导体区域13向第3电极53的方向沿着第2方向(例如x轴方向)。例如，从第2半导体区域12的一部分向第3电极53的一部分的方向也可以沿着x轴方向。从第3部分区域11c的一部分向第3电极53的一部分的方向也可以沿着x轴方向。

从第1部分区域11a向第1部件31的方向沿着第1方向(z轴方向)。从第3部分区域11c向第1部件31的方向沿着第2方向(x轴方向)。

第1绝缘部件40包括第1绝缘区域41以及第2绝缘区域42。第1绝缘区域41在第2方向(x轴方向)上处于第3部分区域11c与第1部件31之间。第2绝缘区域42在第2方向上处于第3半导体区域13与第3电极53之间。

第1电极51例如是漏电极。第2电极52例如是源电极。第3电极53例如是栅电极。通过控制第3电极53的电位，能够控制在第1电极51与第2电极52之间流过的电流。第3电极53的电位例如是以第2电极52的电位为基准时的电位。半导体装置110例如是晶体管。第2绝缘区域42例如作为栅极绝缘膜发挥功能。

在该例子中，半导体装置110包括第4半导体区域14以及第5半导体区域15。第4半导体区域14与第2电极52电连接。第4半导体区域14是第2导电类型(例如p型)。例如，第4半导体区域14中的第2导电类型的杂质的浓度高于第3半导体区域13中的第2导电类型的杂质的浓度。

第5半导体区域15设置于第1电极51与第1半导体区域11之间。第5半导体区域15是第1导电类型(例如n型)。例如，第5半导体区域15中的第1导电类型的杂质的浓度高于第1半导体区域11中的第1导电类型的杂质的浓度。

例如，第2半导体区域12中的第1导电类型的杂质的浓度高于第1半导体区域11中的第1导电类型的杂质的浓度。

第1～第5半导体区域11～15例如包含硅。这些半导体区域也可以包含化合物半导体。在第1～第5半导体区域11～15包含硅的情况下，第1导电类型(n型)的杂质例如包含从由as以及p构成的群选择的至少1种。第2导电类型(p型)的杂质例如包含从由b以及al构成的群选择的至少1种。

第1半导体区域11中的第1导电类型的杂质的浓度例如是1×10¹⁶/cm³以上且1×10¹⁷/cm³以下。第2半导体区域12中的第1导电类型的杂质的浓度例如是1×10¹⁸/cm³以上且5×10¹⁹/cm³以下。第3半导体区域13中的第2导电类型的杂质的浓度例如是5×10¹⁶/cm³以上且1×10¹⁸/cm³以下。第4半导体区域14中的第2导电类型的杂质的浓度例如是1×10¹⁸/cm³以上且5×10¹⁹/cm³以下。第5半导体区域15中的第1导电类型的杂质的浓度例如是5×10¹⁸/cm³以上且5×10¹⁹/cm³以下。

第1半导体区域11例如是n区域。第2半导体区域12例如是n⁺区域。第3半导体区域13例如是p区域。第4半导体区域14例如是p⁺区域。第5半导体区域15例如是n⁺区域。

第2电极52例如与第2半导体区域12以及第4半导体区域14相接。

在该例子中，第1部件31的至少一部分在第1方向(z轴方向)上处于第1部分区域11a与第3电极53的至少一部分之间。第1绝缘部件40包括第3绝缘区域43。第3绝缘区域43在z轴方向上处于第1部件31与第3电极53之间。第3绝缘区域43使第1部件31和第3电极53电绝缘。

在该例子中，半导体装置110还包括第2绝缘部件48。第2绝缘部件48使第3电极53与第2电极52之间电绝缘。

第1绝缘部件40以及第2绝缘部件48例如包含氧化硅(例如sio2)。第1绝缘部件40以及第2绝缘部件48例如也可以包含从由氧化硅、氮化硅、氮氧化硅、氧化铝以及氧化铪构成的群选择的至少1种。

第1部件31与第1部分区域11a电连接。例如，第1部件31与第1部分区域11a相接。

第1部件31与第2电极52电连接。或者，第1部件31能够与第2电极52电连接。在图1的例子中，半导体装置110包括第1导电部61。第1导电部61将第1部件31和第2电极52进行电连接。在图1的例子中，设置布线61l。布线61l通过与图1的剖面不同的位置将第1部件31和第2电极52进行电连接。也可以如图1所示设置端子61t。端子61t与第1导电部61电连接。也可以通过未包含于半导体装置110的布线等将端子61t与第2电极52电连接。

例如，第1部件31的电阻率高于第1部分区域11a的电阻率且低于第1绝缘部件40的电阻率。例如，第1部件31的电阻率高于第1半导体区域11的电阻率。第1部件31的电阻率也可以高于第1～第3电极51～53的电阻率。第1部件31例如是“高电阻膜”。

根据实施方式，例如能够在截止时在第1部件31中流过微小的电流。由此，例如能够使第3部分区域11c(例如台面区域)中的电场均匀化。例如，能够降低源极-漏极之间的电荷量qoss。由此，例如能够抑制损失。例如，能够降低功耗。例如，能够降低施加到栅极绝缘膜的电场。例如，可得到高的可靠性。根据实施方式，例如可提供能够提高特性的半导体装置。

第1部件31也可以包含以下那样的各种材料。第1部件31例如包含从由第1材料、第2材料、第3材料、第4材料、第5材料以及第6材料构成的群选择的至少1种。第1材料例如包含si、n以及o。

第2材料例如包含si、n以及o。第2材料例如包含si-n的结合、n-o的结合以及n-n的结合。第2材料例如包含掺杂氧的sipos(semi-insulatingpoly-crystallinesilicon，半绝缘多晶硅)。第2材料例如是sih4、n2o以及n2的混合材料。

第3材料包含si、n以及o。第3材料例如包含si-n的结合、n-h的结合以及n-n的结合。第3材料例如是掺杂氮的sipos。第3材料是sih4、nh3以及n2的混合材料。

第4材料例如包含si、c以及第1元素。第1元素包含从由b以及n构成的群选择的至少1种。第5材料例如包含si、o以及第2元素。第2元素包含从由fe、au、ni、ta、w以及ti构成的群选择的至少1种。第6材料例如包含第3元素以及第4元素。第3元素包含从由in、al以及ga构成的群选择的至少1种。第4元素包含从由p、as、b、fe、au、ni、ti、ta、w以及ti构成的群选择的至少1种。

通过这样的材料，例如第1部件31能够具有适合的电阻率。由此，如上所述可提供能够提高特性的半导体装置。

在1个例子中，第1部件31的电阻率是5×10⁷ωcm以上且8×10¹¹ωcm以下。

图1例示的半导体装置110的结构例如也可以设置于半导体装置的端(周边区域)。或者，图1例示的半导体装置110的结构例如也可以设置于半导体装置的内侧部分。

图2是例示第1实施方式所涉及的半导体装置的示意性剖面图。

如图2所示，实施方式所涉及的半导体装置111除了第1电极51、第2电极52、第3电极53、第1半导体区域11、第2半导体区域12、第3半导体区域13、第1部件31以及第1绝缘部件40以外，还包括第1对置部件31c。关于半导体装置111，除了以下说明的部分以外，半导体装置111可以具有与半导体装置110同样的结构。

如图2所示，第3部分区域11c在第2方向(x轴方向)上处于第1对置部件31c与第1部件31之间。

第1绝缘部件40还包括第1对置绝缘区域41c。第1对置绝缘区域41c在第2方向(x轴方向)上处于第1对置部件31c与第3部分区域11c之间。第1半导体区域11还包括第1对置部分区域11ac。第2部分区域11b在第2方向上处于第1对置部分区域11ac与第1部分区域11a之间。从第1对置部分区域11ac向第1对置部件31c的方向沿着第1方向(z轴方向)。

第1对置部件31c与第1对置部分区域11ac电连接。例如，第1对置部件31c与第1对置部分区域11ac相接。

例如，第1对置部件31c的电阻率高于第1部分区域11a的电阻率且低于第1绝缘部件40的电阻率。例如，第1对置部件31c的电阻率高于第1对置部分区域11ac的电阻率。例如，第1对置部件31c包含上述的从由第1材料、第2材料、第3材料、第4材料、第5材料以及第6材料构成的群选择的至少1种。

例如，第3部分区域11c隔着第1绝缘区域41以及第1对置绝缘区域41c而被第1部件31以及第1对置部件31c夹持。

在半导体装置111中，例如能够在截止时在第1部件31以及第1对置部件31c中流过微小的电流。由此，例如能够使第3部分区域11c(例如台面区域)中的电场均匀化。例如，能够降低源极-漏极之间的电荷量qoss。由此，例如能够抑制损失。例如，能够降低功耗。例如，能够降低施加到栅极绝缘膜的电场。例如，可得到高的可靠性。根据实施方式，例如可提供能够提高特性的半导体装置。

也可以如图2所示，半导体装置111还包括第3对置电极53c。在该例子中，第3对置电极53c设置于第1对置部件31c与第2电极52之间。第3对置电极53c例如作为栅电极发挥功能。在该例子中，在第3对置电极53c与第2电极52之间设置有第2对置绝缘部件48c。

也可以设置多个图2例示的构造(包括第1部件31以及第3电极53的构造)。多个这样的构造例如沿着x轴方向排列。

例如，第1部件31以及第1对置部件31c是在y轴方向上延伸的带状。例如，第3电极53以及第3对置电极53c是在y轴方向上延伸的带状。y轴方向例如与包括第1方向以及第2方向的平面交叉。

如图1以及图2所示，第1部件31包括第1端31a和第2端31b。第2端31b在第1方向(z轴方向)上处于第1部分区域11a与第1端31a之间。第1端31a在第1方向(z轴方向)上的位置处于第3部分区域11c和第3半导体区域13的边界13b在第1方向上的位置与第2端31b在第1方向上的位置之间。例如，第1端31a例如是第1部件31的上端。边界13b是第3半导体区域13的下端。例如，第1部件31的上端比第3半导体区域13的下端靠下。由此，能够抑制pn结的部分中的电场上升。

如图1所示，将第1绝缘区域41的沿着第2方向(x轴方向)的长度设为长度t41。将第2绝缘区域42的沿着第2方向(x轴方向)的长度设为长度t42。长度t42比长度t41短。通过使与栅极绝缘膜对应的第2绝缘区域42的长度t42(厚度)短，易于得到适合的电特性(例如阈值电压等)。

长度t42例如优选为10nm以上且100nm以下。长度t41例如优选为20nm以上且250nm以下。在1个例子中，长度t42是45nm以上且小于55nm，长度t41是90nm以上且110nm以下。

以下，说明半导体装置111的特性的例子。在以下的例子中，第1对置部件31c具有与第1部件31同样的结构以及特性，第3对置电极53c具有与第3电极53同样的结构以及特性。

图3以及图4是例示半导体装置的特性的图形。

图3示出第1部件31的电阻率和阻断电压的关系的仿真结果的例子。图3的横轴是第1部件31的电阻率r1。图3的纵轴是阻断电压bv。如图3所示，在第1部件31的电阻率r1是5×10⁷ωcm以上时可得到高的阻断电压bv。

图4示出第1部件31的电阻率和漏极电流的关系的仿真结果的例子。图4的横轴是第1部件31的电阻率r1。图4的纵轴是漏极电流id。在图4中，示出在第1部件31中流过的电流分量i1和在第3部分区域11c中流过的电流分量i2。如图4所示，如果电阻率r1变低，则电流分量i1增大。例如，在电阻率r1是8×10¹²ωcm以下时，电流分量i1大于电流分量i2。

在实施方式中，第1部件31的电阻率例如优选为5×10⁷ωcm以上且8×10¹¹ωcm以下。由此，例如可得到高的阻断电压bv。由此，能够有效地增大电流分量i1，例如能够使第3部分区域11c中的电场有效地均匀化。例如，能够有效地降低源极-漏极之间的电荷量qoss。

图5是例示半导体装置的特性的图形。

图5示出第1部件31的厚度(长度t41)和阻断电压的关系的仿真结果的例子。图5的横轴是第1部件31的厚度(长度t41)。图5的纵轴是阻断电压bv。如图5所示，如果第1部件31的厚度(长度t41)变薄，则阻断电压bv上升。例如，在长度t41是20nm以上且250nm以下时，可得到特别高的阻断电压bv。在实施方式中，长度t41优选为20nm以上且250nm以下。由此，易于得到高的阻断电压bv。长度t41也可以是20nm以上且200nm以下。

图6是例示半导体装置的特性的图形。

图6例示第3部分区域11c中的电场的深度方向的分布的仿真结果。在图6中，例示包括第1部件31的半导体装置111的特性和参考例的半导体装置119的特性。在半导体装置119中，第1部件31的电阻率是1×10¹⁰ωcm，在第1部件31与第1部分区域11a之间设置有绝缘膜。图6的横轴是z轴方向(深度方向)上的位置pz。纵轴是电场ef。在图6中，位置pz为约1μm至约5μm的区域对应于设置第1部件31的深度。

如图6所示，在参考例的半导体装置119中，在第1部件31的上端以及下端的位置处产生电场ef的波峰。相对于此，在半导体装置111中，电场ef实质上均匀。这样，在实施方式中易于使电场ef变得均匀。

图7是例示半导体装置的特性的图形。

图7示出第1半导体区域11中的第1导电类型(n型)的杂质的浓度和阻断电压的关系的仿真结果的例子。图7的横轴是杂质的浓度c1。纵轴是阻断电压bv。在图7中，示出半导体装置111和半导体装置119中的特性。

如图7所示，在半导体装置119中，如果杂质的浓度c1变高，则阻断电压bv急剧降低。在半导体装置111中，即使在浓度c1高的情况下，也能够维持高的阻断电压bv。在实施方式中，这是由于电场ef的均匀性高而引起的。

在实施方式中，例如能够提高得到与参考例相同的阻断电压时的杂质的浓度c1。在实施方式中，在相同的浓度c1下可得到比参考例高的阻断电压bv。

图8～图10是例示半导体装置的特性的图形。

在这些图中示出改变第1半导体区域11中的杂质的浓度c1时的特性的仿真结果的例子。图8～图10的横轴是阻断电压bv。图8的纵轴是栅极电压为10v时的导通电阻rona。图9的纵轴是在漏极电压为0v至50v的范围内释放的源极-漏极之间的电荷量qoss。图10的纵轴是导通电阻rona以及电荷量qoss之积。在这些图中，示出半导体装置111的特性和参考例的半导体装置119的特性。

如图8所示，在半导体装置111中，可得到比半导体装置119高的阻断电压bv以及比半导体装置119低的导通电阻rona的至少任一个。如图9所示，在半导体装置111中，可得到比半导体装置119高的阻断电压bv以及比半导体装置119小的电荷量qoss的至少任一个。如图10所示，在半导体装置111中，可得到比半导体装置119高的阻断电压bv、以及比半导体装置119小的导通电阻rona及电荷量qoss之积的至少任一个。

例如，关注阻断电压bv为104v时。在半导体装置111中，以参考例为基准能够将导通电阻rona降低23％。这是因为，例如在半导体装置111中可得到均匀的电场ef，所以能够提高第1半导体区域11中的杂质的浓度c1。例如，如果关注阻断电压bv为104v时，则在半导体装置111中，以参考例为基准能够将电荷量qoss降低74％。例如，如果关注阻断电压bv为104v时，则在半导体装置111中，以参考例为基准能够将导通电阻rona以及电荷量qoss之积降低80％。

这样，根据实施方式，能够改善阻断电压bv和导通电阻rona的折衷(tradeoff)。根据实施方式，能够改善阻断电压bv和电荷量qoss的折衷。根据实施方式，能够改善阻断电压bv、和导通电阻rona及电荷量qoss之积的折衷。

以下，说明实施方式所涉及的半导体装置的几个例子。在以下的说明中，适当省略与半导体装置110或者半导体装置111同样的部分。

图11～图15是例示第1实施方式所涉及的半导体装置的示意性剖面图。

如图11所示，在实施方式所涉及的半导体装置112中，第1导电部61包括第1导电区域61a以及第2导电区域61b。第1导电区域61a例如与第1端31a相接。第2导电区域61b在z轴方向上延伸。第2导电区域61b与第1导电区域61a以及第2电极52相接。第1部件31和第2电极52也可以通过这样的第1导电部61而被电连接。

也可以如图12所示的实施方式所涉及的半导体装置113，第1导电部61沿着z轴方向延伸。第1导电部61例如与第1部件31以及第2电极52相接。也可以如图12所示，第1对置部件31c通过第1对置导电部61c而与第2电极52电连接。

如图13所示，实施方式所涉及的半导体装置114包括第6半导体区域16。第6半导体区域16设置于第1部分区域11a与第1部件31之间。第6半导体区域16是第1导电类型。第6半导体区域16与第1部分区域11a以及第1部件31电连接。第6半导体区域16中的第1导电类型的杂质的浓度高于第1半导体区域11中的第1导电类型的杂质的浓度。第6半导体区域16例如是n⁺区域。通过设置第6半导体区域16，第1部分区域11a以及第1部件31以低的接触电阻而稳定地电连接。

如图14所示，在实施方式所涉及的半导体装置115中，在第1半导体区域11中第1部分区域11a、第2部分区域11b以及第1对置部分区域11ac中的杂质的浓度高于第3部分区域11c(例如n区域)。这样，第3部分区域11c中的第1导电类型的杂质的浓度也可以低于第1部分区域11a中的第1导电类型的杂质的浓度。

如图15所示，实施方式所涉及的半导体装置116包括第7半导体区域17。第7半导体区域17设置于第3部分区域11c与第3半导体区域13之间。第7半导体区域17是第1导电类型。第7半导体区域17中的第1导电类型的杂质的浓度低于第3部分区域11c中的第1导电类型的杂质的浓度。第7半导体区域17例如是n^-区域。通过设置第7半导体区域17，例如能够改善栅极电压为负时的阻断电压bv。

在半导体装置112～116中，也可提供能够提高特性的半导体装置。

图16是例示第1实施方式所涉及的半导体装置的示意性剖面图。

如图16所示，在实施方式所涉及的半导体装置120中，第1半导体区域11还包括第4部分区域11d。第2部分区域11b在第2方向(x轴方向)上处于第4部分区域11d与第1部分区域11a之间。第3电极53在第1方向(z轴方向)上处于第4部分区域11d与第2电极52之间。第1绝缘部件40包括第3绝缘区域43。第3绝缘区域43在第1方向(z轴方向)上处于第4部分区域11d与第3电极53之间。

图17是例示第1实施方式所涉及的半导体装置的示意性剖面图。

如图17所示，在实施方式所涉及的半导体装置121中，在半导体装置120的结构中还设置第1对置部件31c。

在半导体装置120以及121中，第3电极53在x轴方向上处于与第1部件31不同的位置。在半导体装置120以及121中，例如也能够在截止时在第1部件31以及第1对置部件31c中流过微小的电流。由此，例如能够使第3部分区域11c(例如台面区域)中的电场均匀化。例如，能够降低源极-漏极之间的电荷量qoss。由此，例如能够抑制损失。例如，能够降低功耗。例如，能够降低施加到栅极绝缘膜的电场。例如，可得到高的可靠性。在半导体装置120以及121中，例如也可提供能够提高特性的半导体装置。

图18～图20是例示第1实施方式所涉及的半导体装置的示意性剖面图。

如图18所示，实施方式所涉及的半导体装置122包括第2导电部62。第2导电部62与第2电极52电连接。也可以如图18的例子那样，例如通过布线62l将第2导电部62与第2电极52电连接。

第2导电部62在第1方向(z轴方向)上处于第4部分区域11d与第3电极53之间。第1绝缘部件40包括第4绝缘区域44。第4绝缘区域44在第1方向(z轴方向)上处于第4部分区域11d与第2导电部62之间。第3绝缘区域43在第1方向上处于第2导电部62与第3电极53之间。通过第2导电部62，例如能够降低反馈电容。

也可以如图19所示的实施方式所涉及的半导体装置123那样，第1导电部61包括第1导电区域61a以及第2导电区域61b。第1对置导电部61c也可以包括第1对置导电区域61ac以及第2对置导电区域61bc。

也可以如图20所示的实施方式所涉及的半导体装置124那样，在半导体装置123中设置第2导电部62。也可以在半导体装置124中设置布线62l(参照图18)。

在半导体装置122～124中，也可提供能够提高特性的半导体装置。

(第2实施方式)

图21是例示第2实施方式所涉及的半导体装置的示意性剖面图。

如图21所示，实施方式所涉及的半导体装置130包括第1电极51、第2电极52、第1半导体区域11、第2半导体区域12、第1部件31以及第1绝缘部件40。

从第1电极51向第2电极52的方向沿着第1方向(例如z轴方向)。第1半导体区域11包括第1部分区域11a、第2部分区域11b以及第3部分区域11c。第1半导体区域11是第1导电类型。从第2部分区域11b向第1部分区域11a的第2方向与第1方向交叉。第2方向例如是x轴方向。

第2半导体区域12是第2导电类型。第3部分区域11c在第1方向(z轴方向)上处于第2部分区域11b与第2半导体区域12之间。

从第1部分区域11a向第1部件31的方向沿着第1方向(z轴方向)。从第3部分区域11c向第1部件31的方向沿着第2方向(x轴方向)。第1绝缘部件40包括第1绝缘区域41。第1绝缘区域41在第2方向(x轴方向)上处于第3部分区域11c与第1部件31之间。第1部件31与第1部分区域11a电连接。或者，第1部件31能够与第2电极52电连接。例如，也可以设置关于图1以及图2说明的布线61l以及端子61t的至少任一个。由此，第1部件31能够与第2电极52电连接。半导体装置130例如是二极管。

第1部件31的电阻率例如高于第1部分区域11a的电阻率且低于第1绝缘部件40的电阻率。例如，第1部件31也可以包含上述的从由第1材料、第2材料、第3材料、第4材料、第5材料以及第6材料构成的群选择的至少1种。

通过设置这样的第1部件31，例如能够抑制电场的集中。由此，可提供能够提高特性的半导体装置。

图22是例示第2实施方式所涉及的半导体装置的示意性剖面图。

也可以如图22所示的实施方式所涉及的半导体装置131那样，包括第1对置部件31c以及第1对置导电部61c。第1绝缘部件40也可以包括第1对置绝缘区域41c。在半导体装置131中，也可提供能够提高特性的半导体装置。

以下，说明实施方式所涉及的半导体装置的制造方法的例子。以下，说明半导体装置111的制造方法的例子。

图23的(a)、图23的(b)、图24的(a)、图24的(b)、图25的(a)、图25的(b)以及图26是例示实施方式所涉及的半导体装置的制造方法的示意性剖面图。

如图23的(a)所示，例如在第5半导体区域15(例如半导体基板)上形成成为第1半导体区域11的n型半导体层。n型半导体层的厚度例如是8.75μm。n型半导体层例如通过外延生长而形成。

如图23的(b)所示，在形成成为掩模的硅氧化膜之后，去除n型半导体层的一部分，形成沟槽，并通过热氧化，从n型半导体层的表面部分形成绝缘膜40f(例如sio2膜)。绝缘膜40f成为第1绝缘部件40的至少一部分。绝缘膜40f的厚度例如是20nm以上且250nm以下。

如图24的(a)所示，通过干蚀刻来去除位于沟槽的底部以及n型半导体层的顶部上的绝缘膜40f，之后形成成为第1部件31的膜31f。膜31f例如也可以是低浓度地包含杂质的多晶硅。膜31f例如也可以是包含fe的inp膜。通过蚀刻来去除膜31f的一部分。

如图24的(b)所示，例如形成高浓度地包含杂质的多晶硅膜作为第1导电部61。

如图25的(a)所示，形成成为第3绝缘区域43以及第2绝缘区域42的绝缘膜(例如sio2膜)，进而形成第3电极53。根据需要，去除不需要的膜。

如图25的(b)所示，形成第2绝缘部件48，导入p型的杂质，导入n型的杂质，形成第3半导体区域13以及第2半导体区域12。

如图26所示，形成第1电极51以及第2电极52。由此，例如可得到半导体装置111。

实施方式也可以包括以下的技术方案。

(技术方案1)

一种半导体装置，具备：

第1电极；

第2电极，从所述第1电极向所述第2电极的方向沿着第1方向；

第1导电类型的第1半导体区域，包括第1部分区域、第2部分区域及第3部分区域，从所述第2部分区域向所述第1部分区域的第2方向与所述第1方向交叉；

所述第1导电类型的第2半导体区域，所述第3部分区域在所述第1方向上处于所述第2部分区域与所述第2半导体区域之间；

第2导电类型的第3半导体区域，设置于所述第3部分区域与所述第2半导体区域之间；

第3电极，从所述第3半导体区域向所述第3电极的方向沿着所述第2方向；

第1部件，从所述第1部分区域向所述第1部件的方向沿着所述第1方向，从所述第3部分区域向所述第1部件的方向沿着所述第2方向；以及

第1绝缘部件，包括第1绝缘区域及第2绝缘区域，所述第1绝缘区域在所述第2方向上处于所述第3部分区域与所述第1部件之间，所述第2绝缘区域在所述第2方向上处于所述第3半导体区域与所述第3电极之间，

所述第1部件与所述第1部分区域电连接，

所述第1部件与所述第2电极电连接或者能够与所述第2电极电连接，

所述第1部件的电阻率高于所述第1部分区域的电阻率且低于所述第1绝缘部件的电阻率。

(技术方案2)

根据技术方案1记载的半导体装置，其中，

所述第1部件的所述电阻率是5×10⁷ωcm以上且8×10¹¹ωcm以下。

(技术方案3)

根据技术方案1或者2记载的半导体装置，其中，

所述半导体装置还具备第1对置部件，

所述第3部分区域在所述第2方向上处于所述第1对置部件与所述第1部件之间，

所述第1绝缘部件还包括第1对置绝缘区域，所述第1对置绝缘区域在所述第2方向上处于所述第1对置部件与所述第3部分区域之间，

所述第1半导体区域还包括第1对置部分区域，所述第2部分区域在所述第2方向上处于所述第1对置部分区域与所述第1部分区域之间，

从所述第1对置部分区域向所述第1对置部件的方向沿着所述第1方向，

所述第1对置部件与所述第1对置部分区域电连接，

所述第1对置部件的电阻率高于所述第1部分区域的所述电阻率且低于所述第1绝缘部件的所述电阻率。

(技术方案4)

一种半导体装置，具备：

第1电极；

第2电极，从所述第1电极向所述第2电极的方向沿着第1方向；

第1导电类型的第1半导体区域，包括第1部分区域、第2部分区域及第3部分区域，从所述第2部分区域向所述第1部分区域的第2方向与所述第1方向交叉；

所述第1导电类型的第2半导体区域，所述第3部分区域在所述第1方向上处于所述第2部分区域与所述第2半导体区域之间；

第2导电类型的第3半导体区域，设置于所述第3部分区域与所述第2半导体区域之间；

第3电极，从所述第3半导体区域向所述第3电极的方向沿着所述第2方向；

第1部件，从所述第1部分区域向所述第1部件的方向沿着所述第1方向，从所述第3部分区域向所述第1部件的方向沿着所述第2方向；以及

第1绝缘部件，包括第1绝缘区域及第2绝缘区域，所述第1绝缘区域在所述第2方向上处于所述第3部分区域与所述第1部件之间，所述第2绝缘区域在所述第2方向上处于所述第3半导体区域与所述第3电极之间，

所述第1部件与所述第1部分区域电连接，

所述第1部件与所述第2电极电连接或者能够与所述第2电极电连接，

所述第1部件包含从由第1材料、第2材料、第3材料、第4材料、第5材料以及第6材料构成的群选择的至少1种，

所述第1材料包含si、n以及o，

所述第2材料包含si-n的结合、n-o的结合以及n-n的结合，

所述第3材料包含si-n的结合、n-h的结合以及n-n的结合，

所述第4材料包含si、c以及第1元素，所述第1元素包含从由b以及n构成的群选择的至少1种，

所述第5材料包含si、o以及第2元素，所述第2元素包含从由fe、au、ni、ta、w以及ti构成的群选择的至少1种，

所述第6材料包含第3元素以及第4元素，所述第3元素包含从由in、al以及ga构成的群选择的至少1种，所述第4元素包含从由p、as、b、fe、au、ni、ti、ta、w以及ti构成的群选择的至少1种。

(技术方案5)

根据技术方案4记载的半导体装置，其中，

所述半导体装置还具备第1对置部件，

所述第3部分区域在所述第2方向上处于所述第1对置部件与所述第1部件之间，

所述第1绝缘部件还包括第1对置绝缘区域，所述第1对置绝缘区域在所述第2方向上处于所述第1对置部件与所述第3部分区域之间，

所述第1半导体区域还包括第1对置部分区域，所述第2部分区域在所述第2方向上处于所述第1对置部分区域与所述第1部分区域之间，

从所述第1对置部分区域向所述第1对置部件的方向沿着所述第1方向，

所述第1对置部件与所述第1对置部分区域电连接，

所述第1对置部件包含从由所述第1材料、所述第2材料、所述第3材料、所述第4材料、所述第5材料以及所述第6材料构成的群选择的至少1种。

(技术方案6)

根据技术方案1～5中的任一个技术方案记载的半导体装置，其中，

所述第1绝缘区域的沿着所述第2方向的长度是20nm以上且250nm以下。

(技术方案7)

根据技术方案1～6中的任一个技术方案记载的半导体装置，其中，

所述半导体装置还具备将所述第1部件和所述第2电极进行电连接的第1导电部。

(技术方案8)

根据技术方案1～6中的任一个技术方案记载的半导体装置，其中，

所述半导体装置还具备与所述第1部件电连接的端子。

(技术方案9)

根据技术方案1～8中的任一个技术方案记载的半导体装置，其中，

所述第1部件包括第1端和第2端，

所述第2端在所述第1方向上处于所述第1部分区域与所述第1端之间，

所述第1端在所述第1方向上的位置处于所述第3部分区域和所述第3半导体区域的边界在所述第1方向上的位置与所述第2端在所述第1方向上的位置之间。

(技术方案10)

根据技术方案1～9中的任一个技术方案记载的半导体装置，其中，

所述第1部件的至少一部分在所述第1方向上处于所述第1部分区域与所述第3电极的至少一部分之间，

所述第1绝缘部件包括第3绝缘区域，

所述第3绝缘区域处于所述第1部件与所述第3电极之间。

(技术方案11)

根据技术方案10记载的半导体装置，其中，

所述半导体装置还具备设置于所述第1部分区域与所述第1部件之间的所述第1导电类型的第6半导体区域，

所述第6半导体区域与所述第1部分区域以及所述第1部件电连接，

所述第6半导体区域中的所述第1导电类型的杂质的浓度高于所述第1半导体区域中的所述第1导电类型的杂质的浓度。

(技术方案12)

根据技术方案10记载的半导体装置，其中，

所述第3部分区域中的所述第1导电类型的杂质的浓度低于所述第1部分区域中的所述第1导电类型的杂质的浓度。

(技术方案13)

根据技术方案10～12中的任一个技术方案记载的半导体装置，其中，

所述半导体装置还具备设置于所述第3部分区域与所述第3半导体区域之间的所述第1导电类型的第7半导体区域，

所述第7半导体区域中的所述第1导电类型的杂质的浓度低于所述第3部分区域中的所述第1导电类型的杂质的浓度。

(技术方案14)

根据技术方案1～8中的任一个技术方案记载的半导体装置，其中，

所述第1半导体区域还包括第4部分区域，

所述第2部分区域在所述第2方向上处于所述第4部分区域与所述第1部分区域之间，

所述第3电极在所述第1方向上处于所述第4部分区域与所述第2电极之间，

所述第1绝缘部件还包括第3绝缘区域，

所述第3绝缘区域在所述第1方向上处于所述第4部分区域与所述第3电极之间。

(技术方案15)

根据技术方案14记载的半导体装置，其中，

所述半导体装置还具备与所述第2电极电连接的第2导电部，

所述第2导电部在所述第1方向上处于所述第4部分区域与所述第3电极之间，

所述第1绝缘部件还包括第4绝缘区域，

所述第4绝缘区域在所述第1方向上处于所述第4部分区域与所述第2导电部之间，

所述第3绝缘区域在所述第1方向上处于所述第2导电部与所述第3电极之间。

(技术方案16)

根据技术方案1～15中的任一个技术方案记载的半导体装置，其中，

所述半导体装置还具备与所述第2电极电连接的第4半导体区域，

所述第4半导体区域是所述第2导电类型，

所述第4半导体区域中的所述第2导电类型的杂质的浓度高于所述第3半导体区域中的所述第2导电类型的所述杂质的浓度。

(技术方案17)

根据技术方案1～16中的任一个技术方案记载的半导体装置，其中，

所述半导体装置还具备设置于所述第1电极与所述第1半导体区域之间的第5半导体区域，

所述第5半导体区域是所述第1导电类型，

所述第5半导体区域中的所述第1导电类型的杂质的浓度高于所述第1半导体区域中的所述第1导电类型的所述杂质的浓度。

(技术方案18)

根据技术方案17记载的半导体装置，其中，

所述第2半导体区域中的所述第1导电类型的杂质的浓度高于所述第1半导体区域中的所述第1导电类型的所述杂质的所述浓度。

(技术方案19)

一种半导体装置，具备：

第1电极；

第2电极，从所述第1电极向所述第2电极的方向沿着第1方向；

第1导电类型的第1半导体区域，包括第1部分区域、第2部分区域及第3部分区域，从所述第2部分区域向所述第1部分区域的第2方向与所述第1方向交叉；

第2导电类型的第2半导体区域，所述第3部分区域在所述第1方向上处于所述第2部分区域与所述第2半导体区域之间；

第1部件，从所述第1部分区域向所述第1部件的方向沿着所述第1方向，从所述第3部分区域向所述第1部件的方向沿着所述第2方向；以及

第1绝缘部件，包括第1绝缘区域，所述第1绝缘区域在所述第2方向上处于所述第3部分区域与所述第1部件之间，

所述第1部件与所述第1部分区域电连接，

所述第1部件与所述第2电极电连接或者能够与所述第2电极电连接，

所述第1部件的电阻率高于所述第1部分区域的电阻率且低于所述第1绝缘部件的电阻率。

根据实施方式，可提供能够提高特性的半导体装置。

以上，参照具体例说明了本发明的实施方式。但是，本发明不限定于这些具体例。例如，关于包含于半导体装置的电极、半导体区域、部件、绝缘部件以及导电部等各要素的具体的结构，只要本领域技术人员能够通过从公知的范围适当选择而同样地实施本发明并得到同样的效果，就包含于本发明的范围。

另外，将各具体例的任意2个以上的要素在技术上可行的范围内进行组合得到的方案只要包含本发明的要旨，就包含于本发明的范围。

此外，以作为本发明的实施方式而在上面叙述的半导体装置为基础，本领域技术人员能够适当变更设计来实施的所有的半导体装置只要包含本发明的要旨，就属于本发明的范围。

此外，在本发明的思想的范畴中，只要是本领域技术人员就能想到各种变更例以及修正例，应理解为这些变更例以及修正例也属于本发明的范围。

虽然说明了本公开的几个实施方式，但这些实施方式仅为例示，并非意图限定发明的范围。这些新的实施方式能够以其它各种方式实施，能够在不脱离发明的要旨的范围中进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围、要旨，并且包含于权利要求书记载的发明及其同等的范围。