在[111]取向硅衬底上外延附生硒化镓(GaSe)的方法

在[111]取向硅衬底上外延附生硒化镓(gase)的方法
技术领域
[0001]
本发明的技术领域是半导体材料在硅衬底上的异质集成，并且更具体地涉及在[111]取向硅衬底(其可以用si(111)表示)上以单一取向外延附生 (epitaxying)二维硒化镓(2d gase)。
[0002]
在本发明的许多应用中，可提及微电子学、光子学、传感器、射频相关技术、微系统(mems)、物联网的部件，以及更广泛地涉及“超越摩尔定律(more-than-moore)”应用或所谓的“衍生”技术，即在单个硅芯片上并入若干功能的技术。


背景技术：

[0003]
硅(si)是微纳米电子学基础的半导体。其用于制造集成电路(ic)的高度成熟的技术在小型化和性能改进方面已经经历了令人印象深刻的进步。
[0004]
然而，其他半导体表现出补充(电子、光学、机械等)特性，这可能有利于在基于硅的芯片上实施。
[0005]
在这种情况下，最近出现了一类新的材料：“2d材料”。“2d材料”是指由几个原子厚的薄片(sheet)(或薄片堆叠)组成的材料。还使用术语“二维”材料。这些材料是电子饱和的，因此经由范德华结合发生几个这些薄片的堆叠。在2d材料中，一些是半导体。它们非常低的厚度产生非常独特的电子、光电和机械性能。不构造为一个或多个薄片，但在其整个体积中具有离子键或共价键的材料也可称为“3d材料”，例如传统的半导体材料。
[0006]
通过在硅衬底上外延附生来对2d材料进行单片异质集成是为高度成熟的基于硅的技术的cmos(互补金属-氧化物-半导体)集成电路添加新颖的 (电子、光学、光子、机械、生物等)功能的非常有前景的途径。它还可以克服在硅上外延附生的更常规(ge、iii-v、gan等)半导体的晶格中位错的麻烦问题。
[0007]
在所有的2d材料之中，硒化镓gase是用于在[111]取向硅衬底上外延附生的非常令人关注的材料，因为硅表面上的悬空键可以被镓(ga)原子层和硒(se)原子层电子钝化，以形成稳定且电子地钝化的si-ga-se界面，该界面允许通过范德华外延附生进行二维gase材料(称为“2d gase”)的随后生长。镓和硒的原子双层(atomic bilayer)可以通过使用分子束外延(mbe)技术形成，该分子束外延技术在于向衬底投射一个或多个分子束。
[0008]
表述“电子地钝化”或“电子钝化”是指除去悬空键(或含氢环境中的反应性si-h键)。也可以使用表述“电子饱和表面”。
[0009]
如此结合至硒原子层的镓原子层可称为“原子双层”且可视为“2dgase”材料的半薄片(half-sheet)。具体地，2d gase是指由顺序为 se-ga-ga-se的四个原子层构成的二维硒化镓(作为薄片)。
[0010]
然而，si-ga-se界面的形成可以产生具有两种类型的域的表面，这两种类型的域是彼此的镜像，从而导致如图1a(取向1)和1b(取向2)所示的反相缺陷(antiphase defect)。
[0011]
2d gase材料在该si-ga-se界面上，更具体地在具有镜像域5的该表面上的随后外
延生长也可以导致形成具有相对于彼此成180
°
的两个取向的 gase晶粒，如图2所示。当这些gase晶粒聚结时，将形成晶体缺陷(晶界)，并且这些晶体缺陷可能损害2d gase材料的光学、电子、热和机械性质。
[0012]
通常，现有技术中使用的生长2d gase的技术对钝化的si(111)表面的不同取向敏感。因此，由此获得的2d gase层总是含有被晶界隔开的两种类型的域(彼此的镜像)，从而导致晶体缺陷。
[0013]
本发明旨在提供在[111]取向硅衬底上外延附生硒化镓的方法，而没有现有技术的上述缺点。
[0014]
更具体地，本发明旨在提供一种在[111]取向硅衬底上外延附生2d硒化镓的方法，该方法可以减少在所述硅衬底和所述2d gase的外延附生层之间的界面处产生的缺陷，特别是减少反相边界的形成，并且该方法在工业上是可应用的，也就是说直接大规模地(200mm和300mm衬底)实施并且具有高制造产率。


技术实现要素：

[0015]
能够克服这些缺点的方法是在[111]取向硅衬底上外延附生gase的方法，其特征在于，该方法包括：
[0016]-选择[111]取向硅衬底的步骤，所述衬底由在斜切(miscut)方向上切割硅棒而产生，所述斜切方向是三个[11-2]晶向(crystallographic directions)之一，斜切角(miscut angle)小于或等于0.1
°
，所获得的衬底表面形成邻位面 (vicinal surface)，所述邻位面具有多个台面(terraces)和在两个台面之间的至少一个台阶(step)；
[0017]-钝化步骤，其由在所述硅衬底的所述邻位面上沉积镓和硒的原子双层以形成由硅-镓-硒制成的钝化的邻位面组成，所述钝化的邻位面具有多个钝化台面和在两个钝化台面之间的至少一个钝化台阶；
[0018]-通过在钝化的邻位面上外延附生而形成二维gase层的步骤，所述形成步骤包括从每个钝化台阶成核的步骤，和从成核步骤中获得的核在所述钝化台面上横向生长的步骤。
[0019]
表述“斜切角小于或等于0.1
°”
应理解为意指该斜切角的绝对值小于或等于0.1
°
，换言之，该斜切角在-0.1
°
和+0.1
°
之间，包括值-0.1
°
和+0.1
°
。
[0020]
表述“横向生长”应理解为意指每个核从台阶在与所述台阶相反的方向上并沿着台面的主平面生长。
[0021]
该方法将精确地选择已经根据精确规格切割的si(111)衬底(允许获得邻位面)与用于外延生长gase的条件(自邻位面上的台阶通过排列允许2dgase的优先成核)相结合。
[0022]
邻位面是这样的表面，在该表面上原子不再分布在平面中，而是以一组规则间隔的台阶组织，该台阶的高度是材料晶格中原子的两个连续平面之间的距离的倍数。该表面表现为一系列台面和台面之间的台阶。根据切割材料的条件，台阶理想地为直线和平行的。
[0023]
因此，该方法包括从[111]取向硅的圆柱形棒选择[111]取向硅衬底。硅的[111]取向面是致密平面。通过沿着相对于致密[111]平面略微错向的晶面切割[111]取向硅的圆柱形棒(即其斜切角小于或等于0.1
°
)，从所述[111]取向硅的圆柱形棒获得衬底的邻位面。
[0024]
选择步骤可以包括控制切割所选择衬底的这些规格的步骤。控制衬底的步骤可以
包括使用x射线衍射测量衬底的步骤，这使得可以获得衬底的错向特性(misorientation characteristic)。
[0025]
必须进行切割以取向台阶的排列方向，从而可以在形成2d gase层的步骤中通过这些台阶确定2d gase的生长。这允许来自台阶而不是台面内的2d gase的优先成核。具体地，2d gase层的取向将由台阶的排列方向决定。
[0026]
在通过外延附生形成2d gase层的步骤中，例如在成核步骤期间或之后，可以增加控制gase核抵靠(against)台阶的排列的步骤。该控制排列的步骤可以包括使用高分辨率扫描透射电子显微镜(stem)进行测量的步骤，该高分辨率扫描透射电子显微镜能够检查在台阶处存在gase原子的共价键。
[0027]
最终，选择步骤和形成2d gase层的步骤的组合使得可以获得单一取向的2d gase层，从而可以克服晶界的问题。具有非常低的缺陷率的该2dgase层随后可用作具有新颖(电子、光电、机械等)功能的硅上器件的有源层。
[0028]
根据一个实施方案，该方法进一步包括处理邻位面以使所述邻位面的台面变平，直到在台面上获得基本上为零的粗糙度的步骤，所述处理步骤在衬底选择步骤之后和钝化步骤之前进行。
[0029]
所述处理步骤可以在于在高温、优选高于800℃下热处理硅衬底。热处理期间的压力优选低于600托。
[0030]
根据一个实施方案，钝化步骤由用金属有机前体进行金属有机化学气相沉积(mocvd)组成。特别地，金属有机前体可以是三甲基镓(tmga)和二异丙基硒化物(dipse)。tmga的分压优选在1毫托和200毫托之间。钝化步骤优选在400℃和650℃之间的温度下进行。钝化步骤优选进行2秒和30 秒之间的持续时间。
[0031]
根据一个实施方案，成核步骤由用金属有机前体进行金属有机化学气相沉积组成。镓前体的分压优选低于或等于50毫托。成核步骤优选在400℃和650℃之间的温度下进行。成核步骤优选进行2秒和30秒之间的持续时间。
[0032]
根据一个实施方案，横向生长步骤由用金属有机前体进行金属有机化学气相沉积组成。镓前体的分压优选在0.5毫托和5毫托之间。横向生长步骤优选在570℃和650℃之间的温度下进行。
[0033]
根据一个实施方案，该方法进一步包括从所述邻位面去除氧化物的步骤，所述脱氧步骤在衬底选择步骤之后和钝化步骤之前进行。
[0034]
根据一个实施方案，该方法进一步包括外延附生除2d gase之外的至少一种2d材料或至少一种3d半导体材料的附加步骤，所述附加的外延附生步骤形成在2d gase层上。
[0035]
因此，利用根据本发明的方法获得的2d gase层可以用作用于其他材料的后续生长的高质量缓冲层，并且具有低的缺陷率。除2d gase之外的至少一种2d材料或至少一种3d材料可选自iii-vi材料诸如inse、gas、 gate或iii-vi材料的组合，iii-v材料诸如gan、ingan、gaas、gasb或 iii-v材料的组合，ii-vi材料诸如cdhgte或ii-vi材料的组合，或iv-iv 材料诸如sige或ge-ge或iv-iv材料的组合。
[0036]
该方法使得可以通过从硅si(111)的邻位面的每个台阶前进来执行外延附生，以便获得没有晶界的单一取向的2d gase层。
[0037]
该方法最终可以实现没有反相缺陷的2d gase的单一取向，并且使用工业上可应
用的方法来进行，该方法可以以高产率大规模地进行，特别是在与硅技术平台的标准微米/纳米制造构件相容的衬底上利用mocvd来进行。
[0038]
本发明的另一主题是利用外延附生方法获得的结构，其包括：
[0039]-[111]取向硅衬底，其表面是钝化的邻位面，该钝化的邻位面具有钝化台面和在两个钝化台面之间的至少一个钝化台阶；
[0040]-2d gase层，其形成在所述钝化台面上，并且具有单一取向而没有反相边界。
[0041]
[111]取向硅衬底的邻位面的斜切角小于或等于0.1
°
。
[0042]
优选地，硅表面的[11-2]方向与gase的[11-20]方向对齐。
附图说明
[0043]
通过以下参照附图给出的非限制性说明的描述，本发明的其他特征和优点将变得显而易见，其中：
[0044]
[图1a]和[图1b]示出了具有两个相反取向的si-ga-se表面。
[0045]
[图2]示出了具有相对于彼此成180
°
的两个取向的2d gase晶粒的形成。
[0046]
[图3a]、[图3b]、[图3c]、[图3d]、[图3e]、[图3f]和[图3g]示出了根据本发明的在si(111)衬底上外延附生2d gase的示例性方法。
具体实施方式
[0047]
已经描述了图1a、图1b和图2，在此不再重复。
[0048]
图3a至3g示出了根据本发明的在si(111)衬底上外延附生2d gase 的示例性方法。
[0049]
该方法的第一步是选择步骤，该步骤在于选择从硅晶棒1中获得的[111] 取向硅衬底，该硅晶棒1根据适合于获得[111]取向硅邻位面2(也可以称为邻近的si(111)衬底)的切割规格被切成片(slice)。
[0050]
更确切地说，通过沿着衬底的斜切方向11、12、13切割硅棒来产生临近的si(111)衬底，所述斜切方向恰好沿着三个同等的[11-2]晶向之一。换句话说，沿以下方位角之一切割硅晶体：相对于用于衬底的晶格的取向的刻痕的[1-10]方向成90
°
、30
°
或-30
°
。
[0051]
图3a示出了在si(111)硅晶体棒1的俯视图中的三个同等[11-2]晶向。例如可以沿着与三个同等[11-2]晶向之一相对应的方向11切割该棒。
[0052]
图3b示出了错向参数(misorientation parameter)。晶体的错向由斜切角α定义，斜切角α定义了邻位面2的法线和[111]方向之间的角度。
[0053]
如本发明的公开内容中所提到的，在邻位面中，原子不分布在平面中，而是以一组台面和由两个台面间隔开的至少一个台阶而组织。台阶的高度是两个连续的原子平面之间的距离的倍数。因此，所示的邻位面2表现为一系列的台面21和两个台面之间的至少一个台阶22。台面的宽度l对应于沿着选择用于切割的[11-2]晶向的尺寸。台阶的高度h对应于沿[111]晶向的尺寸。
[0054]
使用以下公式，可以通过斜切角α确定台面21的宽度l：
[0055]
[math1]
[0056]
l＝h/(tanα)
[0057]
其中h是台阶的高度。
[0058]
在si(111)的情况下，台阶的高度为约0.3nm。
[0059]
晶体的错向也由如上所述的作为三个[11-2]晶向之一的斜切方向来定义。
[0060]
另外，为了具有宽的台面并因此具有低的台阶密度，选择斜切角以小于或等于0.1
°
。低的台阶密度有利于核的低密度，因此限制了在gase成核步骤中可能发生的潜在缺陷(特别是位错)。表述“低台阶密度”通常被理解为是指台面宽度为至少200纳米的台阶。
[0061]
由此获得具有略微错向(misoriented)的邻位面的si(111)衬底，即斜切角小于或等于0.1
°
。
[0062]
在选择步骤之后且在以下所述的处理步骤之前，所述方法可以包括例如使用氟化氢(hf)进行湿法处理或在siconi
tm
型脱氧腔室中使用等离子体来从(111)硅表面去除氧化物的步骤。
[0063]
该方法的第二步骤是处理步骤，该处理步骤由对所获得的邻位面2进行处理以使[111]取向台面21变平组成。这使台阶显示为沿[11-2]方向精确取向，如图3c所示。在高温下进行的该处理步骤在于对硅原子进行表面扩散，直至它们达到它们的平衡位置，从而显露出最低能量[111]取向硅平面。因此，切割和化学机械抛光(cmp)之后的硅衬底的[111]取向台面的残留粗糙度达到接近零的值。
[0064]
该处理步骤通常通过将衬底引入外延附生腔室中来进行。引入气体，例如氢气。可选地，它可以是氦气、氩气或周期表第viii列中的任何其他惰性气体。
[0065]
所述处理步骤通常在800℃至1100℃之间进行。
[0066]
腔室中的压力可以在较大的范围内，例如在1毫托和750托之间，或甚至在1毫托和600托之间。优选地，腔室中的压力是低的，也就是说，典型地低于20托，优选地低于10托。低压防止硅开始被气体(特别是氢气) 侵蚀，因此防止在硅表面形成凹坑。
[0067]
处理时间通常在5分钟和30分钟之间。
[0068]
根据一个特定的示例性实施方案，处理步骤的条件为：
[0069]-腔室中压力：5-10托；
[0070]-温度：900℃；
[0071]-处理持续时间：10分钟。
[0072]
该方法的第三步骤是钝化邻近的si(111)表面的步骤，并且这是通过在 si(111)表面上沉积镓和硒的原子双层形成的，即一个镓(ga)原子层和一个硒 (se)原子层。这使得可以获得si-ga-se的钝化邻位面3的形成，如图3d所示。具体而言，将si(111)表面处的高反应性si-h氢键替换为对高温(最高约650-750℃)稳定并被电子地钝化的si-ga-se键，即，表面处的原子的价层是满的(价电子成对)。非常低能量的该钝化表面然后允许2d材料的外延附生而没有与硅衬底[111]的台面21共价键合，如下进一步所述。
[0073]
由与一个se原子层键合的一个ga原子层形成的gase钝化双层也对应于2d gase材料的半薄片(half-sheet)，该薄片由顺序为se-ga-ga-se的四个原子层组成。2d gase表示构造为一个或多个薄片的硒化镓。
[0074]
根据本发明，表述“电子地钝化的”表面或表面的“电子钝化”应理解为意指即使在高温下(最高约650-750℃)也是化学惰性且稳定的表面，其中原子具有满的价层(full valence layer)。也可以使用表述“电子饱和表面”。
[0075]
为了进行该钝化步骤，将si(111)衬底保留在外延附生腔室内，并使用金属有机化学气相沉积(mocvd)的沉积技术来沉积gase半薄片。mocvd 技术是经由载气将金属有机前体输送到外延附生腔室中来进行的。
[0076]
为了使用mocvd获得gase半薄片，将在该方法中在所使用的温度下为气态的金属有机前体(通常为三甲基镓(tmga)和二异丙基硒化物(dipse)) 同时引入腔室中。可选地，可以使用任何其他镓前体和/或任何其他硒前体。
[0077]
载气通常是氢气。可选地，它可以是氮气或周期表第viii列中的惰性气体。
[0078]
钝化步骤优选在400℃和650℃之间进行。
[0079]
腔室中的总压力取决于设备，但值通常在5托和200托之间。
[0080]
镓前体的分压优选在1毫托和200毫托之间。
[0081]
iii/vi(第iii族前体/第vi族前体)摩尔通量比通常在1和10之间。
[0082]
钝化步骤的持续时间通常在2秒和30秒之间。
[0083]
根据一个特定的示例性实施方案，钝化步骤的条件为：
[0084]-腔室内总压：10-20托；
[0085]-tmga的分压：约10毫托；
[0086]-se/ga(vi/iii)摩尔通量比：约3-4；
[0087]-温度：530-550℃；
[0088]-钝化持续时间t：在2秒和5秒之间。
[0089]
用于获得钝化表面的gase半薄片具有约的厚度。
[0090]
mocvd技术是有利的，因为它允许良好的再现性、在衬底规模上的良好均匀性以及高的晶体生长速度。因此，它与工业应用相容。
[0091]
可选地，可以使用其他化学气相沉积(cvd)技术，诸如等离子体增强化学气相沉积(pecvd)、原子层沉积(ald)或氢化物气相外延(hvpe)。
[0092]
另外可选地，可以使用分子束外延(mbe)技术，该技术在于向衬底投射一个或多个分子束以进行外延生长。
[0093]
该方法的第四步骤是在钝化邻位面上形成2d gase层的步骤。它在于在钝化表面3上二维地生长gase(以便有效地获得2d gase层)。因此，它由外延附生组成，该外延附生包括成核步骤和从核横向生长直到形成连续缓冲层的步骤。成核和横向生长的步骤描述如下。
[0094]
成核步骤是通过在钝化表面上(如图3e所示)，更确切地说是在台面的表面上与抵靠该台面的台阶沉积gase晶粒(或核)41来进行的。gase的核 41具有通常在1纳米和20纳米之间的初始宽度。
[0095]
为了进行成核，将衬底保持在生长腔室中，并使用mocvd技术。可以使用的前体与针对钝化步骤的相同。所采用的压力低于钝化步骤的压力。
[0096]
载气通常是氢气。可选地，它可以是氮气、氩气或周期表第viii列中任何其他的惰性气体。
[0097]
为了促进抵靠台阶成核而不是在台面内成核，前体(例如tmga)的分压有利地是低的或中等的(小于或等于50毫托)，以使ga和se原子彼此之间在台面内而不是抵靠台阶的相遇最少化，并且温度足够高(至少400℃，但优选至少500℃)以允许原子表面扩散到台阶。
[0098]
因此，成核步骤通常在400℃和650℃之间进行。
[0099]
根据腔室的几何形状调节总压力，但值通常在5托和80托之间。
[0100]
镓前体的分压通常在1毫托和50毫托之间。
[0101]
vi/iii摩尔通量比取决于前体的类型；值通常在3托和4托之间。
[0102]
成核步骤的持续时间通常在2秒和30秒之间。
[0103]
因此选择这些条件，以促进来自台阶的ga和se原子的扩散和附着，这是最小能量的构型。因此，可以优先地从台阶开始2d gase的生长，而不是以不受控制的方式在台面上(诸如在台面的中间)开始生长。
[0104]
在该成核步骤中，gase核将从台阶以单一取向排列，并且精确地以与 gase的[11-20]方向对齐的硅表面的[11-2]方向([11-2]
si
//[11-20]
gase
)排列。
[0105]
根据一个特定的示例性实施方案，成核步骤的条件如下：
[0106]-腔室内总压：5-20托；
[0107]-tmga的分压：约2-3毫托，
[0108]-se/ga(vi/iii)摩尔通量比：约3-4；
[0109]-温度：530℃-550℃；
[0110]-成核持续时间：2-15秒。
[0111]
gase晶粒的横向生长步骤在于使在成核步骤中沉积的gase晶粒41横向生长，即相对于其上已沉积晶粒的台面的平面而横向生长，并这样生长几微米，如图3f和3g所示，直到晶粒聚结成没有晶界的单一取向的连续层4。
[0112]
gase晶粒的横向生长步骤在与成核步骤相比较低的分压和较高的温度下进行。
[0113]
衬底被保持在生长腔室中。
[0114]
横向生长步骤通常在570℃和650℃之间进行。
[0115]
总压力取决于所使用的设备，但值通常在5托和80托之间。
[0116]
前体的分压通常在0.5毫托和5毫托之间。
[0117]
vi/iii摩尔通量比通常在3和4之间。
[0118]
横向生长步骤的持续时间通常在5分钟和120分钟之间。
[0119]
根据一个特定的示例性实施方案，生长步骤的条件如下：
[0120]-腔室内总压：5-20托；
[0121]-tmga的分压：约1毫托，
[0122]-se/ga(vi/iii)摩尔通量比：约3-4；
[0123]-温度：600℃-640℃；
[0124]-生长持续时间：1000秒-2000秒。
[0125]
根据本发明的方法使得可以通过使gese核从台阶前进来执行外延附生，并由此获得单一取向且没有晶界的2d gase层。
[0126]
通过该方法形成的结构包括：
[0127]-[111]取向硅衬底，其表面是钝化的邻位面3，该钝化的邻位面3具有钝化台面31和在两个钝化台面之间的至少一个钝化台阶32；
[0128]-2d gase层4，其形成在钝化台面上，并且具有单一取向而没有反相边界(antiphase boundaries)。
[0129]
[111]取向硅衬底的邻位面3的斜切角α小于或等于0.1
°
。
[0130]
优选地，gase的取向相对于硅表面的结构为([11-2]
si
//[11-20]
gase
)。
[0131]
因此，如此获得的结构具有高晶体质量，并允许其集成在电子、光学、能源等应用中。
[0132]
所使用的方法可以是大规模且具有高产率，因此使其与工业中的用途相容。
[0133]
所形成的2d gase层可以用作缓冲层，可以使用例如mocvd技术通过范德华外延附生在其上生长其他2d材料。这些其他2d材料可以例如选自其他iii-vi半导体，诸如inse、gas、gate等，或几种iii-vi材料的组合，以便获得对应于要制造的组件(光电探测器、led、mosfet、tfet 以及通常所有的“超越摩尔定律”组件)类型的能带排列。
[0134]
因此，这些附加层可以以单一取向，与2d gase层成外延附生关系而生长。
[0135]
代替2d材料，它可以是3d材料，该3d材料可以是：iii-v材料诸如 gan、ingan、gaas、gasb或几种iii-v材料的组合，ii-vi材料诸如cdhgte 或几种ii-vi材料的组合，或iv-iv材料诸如sige或ge-ge或几种iv-iv 材料的组合。
[0136]
除非另有说明或显而易见，否则可以组合不同的实施方案。本发明不限于上述实施方案，而是扩展到落入权利要求范围内的任何实施方案。
[0137]
在本发明的许多应用中，可提及微电子学、光子学、传感器、射频相关技术、微机电系统(mems)、物联网的部件，以及更广泛地涉及“超越摩尔定律(more-than-moore)”技术或所谓的“衍生”技术，即在单个硅芯片上并入若干功能的技术。