半导体结构的形成方法与流程

1.本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。


背景技术：

2.随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。但是当元件的尺寸再进一步缩小时，对现有的工艺相应带来挑战。
3.在半导体器件制造的工艺中，通常利用光刻工艺，将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转移到衬底中；去除光刻胶。
4.然而，现有方法实现图形转移的质量较差。


技术实现要素：

5.本发明解决的技术问题是提供一种半导体结构的形成方法，以提高图形转移的稳定性，。
6.为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供基底，所述基底包括若干沿第一方向延伸的第一待刻蚀区，所述第一待刻蚀区包括沿第二方向排布的边缘区和中心区，且所述边缘区位于所述中心区两侧并与所述中心区相邻，所述基底上具有待刻蚀材料层；在所述待刻蚀材料层上形成若干相互分立的初始掩膜结构，所述初始掩膜结构沿第二方向延伸，且若干所述初始掩膜结构沿第一方向排列；刻蚀所述边缘区上的初始掩膜结构，直至暴露出待刻蚀材料层表面，形成若干掩膜结构；以所述掩膜结构为掩膜，刻蚀所述待刻蚀材料层，形成若干相互分立的待刻蚀层，且所述待刻蚀层沿第二方向延伸；去除所述中心区上的待刻蚀层，直至暴露出所述基底表面。
7.可选的，所述基底还包括若干第二待刻蚀区，且所述第二待刻蚀区沿第二方向延伸；去除所述中心区上的待刻蚀层的同时去除第二待刻蚀区上的待刻蚀层。
8.可选的，刻蚀所述边缘区上的初始掩膜结构的工艺，在掩膜结构内形成第一开口，且所述第一开口沿第一方向贯穿所述掩膜结构；以所述掩膜结构为掩膜，刻蚀所述待刻蚀材料层，在所述待刻蚀层内形成第二开口，且所述第二开口沿第一方向贯穿所述待刻蚀层。
9.可选的，去除所述中心区上的待刻蚀层的工艺在所述待刻蚀层内形成第三开口，且所述第三开口沿第一方向贯穿所述待刻蚀层。
10.可选的，在第二方向上，所述第三开口和所述第二开口相连通。
11.可选的，在第二方向上，所述第二开口具有第一尺寸，所述第三开口具有第二尺寸，且所述第一尺寸小于所述第二尺寸。
12.可选的，所述第一尺寸的范围为50纳米至110纳米。
13.可选的，所述初始掩膜结构的形成方法包括：在所述待刻蚀材料层表面形成掩膜
结构材料膜；在所述掩膜结构材料膜表面形成若干相互分立的掩膜层；以所述掩膜层为掩膜，刻蚀所述掩膜结构材料膜，直至暴露出待刻蚀材料层，形成所述初始掩膜结构。
14.可选的，所述掩膜结构材料膜包括：位于所述待刻蚀材料层表面的第一掩膜材料膜；位于所述第一掩膜材料膜表面的第二掩膜材料膜；位于所述第二掩膜材料膜表面的第三掩膜材料膜。
15.可选的，所述第一掩膜材料膜的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅；所述第二掩膜材料膜的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅；所述第三掩膜材料膜的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
16.可选的，所述掩膜层的形成方法包括：自对准多重图形化工艺。
17.可选的，所述掩膜层的材料和所述掩膜结构材料膜的材料不同；所述掩膜层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
18.可选的，刻蚀所述边缘区上的初始掩膜结构的方法包括：在所述基底上形成覆盖所述初始掩膜结构表面的第一牺牲层；在所述第一牺牲层表面形成第一图形化层，所述第一图形化层内具有沿暴露出边缘区上的第一牺牲层表面的第一分割槽；以所述第一图形化层为掩膜，刻蚀所述初始掩膜结构和第一牺牲层，直至暴露出待刻蚀材料层表面，形成所述掩膜结构和位于掩膜结构内的第一开口；形成所述掩膜结构之后，去除所述第一图形化层和第一牺牲层。
19.可选的，去除所述中心区上的待刻蚀层的方法包括：在所述基底上形成覆盖所述待刻蚀层的第二牺牲层；在所述第二牺牲层表面形成第二图形化层，所述第二图形化层内具有第二分割槽和第三分割槽，且所述第二分割槽暴露出中心区上的第二牺牲层表面，所述第三分割槽暴露出第二待刻蚀区上的第二牺牲层表面；以所述第二图形化层为掩膜，刻蚀所述第二牺牲层和待刻蚀层，直至暴露出基底表面，去除所述中心区上的待刻蚀层，且在待刻蚀层内形成所述第三开口；刻蚀所述第二牺牲层和待刻蚀层之后，去除所述第二图形化层和第二牺牲层。
20.可选的，所述待刻蚀材料层的材料包括：硅、锗或者锗硅。
21.与现有技术相比，本发明的技术方案具有以下有益效果：
22.本发明技术方案提供的半导体结构的形成方法中，通过刻蚀所述边缘区上的初始掩膜结构，由于所述边缘区的延伸方向与所述初始掩膜结构的延伸方向不同，使得在第一方向上，形成的相邻掩膜结构之间的距离保持不变。进而以所述掩膜结构为掩膜，刻蚀所述待刻蚀材料层的过程中，有利于减少负载效应，从而提高图形转移的稳定性，使得形成的若干待刻蚀层的尺寸均一性较好。
23.进一步，所述第二开口的位置和尺寸，由掩膜结构内的第一开口的位置和尺寸所决定，由于所述待刻蚀层内的第二开口的形成，是通过以所述掩膜结构为掩膜，刻蚀所述待刻蚀材料层，形成了待刻蚀层和位于所述待刻蚀层内的第二开口，所述第二开口在第一方向上贯穿所述待刻蚀层，从而避免了在形成相互分立的若干待刻蚀层之后，对所述待刻蚀层进行刻蚀，以便在第一方向上在待刻蚀层内形成切割结构，使得能够减少对待刻蚀层造成的应力损伤，并且减小晶格失配的发生，有利于提高形成的半导体结构的性能。
附图说明
24.图1至图5是一种现有半导体结构的形成方法各步骤的结构示意图；
25.图6至图20是本发明一实施例中半导体结构的形成方法各步骤的结构示意图。
具体实施方式
26.需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
27.首先，对现有半导体结构的性能较差的原因结合附图进行详细说明，图1至图5是一种现有半导体结构的形成方法各步骤的结构示意图。
28.请参考图1和图2，图2是图1的俯视图，图1是图2沿aa切线方向的截面示意图，提供基底100，所述基底100上具有待刻蚀材料层110。
29.请继续参考图1和图2，在所述待刻蚀材料层110表面形成掩膜结构材料膜120以及位于所述掩膜结构材料膜120表面的若干相互分立的掩膜层130，所述掩膜层130沿第一方向x延伸，且若干所述掩膜层130沿第二方向y排列。
30.请参考图3，图3和图1的视图方向相同，采用第一刻蚀工艺，沿第一方向x上去除不同数量的掩膜层130。
31.请参考图4，图4和图3的视图方向相同，所述第一刻蚀工艺之后，以剩余所述掩膜层130为掩膜，刻蚀所述掩膜结构材料膜120和待刻蚀材料层110，形成若干相互分立的待刻蚀层111和分别位于待刻蚀层111表面的掩膜结构121。
32.请参考图5，图5和图2的视图方向相同，且图5中省略了掩膜结构和掩膜层，采用第二刻蚀工艺，沿第二方向y上刻蚀部分所述待刻蚀层111，在所述待刻蚀层111内形成开口140，且所述开口140沿第二方向y贯穿所述待刻蚀层111。
33.上述方法中，通过第一刻蚀工艺，沿第一方向x上去除部分掩膜层130，并且以剩余掩膜层130为掩膜，刻蚀所述待刻蚀材料层110，形成相互分立的待刻蚀层111，对最终想要形成的目标图形的待刻蚀层完成了一部分图形化过程。然后，采用第二刻蚀工艺，沿第二方向y上刻蚀部分所述待刻蚀层111，在所述待刻蚀层111内形成开口140，最终形成了目标图形的待刻蚀层。
34.然而，在第一刻蚀工艺去除部分掩膜层130的过程中，去除的掩膜层130的数量不同，导致沿第二方向y上剩余相邻掩膜层130之间的间距不一致。由于剩余的掩膜层130之间的间距不一致，进而将掩膜层130的图形传递到待刻蚀材料层110中，即，以剩余的掩膜层130为掩膜，刻蚀所述待刻蚀材料层110的过程中，容易使刻蚀过程产生负载效应，使得图形传递的稳定性较差，导致形成的待刻蚀层111的宽度不一致。
35.为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：刻蚀所述边缘区上的初始掩膜结构，直至暴露出待刻蚀材料层表面，形成若干掩膜结构；以所述掩膜结构为掩膜，刻蚀所述待刻蚀材料层，形成若干相互分立的待刻蚀层，且所述待刻蚀层沿第二方向延伸；去除所述中心区上的待刻蚀层，直至暴露出所述基底表面，由于在第一方向上，形成的相邻掩膜结构之间的距离保持不变，进而以所述掩膜结构为掩膜，刻蚀所述待刻蚀材料层的过程中，有利于减少负载效应，从而提高图形转移的稳定性，使得形成的若干待刻蚀层的尺寸均一性较好。
36.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
37.图6至图20是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
38.请参考图6和图7，图7为图6的俯视图，提供基底200，所述基底200包括若干沿第一方向y延伸的第一待刻蚀区i，所述第一待刻蚀区i包括沿第二方向x排布的边缘区a和中心区b，且所述边缘区a位于所述中心区b两侧并与所述中心区b相邻，所述基底200上具有待刻蚀材料层210。
39.所述待刻蚀材料层210的材料包括：硅、锗或者锗硅。在本实施例中，所述待刻蚀材料层210的材料为硅。
40.在本实施例中，所述基底200的材料为硅。
41.在其他实施例中，所述衬底的材料包括碳化硅、硅锗、
ⅲ-ⅴ
族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗(goi)。其中，
ⅲ-ⅴ
族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp。
42.在本实施例中，所述基底200还包括若干第二待刻蚀区ii，且所述第二待刻蚀区ii沿第二方向x延伸。
43.接着，在所述待刻蚀材料层210上形成若干相互分立的初始掩膜结构，所述初始掩膜结构沿第二方向x延伸，且若干所述初始掩膜结构沿第一方向y排列，具体形成所述初始掩膜结构的过程请参考图8至图11。
44.请参考图8和图9，图8和图6的视图方向相同，图9和图7的视图方向相同，在所述待刻蚀材料层210表面形成掩膜结构材料膜220；在所述掩膜结构材料膜220表面形成若干相互分立的掩膜层230。
45.所述掩膜结构材料膜220为后续形成初始掩膜结构提供材料层。
46.所述掩膜结构材料膜220包括：位于所述待刻蚀材料层210表面的第一掩膜材料膜(图中未标示)；位于所述第一掩膜材料膜表面的第二掩膜材料膜(图中未标示)；位于所述第二掩膜材料膜表面的第三掩膜材料膜(图中未标示)。
47.所述第一掩膜材料膜能够保护待刻蚀材料层210的表面，从而减少后续工艺对待刻蚀材料层210造成影响；所述第二掩膜材料膜用于作为后续刻蚀工艺的停止层；所述第三掩膜材料膜用于保护第二掩膜材料膜表面。
48.所述第一掩膜材料膜的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅；所述第二掩膜材料膜的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅；所述第三掩膜材料膜的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
49.在本实施例中，所述第一掩膜材料膜的材料为氧化硅，所述第二掩膜材料膜的材料为氮化硅，所述第三掩膜材料膜的材料为氧化硅。
50.所述掩膜层230的材料和所述掩膜结构材料膜220的材料不同。
51.所述掩膜层230的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。在本实施例中，所述掩膜层230的材料为氮化硅。
52.所述掩膜层230的形成方法包括：自对准多重图形化工艺。在本实施例中，通过自对准两重图形化工艺形成若干相互分立的所述掩膜层230。采用自对准两重图形化工艺形
成的所述掩膜层230的宽度较小，满足目前集成电路对集成度要求越来越高的情况。
53.请参考图10和图11，以所述掩膜层230为掩膜，刻蚀所述掩膜结构材料膜220，直至暴露出待刻蚀材料层210，形成所述初始掩膜结构221。
54.所述初始掩膜结构221后续将被刻蚀形成掩膜结构。
55.刻蚀所述掩膜结构材料膜220的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
56.在本实施例中，所述掩膜结构材料膜220的工艺为干法刻蚀工艺，采用干法刻蚀工艺形成的掩膜结构221侧壁形貌良好，有利于提高后续以掩膜结构221为掩膜，刻蚀待刻蚀材料层210的图形传递过程的精确性。
57.在本实施例中，形成所述初始掩膜结构221之后，去除所述掩膜层230。
58.由于若干所述掩膜层230的之间的距离较接近，以所述掩膜层230为掩膜，刻蚀所述掩膜结构材料膜220的过程中，不容易产生刻蚀负载效应，使得掩膜层230的图形能够较稳定地转移到掩膜结构材料膜220内。
59.请参考图12至图14，图12为图14沿s1-s1切线方向上的截面示意图，图13为图14沿s2-s2切线方向上的截面示意图，图14为图12和图13的俯视图，刻蚀所述边缘区a上的初始掩膜结构221，直至暴露出待刻蚀材料层210表面，形成若干掩膜结构240。
60.所述掩膜结构240用于作为后续刻蚀待刻蚀材料层210的掩膜。
61.具体的，刻蚀所述边缘区a上的初始掩膜结构221的工艺，在掩膜结构240内形成第一开口241，且所述第一开口241沿第一方向y贯穿所述掩膜结构240。
62.刻蚀所述边缘区a上的初始掩膜结构221的方法包括：在所述基底200上形成覆盖所述初始掩膜结构221表面的第一牺牲层(图中未示出)；在所述第一牺牲层表面形成第一图形化层(图中未示出)，所述第一图形化层内具有沿暴露出边缘区a上的第一牺牲层表面的第一分割槽(图中未示出)；以所述第一图形化层为掩膜，刻蚀所述初始掩膜结构221和第一牺牲层，直至暴露出待刻蚀材料层210表面，形成所述掩膜结构240和位于掩膜结构240内的第一开口241；形成所述掩膜结构240之后，去除所述第一图形化层和第一牺牲层。
63.通过刻蚀所述边缘区a上的初始掩膜结构221，由于所述边缘区a的延伸方向与所述初始掩膜结构221的延伸方向不同，所述边缘区a沿第一方向y延伸，使得在第一方向y上，形成的相邻掩膜结构240之间的距离保持不变。进而后续以所述掩膜结构240为掩膜，刻蚀所述待刻蚀材料层210的过程中，有利于减少负载效应，从而提高图形转移的稳定性，使得形成的若干待刻蚀层的尺寸均一性较好。
64.在第二方向x上，所述第一开口241的尺寸范围为50纳米至110纳米。
65.后续以所述掩膜结构240为掩膜，刻蚀所述待刻蚀材料层210，形成待刻蚀层和位于待刻蚀层内的第二开口，由于位于所述掩膜结构240内的所述第一开口241的尺寸较小，产生的刻蚀负载效应较小，从而沿待刻蚀层的延伸方向上，临接第二开口位置待刻蚀层的尺寸，与远离第二开口位置的待刻蚀层的尺寸均一性较好。
66.请参考图15至图17，图15和图12的视图方向相同，图16和图13的视图方向相同，图17和图14的视图方向相同，以所述掩膜结构240为掩膜，刻蚀所述待刻蚀材料层210，形成若干相互分立的待刻蚀层211，且所述待刻蚀层211沿第二方向x延伸。
67.具体的，所述掩膜结构240内具有第一开口241，从而以所述掩膜结构241为掩膜，
刻蚀所述待刻蚀材料层210，在所述待刻蚀层211内形成第二开口212，且所述第二开口212沿第一方向y贯穿所述待刻蚀层211。
68.所述第二开口212的位置和尺寸对应于所述第一开口241的位置和尺寸。
69.所述第二开口212的位置和尺寸，由掩膜结构240内的第一开口241的位置和尺寸所决定，由于所述待刻蚀层210内的第二开口212的形成，是通过以所述掩膜结构240为掩膜，刻蚀所述待刻蚀材料层210，形成了待刻蚀层211和位于所述待刻蚀层211内的第二开口212，所述第二开口212在第一方向y上贯穿所述待刻蚀层211，从而避免了在形成相互分立的若干待刻蚀层211之后，对所述待刻蚀层211进行刻蚀，以便在第一方向y上在待刻蚀层211内形成切割结构，使得能够减少对待刻蚀层211造成的应力损伤，并且减小晶格失配的发生，有利于提高形成的半导体结构的性能。
70.请参考图18至图20，图18和图15的视图方向相同，图19为图20沿s3-s3切线方向的截面示意图，图20和图17的视图方向相同，去除所述中心区b上的待刻蚀层211，直至暴露出所述基底200表面。
71.在本实施例中，去除所述中心区b上的待刻蚀层211的同时去除第二待刻蚀区ii上的待刻蚀层211。
72.具体地，去除所述中心区b上的待刻蚀层211的工艺在所述待刻蚀层211内形成第三开口213，且所述第三开口213沿第一方向y贯穿所述待刻蚀层211。
73.去除所述中心区b上的待刻蚀层211的方法包括：在所述基底200上形成覆盖所述待刻蚀层211的第二牺牲层(图中未示出)；在所述第二牺牲层表面形成第二图形化层(图中未示出)，所述第二图形化层内具有第二分割槽(图中未示出)和第三分割槽(图中未示出)，且所述第二分割槽(图中未示出)暴露出中心区b上的第二牺牲层表面，所述第三分割槽暴露出第二待刻蚀区ii上的第二牺牲层表面；以所述第二图形化层为掩膜，刻蚀所述第二牺牲层和待刻蚀层211，直至暴露出基底200表面，去除所述中心区b上的待刻蚀层211，且在待刻蚀层211内形成所述第三开口213；刻蚀所述第二牺牲层和待刻蚀层211之后，去除所述第二图形化层和第二牺牲层。
74.所述第一开口241的尺寸决定了所述第二开口212的尺寸，所述第一开口241的尺寸较小，有利于提高形成的待刻蚀层211的尺寸的均一性。
75.在第二方向x上，所述第三开口213和所述第二开口212相连通。
76.在第二方向x上，所述第二开口212具有第一尺寸，所述第三开口213具有第二尺寸，且所述第一尺寸小于所述第二尺寸。
77.所述第一尺寸的范围为50纳米至110纳米。
78.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。