GaN器件结构及其制备方法与流程

gan器件结构及其制备方法
技术领域
1.本发明属于半导体功率电子器件技术领域，特别涉及一种gan器件结构及其制备方法。


背景技术：

2.宽禁带半导体gan材料具有超高的临界击穿电场，比硅(si)高近10倍，十分适合制作高电子迁移率晶体管(hemt)，具有耐高电压、高频、高速、低导通电阻等优势。因此，gan器件可以应用于航空航天、军用雷达、轨道交通、通信基站等特殊领域内。
3.然而，正是因为gan器件应用领域的要求较高，所以对其抗干扰能力的要求也更高。在功率器件领域中，目前，提高器件抗干扰能力可以是在封装上改进，还可以是衬底接地。在传统功率器件中，衬底接地一般采用的是背面金属化工艺，然而对于具有特殊外延结构的gan hemt来说，需要用到衬底转移技术去除硅衬底然后再进行背面金属化，工艺复杂化难度大。还有一些方式比较浪费有源区面积且接地效率低抗干扰能力弱。
4.因此，如何提供一种gan器件结构及其制备方法，以解决现有技术的上述问题实属必要。


技术实现要素：

5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种gan器件结构及其制备方法，用于解决现有技术中gan器件的抗干扰能力难以有效改善，器件面积浪费等问题。
6.为实现上述目的及其他相关目的，本发明提供一种gan器件结构的制备方法，所述制备方法包括如下步骤：
7.提供半导体基底，所述半导体基底自下而上包括半导体衬底、gan沟道层及势垒层，其中，所述半导体基底中定义有相邻的有源区和切割道区，且所述切割道区环绕所述有源区设置；
8.在所述有源区制备绝缘层及位于所述绝缘层中的源极金属、漏极金属、栅极金属、与所述源极金属电连接的源极互联柱以及与所述漏极金属电连接的漏极互联柱；
9.在所述切割道区形成贯穿所述绝缘层并延伸且显露所述半导体衬底的引出沟槽；
10.至少在所述引出沟槽的侧壁及底部形成连续的屏蔽引出金属层；以及
11.制备与所述源极互联柱、所述漏极互联柱分别连接的源极互联金属及漏极互联金属。
12.可选地，基于同一工艺形成所述屏蔽引出金属层、所述源极互联金属及所述漏极互联金属，具体形成步骤包括：
13.在所述引出沟槽的内壁及所述引出沟槽周围的所述绝缘层上形成连续的金属材料层；
14.刻蚀去除多余的所述金属材料层，以得到间隔的所述屏蔽引出金属、所述源极互联金属以及所述漏极互联金属。
15.可选地，采用溅射工艺形成所述金属材料层，溅射温度介于10-800℃之间；所述金属材料层的厚度介于500-5000埃。
16.可选地，所述引出沟槽宽度大于5μm。
17.可选地，所述屏蔽引出金属层的厚度介于所述引出沟槽宽度的1/10-1/4之间；所述引出沟槽的侧壁与所述切割道区的侧壁之间预设间距，所述预设间距介于100～200um之间。
18.可选地，采用金属蒸镀的工艺形成所述源极金属、所述漏极金属及所述栅极金属，形成所述源极金属及所述漏极金属还包括进行550-850℃温度退火的步骤；所述源极金属及所述漏极金属的结构均为自下而上设置的ti/al/ti/tin叠层结构，总厚度介于800-6000埃之间；所述栅极金属结构为自下而上设置的ti/tin叠层结构，总厚度介于1000-6000埃之间；所述绝缘层的厚度介于8000-10000埃之间；所述源极互联柱及所述漏极互联柱均包括钨金属柱。
19.可选地，所述屏蔽引出金属层连续地形成在所述引出沟槽的内壁并延伸至所述绝缘层上预设距离，所述预设距离介于20～50um之间；所述屏蔽引出金属层与所述源极互联金属及所述漏极互联金属之间均具有间距，所述间距介于10～20um之间。
20.另外，本发明还提供一种gan器件结构，其中，所述gan器件结构优选采用本发明的gan器件结构的制备方法制备，当然，也可以采用其他方式。所述gan器件结构包括：
21.半导体基底，所述半导体基底自下而上包括半导体衬底、gan沟道层及势垒层，其中，所述半导体基底中定义有相邻的有源区和切割道区，且所述切割道区环绕所述有源区设置；
22.绝缘层，形成在所述半导体基底上；
23.源极金属、漏极金属、栅极金属，形成在所述有源区且位于所绝缘层中；
24.源极互联柱及漏极互联柱，所述源极互联柱与所述源极金属电连接，所述漏极互联柱与所述漏极金属电连接，且所述源极互联柱及所述漏极互联柱位于所述绝缘层中；
25.引出沟槽，形成在所述切割道区，且贯穿所述绝缘层并延伸且显露所述半导体衬底；
26.屏蔽引出金属层，至少连续地形成在所述引出沟槽的侧壁及底部；以及
27.源极互联金属及漏极互联金属，所述源极互连金属与所述源极互联柱电连接，所述漏极互联金属与所述漏极互联柱电联接。
28.可选地，所述屏蔽引出金属、所述源极互联金属及所述漏极互联金属基于同一工艺制备。
29.可选地，所述屏蔽引出金属层的厚度介于所述引出沟槽宽度的1/10-1/4之间；所述引出沟槽的侧壁与所述切割道区的侧壁之间预设间距，所述预设间距介于100～200um之间。
30.可选地，所述屏蔽引出金属层的厚度介于500-5000埃之间；所所述源极金属及所述漏极金属的结构均为自下而上设置的ti/al/ti/tin叠层结构，总厚度介于800-6000埃之间；所述栅极金属结构为自下而上设置的ti/tin叠层结构，总厚度介于1000-6000埃之间；所述绝缘层的厚度介于8000-10000埃之间；所述源极互联柱及所述漏极互联柱均包括钨金属柱。
31.可选地，所述屏蔽引出金属层连续地形成在所述引出沟槽的内壁并延伸至所述绝缘层上预设距离所述预设距离介于20～50um之间；所述屏蔽引出金属层与所述源极互联金属及所述漏极互联金属之间均具有间距，所述间距介于10～20um之间。
32.如上所述，本发明的gan器件结构及其制备方法，在器件有源区边缘的切割道区内直接刻蚀出引出沟槽，引出沟槽底部露出半导体衬底，在引出沟槽的侧壁及底部形成屏蔽引出金属引出层，可以从正面引出半导体衬底接地电极，且器件四周的引出沟槽侧壁上也形成金属侧壁，形成金属场(box)效果，具有更强的屏蔽效果，增加了衬底接地的效率，增强了器件的抗干扰能力。此外，屏蔽引出金属层可以在互联金属形成时一并形成，简化工艺。
附图说明
33.图1显示为本发明的gan器件结构制备的工艺流程图。
34.图2显示为本发明一示例gan器件结构制备中提供半导体基底及形成源极金属、漏极金属、栅极金属、源极互联柱以及漏极互联柱的结构示意图。
35.图3显示为本发明一示例半导体基底中定义的有源区和切割道区分布的俯视图。
36.图4显示为本发明一示例gan器件结构制备中形成引出沟槽的结构示意图。
37.图5显示为本发明一示例gan器件结构制备中形成金属材料层的结构示意图。
38.图6显示为本发明一示例gan器件结构制备中基于同一工艺刻蚀形成屏蔽引出金属层、源极互联金属以及漏极互联金属的结构示意图。
39.元件标号说明
40.100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体基底
41.101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
有源区
42.101a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
器件元胞区
43.102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
切割道区
44.103
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体衬底
45.104
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
gan沟道层
46.105
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
势垒层
47.106
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源极金属
48.107
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏极金属
49.108
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极金属
50.109
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
绝缘层
51.110
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源极互联柱
52.111
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏极互联柱
53.112
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
引出沟槽
54.113
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
金属材料层
55.114
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
屏蔽引出金属层
56.115
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源极互联金属
57.116
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏极互联金属
58.s1～s5
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
具体实施方式
59.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
60.如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
61.为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。另外，本发明中使用的“介于
……
之间”包括两个端点值。
62.在本技术的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
63.需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
64.如图1所示，本发明提供一种gan器件结构的制备方法，所述制备方法包括如下步骤：
65.s1，提供半导体基底，所述半导体基底自下而上包括半导体衬底、gan沟道层及势垒层，其中，所述半导体基底中定义有相邻的有源区和切割道区，且所述切割道区环绕所述有源区设置；
66.s2，在所述有源区制备绝缘层以及位于所述绝缘层中的源极金属、漏极金属、栅极金属、与所述源极金属电连接的源极互联柱和与所述漏极金属电连接的漏极互联柱；
67.s3，在所述切割道区制备贯穿所述绝缘层并延伸且显露所述半导体衬底的引出沟槽；
68.s4，至少在所述引出沟槽的侧壁及底部形成连续的屏蔽引出金属层；以及
69.s5，制备与所述源极互联柱连接的源极互联金属及与漏极互联柱连接的漏极互联金属。
70.下面将结合附图详细说明本发明的gan器件结构的制备方法，其中，需要说明的是，上述顺序并不严格代表本发明所保护的gan器件结构的制备顺序，本领域技术人员可以依据实际工艺步骤进行改变、合并等，图1仅示出了一种示例中的gan器件结构的制备步骤。
71.首先，如图1中的s1及图2-3所示，提供半导体基底100，所述半导体基底100自下而上包括半导体衬底103、gan沟道层104及势垒层105，其中，所述半导体基底100中定义有相邻的有源区101和切割道区102，且所述切割道区102环绕所述有源区101设置。
72.作为示例，如图3所示，所述切割道区102分布在所述有源区101的四周，呈环状结构。另外，所述有源区101中还可以进一步定义面积小于有源区面积的器件元胞区101a，其中，器件的有效结构制备在所述器件元胞区101a当中。
73.具体的，所述半导体衬底103包括但不限于sic衬底、si衬底，也可以是本领域常用的其他衬底。其中，所述半导体衬底103可以是单层材料层，也可以是多层材料层构成的叠层结构。另外，所述势垒层105的材料包括但不限于algan。所述半导体衬底103上还可以形成有其他材料层，如在所述半导体衬底103与所述gan沟道层104之间形成一层缓冲层。
74.作为示例，所述gan沟道层104的厚度介于10nm-50nm之间，如可以是15nm、20nm、30nm；所述势垒层105的厚度介于15nm-20nm之间，如可以是16nm、18nm、19nm。所述半导体衬底103(如sic衬底或si衬底)的厚度介于之间0.6-1.5mm之间，一般可以为0.75mm或1.15mm；导体衬底与gan沟道层104之间的缓冲层厚度在3～5um，可以是4μm。
75.接着，如图1中的s2及图2所示，在所述有源区101制备绝缘层109及位于所述绝缘层109中的源极金属106、漏极金属107、栅极金属108、与所述源极金属106电连接的源极互联柱110以及与所述漏极金属107电连接的漏极互联柱111。
76.作为示例，提供一种上述结构的制备方式：源极金属106、漏极金属107、栅极金属108可以通过光刻、金属沉积、金属剥离以及退火工艺制备，得到欧姆接触电极。例如，采用金属蒸渡的方法积淀ti、al、ni、au源漏极金属，然后在550-850℃(如600℃、800℃)下快速退火25-35s(如30s)形成源漏极欧姆接触。在一示例中，金属蒸镀过程中各层厚度在200-1500埃，如500埃、800埃。并在栅极处积淀ti、au金属形成栅极接触，栅极金属各层厚度在500-3000埃，如800埃、1500埃。进一步示例中，可以采用pecvd的方法沉积一层8000-10000埃的绝缘层109，如8500埃、9000埃，其包括但不限于氮化硅层；接着，干法蚀刻出互联通孔，接着使用金属(如钨)进行填孔，得到源极互联柱110和漏极互联柱111。
77.作为示例，所述源极金属106的厚度介于800-6000埃之间，如1000埃、2000埃；作为示例，所述漏极金属107的厚度介于800-6000埃之间，如1000埃、2000埃；在一示例中，二者基于同一工艺制备，二者厚度相同。另外，作为示例，所述栅极金属108的厚度介于1000-6000埃之间，如2000埃、3000埃。
78.作为示例，所述绝缘层109的厚度介于8000-10000埃之间，例如，可以是8200埃、8500埃、8800埃、9000埃、9200埃、9500埃。
79.接着，如图1中的s3及图4所示，在所述切割道区102形成贯穿所述绝缘层109并延伸且显露所述半导体衬底103的引出沟槽112。
80.在一示例中，采用干法刻蚀工艺形成所述引出沟槽112，其中，采用icp蚀刻，可以通过时间控制来调整蚀刻的厚度保证刻穿势垒层，然后通过抓取蚀刻率的方法控制gan沟道层的蚀刻并保证停在衬底上，为了保证更好的让衬底与引出金属的接触可以增加适当的过刻蚀(oe)，oe可以为介于8％-12％之间，例如选择为过刻蚀衬底10％，当沟道层下方为缓冲层是过刻蚀所述缓冲层。在一示例中，蚀刻侧壁可以有一定的倾斜角度(侧壁与水平面之间的锐角)，如介于83-89
°
之间，例如85
°
、87度，有利于使屏蔽金属与侧壁更好的结合。
81.作为示例，所述引出沟槽112宽度w1大于5μm，如，可以是10μm、20μm、50μm。
82.作为示例，所述引出沟槽112的侧壁与所述切割道区102的侧壁(所述引出沟槽112的侧壁所靠近的所述切割道区102的侧壁)之间预设间距(图中未示出)，所述预设间距介于
100～200um之间，例如，可以是120μm、150μm、180μm。可以留有足有空间有利于在切割时不至于破坏金属侧壁的屏蔽性以及不会减弱衬底引出的接地效果。
83.接着，如图1中的s4及图5-6所示，至少在所述引出沟槽112的侧壁及底部形成连续的屏蔽引出金属层114。
84.最后，如图1中的s5及图5-6所示，制备与所述源极互联柱110、所述漏极互联柱111分别连接的源极互联金属115及漏极互联金属116。
85.作为示例，所述屏蔽引出金属层114、所述源极互联金属115及所述漏极互联金属116基于同一工艺制备得到，其中，所述源极互联金属115及所述漏极互联金属116作为器件的第二层互联金属，从而可以将屏蔽引出金属层114的制备融入到互联金属制备中，简化工艺。
86.在一可选示例中，三者基于同一工艺制备的具体形成方式包括：
87.首先，如图5所示，首先在所述引出沟槽112的内壁(包括侧壁及底部)及所述引出沟槽周围的所述绝缘层109上形成连续的金属材料层113，所述金属材料层113底部与所述半导体衬底103形成欧姆接触。作为示例，采用溅射工艺形成所述金属材料层，溅射温度介于10-800℃之间，例如，可以是50℃、200℃、600℃。另外，所述金属材料层113可以是单层材料层，例如ti、ni、alcu，也可以是多层材料层构成的叠层，例如，可以是ti/tin叠层。在另一示例中，所述金属材料层113的厚度介于500-5000埃，例如，可以是1000埃、2000埃、3000埃。
88.接着，如图6所示，刻蚀去除多余的所述金属材料层113，以得到间隔的所述屏蔽引出金属114、所述源极互联金属115以及所述漏极互联金属116，这里的间隔是指相邻的部件之间电性绝缘。其中，可以采用icp干法刻蚀工艺进行去除。
89.其中，所述屏蔽引出金属层114至少连续地形成在所述引出沟槽112的侧壁及底部，从而可以与所述半导体衬底103的底部相接触，为了保证更好的让衬底与引出金属的接触可以在沟槽蚀刻时适当增加8％-12％之间的过刻蚀(oe)，例如，选择为10％，可以基于此实现半导体衬底的正面引出以进行接地连接。另外，所述屏蔽金属层114还形成在所述引出沟槽112的侧壁上，即，在器件周围四周的沟槽侧壁上也形成金属侧壁，形成金属box效果，具有更强的屏蔽效果，增加了衬底接地的效率，增强了器件的抗干扰能力。得到一种增强gan器件抗干扰能力的衬底接地金属结构。可以解决背面金属化工艺复杂难度大的问题。同时，本发明将屏蔽引出金属层114制备在切割道区，可以不占用有源区面积，节约有源区面积且接地效率高、抗干扰能力强。也就是说，本发明在器件有源区边缘四周的划片道中蚀刻出围绕器件的沟槽，露出硅衬底然后通过金属溅射和金属干法蚀刻在沟槽底部与衬底形成接触，同时在沟槽侧壁形成金属壁，类似于金属屏蔽盒子将器件包围，增加了衬底接地的效率并且可以进一步增强器件的抗干扰能力。该衬底接地金属结构在进行第二层金属互联时同时制备完成，对比传统的背部金属化工艺更加简单，易于实施。
90.作为示例，所述屏蔽引出金属层114的厚度w2介于所述引出沟槽宽度w1的1/10-1/4之间，例如，可以选择为1/8、1/6、1/5。
91.作为示例，所述屏蔽引出金属层114连续地形成在所述引出沟槽112的内壁并延伸至所述绝缘层109上预设距离d2，所述预设距离介于20～50um之间，例如，可以选择为30μm、35μm之间；所述屏蔽引出金属层114与所述源极互联金属115及所述漏极互联金属116之间均具有间距d1，所述间距介于10～20um之间，例如，可以选择为12μm、15μm、18μm。
92.另外，如图6所示，参见图1-5，本发明还提供一种gan器件结构，其中，所述gan器件结构优选采用本发明的gan器件结构的制备方法制备，当然，也可以采用其他方式。本实施例中相关材料层及部件的特征和位置关系可参见在制备方法中的描述，在此不再赘述。
93.所述gan器件结构包括：
94.半导体基底100，所述半导体基底100自下而上包括半导体衬底103、gan沟道层104及势垒层105，其中，所述半导体基底100中定义有相邻的有源区101和切割道区102，且所述切割道区102环绕所述有源区101设置；
95.绝缘层109，形成在所述半导体基底100上；
96.源极金属106、漏极金属107、栅极金属108，形成在所述有源101区且位于所绝缘层中；
97.源极互联柱110及漏极互联柱111，所述源极互联柱110与所述源极金属106电连接，所述漏极互联柱111与所述漏极金属107电连接，且所述源极互联柱110及所述漏极互联柱111位于所述绝缘层109中；
98.引出沟槽112，形成在所述切割道区102，且贯穿所述绝缘层109并延伸且显露所述半导体衬底103；
99.屏蔽引出金属层114，至少连续地形成在所述引出沟槽112的侧壁及底部；以及
100.源极互联金属115及漏极互联金属116，所述源极互连金属115与所述源极互联柱110电连接，所述漏极互联金属116与所述漏极互联柱111电联接。
101.作为示例，所述屏蔽引出金属114、所述源极互联金属115及所述漏极互联金属116基于同一工艺制备。
102.作为示例，所述屏蔽引出金属层114的厚度介于所述引出沟槽112宽度的1/10-1/4之间；所述引出沟槽112的侧壁与所述切割道区的侧壁之间预设间距，所述预设间距介于100～200um之间。
103.作为示例，所述屏蔽引出金属层114的厚度介于500-5000埃之间；
104.作为示例，所述源极金属及所述漏极金属的结构均为自下而上设置的ti/al/ti/tin叠层结构，总厚度介于800-6000埃之间；
105.作为示例，所述栅极金属结构为自下而上设置的ti/tin叠层结构，总厚度介于1000-6000埃之间；
106.作为示例，所述绝缘层109的厚度介于8000-10000埃之间。
107.作为示例，所述屏蔽引出金属层114连续地形成在所述引出沟槽112的内壁并延伸至所述绝缘层109上预设距离，所述预设距离介于20～50um之间；
108.作为示例，所述屏蔽引出金属层114与所述源极互联金属115及所述漏极互联金属116之间均具有间距，所述间距介于10～20um之间。
109.本发明针对gan hemt(氮化镓高电子迁移率晶体管)器件提出一种新的gan器件衬底接地金属结构，在器件有缘区边缘一圈的切割道内直接蚀刻出沟槽，沟槽底部露出硅衬底，然后在沟槽中溅射ti/tin，从正面引出衬底接地电极。该方法会在器件周围四周的沟槽侧壁上也形成金属侧壁，该侧壁将器件包围形成类似金属box的效果，具有更强的屏蔽效果，增加了衬底接地的效率，增强了器件的抗干扰能力。
110.综上所述，本发明的gan器件结构及其制备方法，在器件有源区边缘的切割道区内
直接刻蚀出引出沟槽，引出沟槽底部露出半导体衬底，通过在引出沟槽的侧壁及底部形成屏蔽引出金属引出层的方式，可以从正面引出半导体衬底接地电极，且器件四周的引出沟槽侧壁上也形成金属侧壁，形成金属场(box)效果，具有更强的屏蔽效果，增加了衬底接地的效率，增强了器件的抗干扰能力。此外，屏蔽引出金属层可以在互联金属形成时一并形成，简化工艺。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
111.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。