微电子器件的制作方法

1.本文本涉及包括至少一个mos晶体管和一个双极晶体管的微电子器件。


背景技术：

2.在微电子器件中，mos晶体管和双极晶体管的组合是有用的，这是因为这两种类型的晶体管具有不同的特性，并且可以实现不同的功能。
3.因此，例如，双极晶体管可以用于形成“带隙”型电路，限定相对于温度变化非常稳定的参考电压。
4.然而，mos晶体管和双极晶体管的不同结构通常涉及不同的制造步骤，特别是需要使用特定的掩模，这使得用于制造微电子器件的方法复杂化并且增加了方法的持续时间和成本。
5.本领域中存在对电路和制造方法的需要，以提供在相同基板上包括至少一个高电压mos晶体管和至少一个双极晶体管的电路。


技术实现要素：

6.本公开的目的是提供一种微电子器件，以至少部分地解决现有技术中存在的上述问题。
7.根据本公开的一方面，提供了一种微电子器件，包括：衬底；高电压mos晶体管，在衬底的第一部分中和/或在衬底的第一部分上；以及双极晶体管，在衬底的相同第一部分中和/或在衬底的相同第一部分上；其中第一部分包括：第一阱，呈现第一掺杂类型，第一阱与衬底电绝缘并且被配置为形成高电压mos晶体管的沟道；两个第一区域，呈现与第一掺杂类型相对的第二掺杂类型，两个第一区域被布置在第一阱中并且被配置为分别形成高电压mos晶体管的源极和漏极；第二阱，呈现第二掺杂类型，第二阱相对于第一阱横向地布置以形成双极晶体管的基极；第二区域，呈现第一掺杂类型，第二区域被布置在第二阱中，以形成双极晶体管的发射极；以及第三区域，呈现第一掺杂类型，第三区域被布置在第二阱之下，并且第三区域与第二阱接触以形成双极晶体管的集电极。
8.根据一个或多个实施例，其中第一部分还包括：第四区域，呈现第二掺杂类型，第四区域相对于第二区域横向地布置在第二阱中，第四区域被配置为形成用于双极晶体管的基极的电接触插头；以及绝缘区域，在第二阱中，绝缘区域横向地将第四区域与第二区域分隔。
9.根据一个或多个实施例，其中绝缘区域是浅沟槽隔离，浅沟槽隔离具有的深度比第二区域的深度深，并且浅沟槽隔离具有的深度比第四区域的深度深。
10.根据一个或多个实施例，其中第一部分还包括：第三阱，呈现第一掺杂类型，第三阱被布置在第二阱的外围，并且第三阱与第三区域电接触；以及第五区域，呈现第一掺杂类型，第五区域被布置在第三阱中；其中第五区域和第三阱被配置为一起形成用于双极晶体管的集电极的电接触插头；以及另一绝缘区域，在第二阱中，另一绝缘区域横向地将第三阱
以及第五区域与第四区域分隔。
11.根据一个或多个实施例，其中另一绝缘区域是浅沟槽隔离，浅沟槽隔离具有的深度比第五区域的深度深，并且浅沟槽隔离具有的深度比第四区域的深度深。
12.根据一个或多个实施例，器件还包括低电压mos晶体管，在衬底的与第一部分不同的第二部分中。
13.根据一个或多个实施例，其中第二部分包括：第四阱，呈现第一掺杂类型，第四阱与衬底电绝缘并且被配置为形成低电压mos晶体管的沟道；以及两个第六区域，呈现第二掺杂类型，两个第六区域被布置在第四阱中并且被配置为分别形成低电压mos晶体管的源极和漏极；其中，第一部分的第一阱和第一部分的第二阱的掺杂比第二部分的第四阱的掺杂低。
14.根据一个或多个实施例，其中双极晶体管是其中第一掺杂类型为n型掺杂并且第二掺杂类型为p型掺杂的npn型；并且其中第三区域是被布置在第一阱以及第二阱与衬底之间的绝缘阱。
15.根据一个或多个实施例，其中双极晶体管是其中第一掺杂类型为p型掺杂并且第二掺杂类型为n型掺杂的pnp型；并且其中第三区域是衬底的被布置在第二阱之下的区域。
16.利用本公开的实施例，双极晶体管和高电压mos晶体管的形成是在衬底的相同部分中实现的，亦即，该部分经历形成高电压mos 晶体管的和形成双极晶体管的相同的一组处理。
附图说明
17.这些实施例的其他特征和优点将参考附图在下面的详细描述中出现，其中：
18.图1是在旨在形成高电压mos晶体管的部分中集成npn双极晶体管的第一步骤期间的微电子器件的示意截面视图，包括在半导体衬底中的有源区域的限定和分隔所述区域的电绝缘沟槽的形成；
19.图2是在集成npn双极晶体管的第二步骤期间的图1的器件的示意截面视图，其中通过植入形成n掺杂绝缘植入物、n掺杂阱和 p掺杂阱，并且使得能够形成高电压mos晶体管的阱以及双极晶体管的集电极和基极；
20.图3是在集成npn双极晶体管的第三步骤期间的图2的器件的示意截面视图，其中在阱上形成掺杂区域以形成高电压mos晶体管的源极和漏极以及发射极、基极的接触插头和双极晶体管的集电极的接触插头；
21.图4是图3的npn双极晶体管的示意截面视图；
22.图5是包括形成在包括低电压mos晶体管的部分中的npn双极晶体管的微电子器件的示意截面视图；
23.图6呈现了电流增益，图4和5的双极晶体管分别注释为β
hv
和β
lv
；
24.图7是包括集成在包括高电压mos晶体管的部分中的pnp双极晶体管的微电子器件的示意截面视图。
25.出于附图的可读性的原因，附图没有按比例绘制。此外，为了只显示有助于理解附图的元素，对附图进行了简化。
具体实施方式
26.双极晶体管和高电压mos晶体管的形成是在衬底的相同部分中实现的，亦即，该部分经历形成高电压mos晶体管的和形成双极晶体管的相同的一组处理。特别地，双极晶体管是在专用于形成高电压mos晶体管的步骤期间产生的，并且不需要特定的步骤，尤其是不需要仅专用于双极晶体管的掩模或植入的步骤。
27.双极晶体管在旨在用于高电压mos晶体管的部分中的集成反映在以下结构中：第一阱，掺杂有第一类型，该第一阱与衬底电绝缘，其中所述第一阱形成高电压mos晶体管的沟道；两个第一区域，掺杂有与第一类型相对的第二类型，两个第一区域被布置在第一阱上并且分别形成高电压mos晶体管的源极和漏极；第二阱，掺杂有第二类型，第二阱相对于第一阱横向地布置并且形成双极晶体管的基极；第二区域，掺杂有第一类型，第二区域被布置在第二阱上并且形成双极晶体管的发射极；以及第三区域，掺杂有第一类型，第三区域被布置在第二阱下并且形成双极晶体管的集电极。
28.根据其掺杂类型，形成双极晶体管的集电极的第三区域可以是掺杂有与衬底的掺杂类型相对的掺杂类型的区域，或者如果使用与衬底相同的类型掺杂集电极，则第三区域是衬底本身的区域。
29.有利的是，因为基极不与衬底的表面齐平，可以的是形成掺杂有第二类型的至少第四区域，第四区域相对于第二区域被横向地布置在第二阱上；所述第四区域形成用于双极晶体管基极的电接触插头。
30.最后，利用被埋入衬底中的集电极，可以的是通过堆叠掺杂有第一类型的第三阱来形成用于集电极的电接触插头，该第三阱被布置在第二阱的外围，并且与形成集电极的第三区域以及掺杂有第一类型的第五区域电接触，该第五区域被布置在第三阱上。
31.所述阱和区域的形成通过与高电压mos晶体管和双极晶体管的形成的共同的步骤进行。换言之，掺杂有相同类型并且位于衬底厚度内类似位置的阱或区域在与高电压mos晶体管和双极晶体管共同的植入步骤中形成。
32.所述步骤通常包括：在衬底中形成电绝缘沟槽以限定在衬底部分中的有源区域；通过第一掩模的第一类型的掺杂剂的植入，在两个不同的有源区域中形成第一阱和第三阱；通过第二掩模的第二类型的掺杂剂的植入，在第二有源区域中形成第二阱；因此，在上述两个第一植入步骤中，高电压mos晶体管的阱和双极晶体管的基极被形成，以及配置为将集电极电连接到双极晶体管表面的阱被形成；通过第三掩模的第二类型的掺杂剂的植入，在第一阱上形成两个第一区域并且在第二阱上形成第四区域；因此在相同步骤中形成高电压mos晶体管的源极和漏极以及双极晶体管的基极的接触插头；以及通过第四掩模的第一类型的掺杂剂的植入，在第二阱上形成第二区域并且在第三阱上形成第五区域，其中双极晶体管的发射极和集电极的接触插头因此在单个步骤中形成。
33.根据掺杂类型，所述阱或区域可以适于形成n沟道或p沟道 mos晶体管以及npn或pnp双极晶体管。
34.微电子器件可以包括专用于形成至少一个低电压mos晶体管的另一部分。
35.用于制造微电子器件的方法然后实现：第一系列掩模，专用于形成在衬底的第一部分中集成双极晶体管的高电压mos晶体管，以及第二系列掩模，专用于形成在衬底的第二部分中的低电压mos晶体管。低电压mos晶体管的形成涉及与上述高电压mos晶体管类似的
步骤，但是使用不同的植入剂量的掺杂剂
36.图1到3表示了在专用于形成高电压mos晶体管的部分中用于制造npn双极晶体管的这些步骤中的一些步骤。
37.图1是衬底s的截面图，在衬底s中形成被配置为界定器件的有源区域的电绝缘沟槽sti。
38.虽然在图1到3中被分隔地表示，但是左部分和右部分属于衬底的相同部分，如在图3中的i所参考的。所述第一部分的左部分旨在用于形成高电压mos晶体管hvmos，所述第一部分的右部分旨在用于形成双极晶体管bip。
39.衬底是半导体衬底，例如硅。衬底通常是p型掺杂的。
40.参考图2，在专用于高电压mos晶体管的有源区域中形成第一 n掺杂阱1n1，并且在专用于双极晶体管的有源区域中形成第二p 掺杂阱1p。第一阱1n1形成晶体管hvmos的阱(主体、沟道)，并且第二阱1p形成双极晶体管的基极。
41.在阱1p的任一侧上还形成两个n掺杂的阱1n2。
42.阱1n1和1n2的形成是通过在衬底的第一部分上应用单个掩模的相同的n型掺杂步骤期间进行的。因此，阱1n2与阱1n1相同，但是通过不同的附图标记指定以区分mos晶体管和双极晶体管的描述。在另一个p型掺杂步骤中，通过另一个掩模形成第二阱。
43.为了电绝缘阱1n1、1n2和1p，还预先在所述阱下形成重度n 掺杂绝缘(niso)阱3n。在晶体管hvmos区域中的阱3n和在晶体管bip区域中的阱3n各自优选地由单个掺杂剂植入剂形成。这特别是导致了晶体管bip的集电极的形成，该集电极利用由单个掩埋掺杂剂植入剂制成的、并且与阱1p的底部接触的阱3n形成。阱3n 旨在形成双极晶体管的集电极。优选地，集电极从单个植入步骤形成，与包括具有不同掺杂水平的两个n掺杂区域的堆叠的呈现出梯度架构的集电极相比，从单个植入步骤形成的集电极可以允许更好的集电极电控制。
44.参考图3，两个p掺杂区域2p在第一阱1n1上形成晶体管hvmos的源极和漏极。n掺杂区域2n1形成双极晶体管发射极，在两个阱1n2中的每个阱1n2上的n掺杂区域2n2和在第二阱1p 上的两个p掺杂区域2p也形成在第二阱1p上。区域2n2与阱1n2 形成晶体管bip的集电极的接触插头。区域2p形成用于晶体管bip 基极的接触插头。浅沟槽隔离提供区域2p与区域2n1的横向分隔，浅沟槽隔离具有的深度大于区域2p或区域2n1中的任一个区域具有的深度。可以被注意的是，基极接触区域2p由电绝缘沟槽sti从发射极2n1电隔离，这允许在制造过程的最终阶段处在沉积到旨在改善电接触的硅化物层的掺杂区域之后，防止在基极与发射极之间的短路。
45.晶体管hvmos和晶体管bip的区域2p的形成是在相同的p型掺杂步骤中通过在衬底的第一部分上的单个掩模施加的。区域2n1 和2n2的形成是在另一n型掺杂步骤中通过在衬底的第一部分上的另一个掩模施加的。
46.图4是图3的双极晶体管的视图，在该视图上叠加了双极晶体管的典型图，以便于标识所述晶体管的集电极c、基极b和发射极e。
47.为了比较，图5图示了在专用于形成低电压mos晶体管lvmos 的衬底的部分ii中形成的npn双极晶体管bip’。
48.与图3中附图标记相同的那些附图标记表示相同的阱或区域；当这些阱或区域在专用于高电压的部分i和专用于低电压的部分ii 之间以不同的方式掺杂时，它们后面跟着
符号’。
49.在部分i中形成的双极晶体管bip与在部分ii中形成的双极晶体管bip’在以下区域中存在掺杂差异：分别形成于阱1p以及阱1p’中的基极；以及将阱3n电连接到区域2n2以形成用于基极的接触插头的阱1n2’。
50.因此，举例来说，在晶体管bip’形成于部分ii中的情况下，阱1p’通过以下植入形成：两次植入硼，分别为2.8x10
13
at/cm3的剂量和75kev的能量，以及1.3x10
13
at/cm3的剂量和190kev的能量，以及植入氟化硼(bf2)，具有7.0x10
12
at/cm3的剂量和25kev的能量。另一方面，在晶体管bip形成在部分i中的情况下，阱1p通过以下植入形成：两次植入硼，分别为1.4x10
13
at/cm3的剂量和195kev 的能量，以及4.0x10
12
at/cm3的剂量和15kev的能量。
51.在部分i和ii中形成的双极晶体管中，其它阱或区域的掺杂水平基本相同。
52.图6图示了在专用于形成高电压mos晶体管的部分中形成的双极晶体管的电流增益β
hv
(图4)和在专用于形成低电压mos晶体管的部分中形成的双极晶体管的电流增益β
lv
(图5)。
53.增益β
hv
约等于增益β
lv
的两倍，这表示图4的双极晶体管的显著优点。6个量级的增益β
lv
被认为是低的，但是12个量级的增益β
hv
被认为是在不包括专用于所述双极晶体管的步骤的制造方法中形成的双极晶体管的令人关注的增益。
54.在两个双极晶体管的电流增益之间的差异由增益β的定义根据发射器、基极和双极晶体管的集电极的特性来解释：
[0055][0056]
其中：
[0057]-μn是电子的迁移率，μ
p
是孔的迁移率，
[0058]-wb是基极的宽度(见图4)，
[0059]-ne是发射极的掺杂浓度，nb是基极的掺杂浓度。
[0060]
与在低电压部分中形成的双极晶体管中相比，在高电压部分中形成的双极晶体管中的基极的掺杂较少，在高电压部分中形成的双极晶体管中ne/nb的比率更高。
[0061]
此外，在高电压部分中，注入在绝缘阱(在图3的晶体管的情况下为3p)中的掺杂剂比在低电压部分中的掺杂剂朝向衬底表面扩散得更远，以使在高电压部分中形成的双极晶体管中基极的宽度wb比在低电压部分中形成的双极晶体管中的宽度wb小。
[0062]
这两个修改有助于增加在高电压部分中形成的双极晶体管与在低电压部分中形成的双极晶体管之间的电流增益。
[0063]
虽然上述描述考虑了npn双极晶体管，但是用于将双极晶体管与高电压mos晶体管集成的方法也适用于pnp双极晶体管。实际上，还观察到在高电压部分中形成的双极晶体管的基极中的掺杂剂浓度比在低电压部分中形成的双极晶体管的基极中的掺杂剂浓度低得多，这通过针对形成在高电压部分中的双极晶体管的比在低电压部分中形成的双极晶体管的更高的电流增益反映。
[0064]
图7是包括集成在包括高电压mos晶体管的部分中的这样的 pnp双极晶体管的微电子器件的示意截面视图。
[0065]
图7的左部分表示高电压mos晶体管hvmos。
[0066]
在该部分中，是p掺杂半导体衬底的衬底s包括形成晶体管 hvmos的沟道的p掺杂阱1p1。晶体管hvmos的源极和漏极是在沟道任一侧上的阱1p1上的n掺杂区。
[0067]
图7的右部分表示pnp型双极晶体管bip。虽然这两部分被表示为分隔的，但它们属于衬底的相同部分。
[0068]
在专用于双极晶体管的部分中，衬底s包括由两个p掺杂的阱 1p2包围的阱1n。阱1n形成晶体管的基极。
[0069]
晶体管的集电极由在阱1n下延伸的p掺杂区域3p形成。衬底是p掺杂的，区域3p不必以在衬底中的阱的形式个体化。
[0070]
阱1p2各自由p掺杂区域2p2覆盖。区域2p2形成掩埋集电极的接触插头，阱1p2确保在区域2p2与形成集电极的区域3p之间的电连续。
[0071]
双极晶体管的发射极由在阱1n上的p掺杂区域2p1形成。在阱 1n上还形成两个区域2n，以形成用于每个基极的接触插头。
[0072]
所述晶体管hvmos和bip是通过与图1到3中的通过反转在衬底中形成的不同阱和区域中的掺杂类型的方法的类似的方法形成的。
[0073]
在因此形成的pnp双极晶体管中，植入n掺杂剂以形成基极的剂量比如果已经在专用于形成低电压mos晶体管的部分中形成所述双极晶体管的剂量的少大约20倍。
[0074]
因此，举例来说，在低电压部分中形成pnp双极晶体管的情况下，可以通过以下植入来形成阱：两次植入磷，分别为2.8x10
13 at/cm3的剂量和200kev的能量，以及为1.0x10
13
at/cm3的剂量和320kev 的能量，并且以2.7x10
12
at/cm3的剂量和60kev的能量植入砷。另一方面，在高电压部分i中形成pnp双极晶体管的情况下，可以通过以下植入来形成阱1n：两次植入磷，分别为1.0x10
13
at/cm3的剂量和315kev的能量，以及为1.2x10
12
at/cm3的剂量和160kev的能量，并且以1.0x10
11
at/cm3的剂量和为95kev的能量植入砷。
[0075]
在实施例中，微电子器件包括：衬底，包括在所述衬底的相同第一部分中的至少一个高电压mos晶体管和至少一个双极晶体管。第一部分包括：第一阱，掺杂有第一类型并且与衬底电绝缘以形成高电压mos晶体管的沟道；以及两个第一区域，掺杂有与第一类型相对的第二类型，该第一区域被布置在第一阱上以分别形成高电压 mos晶体管的源极和漏极。第一部分还包括：第二阱，掺杂有第二类型，该第二阱相对于第一阱被横向地布置以形成双极晶体管基极；第二区域，掺杂有第一类型，该第二区域被布置在第二阱上以形成双极晶体管的发射极；以及第三区域，掺杂有第一类型，该第三区域被布置在第二阱下以形成双极晶体管的集电极。
[0076]
在本文中通过“竖直”表示在器件的厚度方向上的区域(例如层或阱)的布置。术语“在
……
上”和“在
……
下”或“上部”和“下部”是相对于该竖直方向理解的，被mos晶体管的栅极和双极晶体管的发射极布置在其上的衬底的主表面被认为是器件的上表面。在本文中，除非另有说明，否则术语“在
……
上”和“在
……
下”也应被理解为意味着所考虑的区域处于直接接触。
[0077]
在本文中通过“横向”表示沿器件主表面方向的区域布置。这样的主表面通常垂直于器件的厚度延伸。除非另有说明，否则术语“横向”并不意味着所考虑的区域是直接接触的。
[0078]
双极晶体管被竖直地布置在器件中，亦即发射器、基极和集电极在器件的厚度方
向上堆叠。然而，高电压mos晶体管被横向地布置在器件中。
[0079]
在本文中通过“高电压”(hv)表示大于或等于5v的电压。
[0080]
在本文中通过“低电压”(lv)表示小于或等于3.6v的电压。
[0081]
在本文中通过“部分”表示在用于制造晶体管的方法期间经历相同步骤集的衬底的部分。这样的部分可以是连续的或不连续的，亦即由在衬底内彼此分隔的数个区域形成。在本文中，两个不经历相同步骤集的部分被认为是不同的。取决于在一个部分中形成的不同阱或区域的掺杂水平，所述部分将适于高电压mos晶体管或低电压mos晶体管。
[0082]
在这种装置中，双极晶体管在专用于形成高电压mos晶体管的部分中的集成受益于基极被形成在比对应的低电压mos晶体管的阱更轻度地掺杂的阱中的事实。
[0083]
这导致在用于制造高电压mos晶体管的方法中不需要用于形成所述双极晶体管的特定步骤的情况下，在双极晶体管的电流增益中的显著改善。用于形成高电压mos晶体管的掩模可以适于在相同的掺杂步骤中限定双极晶体管的不同部分。
[0084]
双极晶体管可以是npn型或pnp型。
[0085]
在一些实施例中，第一部分包括至少第四区域，掺杂有第二类型，该第四区域相对于第二区域被横向地布置在第二阱上，所述第四区域形成用于双极晶体管基极的电接触插头。
[0086]
此外，所述第一部分可以包括至少第三阱，掺杂有第一类型，该第三阱被布置在第二阱的外围并且与第三区域电接触，以及至少第五区域，第五区域掺杂有第一类型，该第五区域被布置在第三阱上；所述第五区域和所述第三阱一起形成用于双极晶体管集电极的电接触插头。
[0087]
在一些实施例中，该器件还包括至少一个低电压mos晶体管，在与第一部分不同的衬底的第二部分中。
[0088]
所述第二部分包括第一阱，掺杂有第一类型，第一阱与衬底电绝缘以形成低电压mos晶体管的沟道，以及两个第一区域，两个第一区域掺杂有第二类型，第一区域被布置在第一阱上以分别形成低电压mos晶体管的源极和漏极，第一部分的第一阱和第二阱的掺杂低于第二部分的阱的掺杂。
[0089]
在一些实施例中，双极晶体管为npn型，第一掺杂类型为n型掺杂并且第二掺杂类型为p型掺杂，第三区域为布置在第一阱与衬底之间以及第二阱与衬底之间的绝缘阱。
[0090]
在其它实施例中，双极晶体管为pnp型，第一掺杂类型为p型掺杂并且第二掺杂类型为n型掺杂，第三区域为布置在第二阱下的衬底的区域。
[0091]
在另一实施例中，用于制造微电子器件的方法包括以下步骤： (a)形成沟槽，沟槽在衬底中以限定在第一部分中的有源区域；(b) 形成第一阱，第一阱在第一有源区域中掺杂有第一类型，以及形成第二阱，第二阱在第二有源区域中掺杂有与第一类型相对的第二类型，第一阱形成高电压mos晶体管的沟道并且第二阱形成双极晶体管基极；(c)形成两个第一区域，两个第一区域掺杂有第二类型，第一区域被布置在第一阱上，并且形成第二区域，第二区域掺杂有第一类型，该第二区域被布置在第二阱上，第一区域形成高电压mos 晶体管的源极和漏极，并且第二区域形成双极晶体管的发射极，以及形成第三区域，第三区域掺杂有第一类型，该第三区域被布置在第二阱下，以形成双极晶体管的集电极。
[0092]
在一些实施例中，步骤(c)包括形成至少第四区域，至少第四区域掺杂有第二类
型，该第四区域相对于发射极被横向地布置在第二阱上，所述第四区域形成用于双极晶体管基极的电接触插头。
[0093]
在一些实施例中，步骤(b)包括形成至少第三阱，至少第三阱掺杂有第一类型，该第三阱被布置在第二阱的外围并且与第三区域电接触，并且步骤(c)包括形成至少第五区域，至少第五区域掺杂有第一类型，该第五区域被布置在第三阱上，所述第五区域和所述第三阱一起形成用于双极晶体管集电极的电接触插头。
[0094]
以特别有利的方式，每个步骤实现单一的掩模。
[0095]
在一些实施例中，该方法还包括在与第一部分不同的衬底的第二部分中形成至少一个低电压mos晶体管。