多芯片堆叠器件的制作方法

1.本公开的示例总体上涉及包含堆叠芯片的多芯片器件。
技术背景
2.已经开发了包括多个集成电路芯片的装置，其包括模块和/或封装。这种装置的形式是多种多样的。通过形成这样的装置，电子器件可以集成多个芯片以形成器件，其中每个芯片可以通过使用标准半导体工艺进行制造，然后组装和封装以形成更大的多功能器件。通过具有不同的芯片，在某些情况下，难以集成的半导体工艺可以分开来，例如当一个芯片的部分需要与另一个芯片不同的工艺时。
3.另一方面是将具有不同功能的芯片(例如，一些是现场可编程门阵列(fpga)芯片，一些是存储器芯片)的器件构建到具有更小器件尺寸、更多功能和更低功耗的相同装置中的能力。芯片的半导体工艺可以更加专注于为器件提供更大的优势，例如提高芯片性能、降低成本、和提高制造产量。这种装置还可以实现其他好处。


技术实现要素：

4.本文描述的示例一般涉及具有垂直堆叠芯片的多芯片器件。更具体地，本文描述的一些示例涉及用于在芯片之间输入和输出信号的芯片堆叠的芯片内的结构和电路。一些示例可以减少芯片中衬底贯穿通孔(tsv)的数量，可以减少芯片中金属层中布线的瓶颈，可以实现信号通信的灵活性，并且可以使芯片堆叠中的不同芯片具有相同的集成电路和硬件等。
5.本文描述的示例是多芯片器件。多芯片器件包括芯片堆叠。芯片堆叠包括多个芯片。芯片堆叠中的相邻芯片对相互连接。所述多个芯片中的一个或多个芯片每个包括第一断开的通孔柱和第一选择电路。第一断开的通孔柱包括第一连续部分和第二连续部分。第一连续部分包括第一tsv和第一金属线。第一tsv穿过各自芯片的半导体衬底。第一金属线设置在介电层组内，该介电层组设置在各自芯片的半导体衬底的一侧。第二连续部分包括第二金属线。第二金属线设置在介电层组内。第一连续部分和第二连续部分在垂直于半导体衬底的一侧的方向上对齐。第一连续部分不连接到第二连续部分。第一选择电路的第一输入节点连接到第一金属线或第二金属线之一。第一选择电路的输出节点连接到第一金属线或第二金属线中的另一个。
6.本文描述的另一个示例是操作多芯片器件的方法。在第一选择电路处从第一断开的通孔柱的第一连续部分被接收第一信号。第一断开的通孔柱位于芯片堆叠的多个芯片中的第一芯片中。芯片堆叠中的相邻芯片对相互附接。通过第一断开的通孔柱的第二连续部分传输来自第一选择电路第二信号。第一连续部分和第二连续部分中的一个包括穿过第一芯片的半导体衬底的第一tsv。第一连续部分和第二连续部分在垂直于半导体衬底的一侧的方向上对齐。第一连续部分不连接到第二连续部分。
7.本文描述的另一个示例是多芯片器件。多芯片器件包括第一芯片和附接到第一芯
片的第二芯片。第一芯片包括第一选择电路、第一断开的通孔柱、第二选择电路和第二断开的通孔柱。第一断开的通孔柱延伸穿过第一芯片的第一半导体衬底和在第一半导体衬底的第一侧上的第一组介电层。第一断开的通孔柱包括第一连续部分和第二连续部分。第一连续部分包括穿过第一半导体衬底的第一tsv。第一选择电路的输出节点连接到第一连续部分。第二连续部分在垂直于第一半导体衬底的第一侧的方向上与第一连续部分对齐。第二连续部分连接到第一选择电路的第一输入节点。第二断开的通孔柱延伸穿过第一半导体衬底和第一组介电层。第二断开的通孔柱包括第三连续部分和第四连续部分。第三连续部分包括穿过第一半导体衬底的第二tsv。第三连续部分连接到第二选择电路的第一输入节点。第四连续部分在垂直于第一半导体衬底的第一侧的方向上与第三连续部分对齐。第二选择电路的输出节点连接到第四连续部分。
8.本公开的一些附加的、非限制性的示例可以表达如下。
9.示例1：一种多芯片器件，包括：
10.芯片堆叠，其包括多个芯片，所述芯片堆叠中的相邻芯片对彼此附接，所述多个芯片中的一个或多个每个包括第一断开的通孔柱和第一选择电路，所述第一断开的通孔柱包括：
11.第一连续部分，其包括第一衬底贯穿通孔(tsv)和第一金属线，第一tsv穿过各自芯片的半导体衬底，第一金属线设置在介电层组内，该介电层组设置在各自芯片的半导体衬底的一侧上；和
12.第二连续部分，其包括第二金属线，第二金属线设置在介电层组内，第一连续部分和第二连续部分在垂直于半导体衬底的一侧的方向上对齐，第一连续部分不连接到第二连续部分，第一选择电路的第一输入节点连接到第一金属线或第二金属线中的一个，第一选择电路的输出节点连接到第一金属线或第二条金属线中的另一个。
13.示例2：根据示例1所述的多芯片器件，其中所述一个或多个芯片中的每一个还包括另一电路，所述第一选择电路的第二输入节点连接到所述另一电路的输出节点。
14.示例3：根据示例2所述的多芯片器件，其中连接到所述第一选择电路的第一输入节点的所述第一金属线或所述第二金属线也连接到所述另一电路的输入节点。
15.示例4：根据示例2所述的多芯片器件，其中第一选择电路被配置为在第一选择电路的输出节点选择性地输出从第一选择电路的第一输入节点或第一选择电路的第二输入节点接收的信号。
16.示例5：根据示例2所述的多芯片器件，其中，所述另一电路包括可编程逻辑电路。
17.示例6：根据示例1所述的多芯片器件，其中，所述第一选择电路的第一输入节点连接到所述第一金属线，并且所述第一选择电路的输出节点连接到所述第二金属线。
18.示例7：根据示例1所述的多芯片器件，其中，所述第一选择电路的第一输入节点连接到所述第二金属线，并且所述第一选择电路的输出节点连接到所述第一金属线。
19.示例8：根据示例1所述的多芯片器件，其中所述一个或多个芯片每个包括第二断开的通孔柱和第二选择电路，所述第二断开的通孔柱包括：
20.第三连续部分，其包括第二tsv和第三金属线，所述第二tsv穿过各自芯片的半导体衬底，所述第三金属线设置在介电层组内；和
21.第四连续部分，其包括第四金属线，所述第四金属线设置在介电层组内，第三连续
部分和第四连续部分在垂直于半导体衬底的一侧的方向上对齐，第三连续部分不连接到第四连续部分，第二选择电路的输入节点连接到第三金属线，第二选择电路的输出节点连接到第四金属线，第一选择电路的第一输入节点连接第二金属线，第一选择电路的输出节点连接第一金属线。
22.示例9：根据示例1所述的多芯片器件，其中所述第一选择电路包括多路复用器，所述第一选择电路的第一输入节点是所述多路复用器的第一输入节点，并且所述第一选择电路的输出节点是多路复用器的输出节点。
23.示例10：一种操作多芯片器件的方法，所述方法包括：
24.在第一选择电路处从第一断开的通孔柱的第一连续部分接收第一信号，第一断开的通孔柱是在芯片堆叠的多个芯片中的第一芯片中，芯片堆叠中的相邻芯片对是相互附接的；和
25.通过第一断开的通孔柱的第二连续部分传输来自第一选择电路的第二信号，第一连续部分和第二连续部分中的一个包括通过第一芯片的半导体衬底的第一衬底贯穿通孔(tsv)，第一连续部分和第二连续部分在垂直于半导体衬底的一侧的方向上对齐，第一连续部分不连接到第二连续部分。
26.示例11：根据示例10所述的方法，还包括在所述第一芯片的另一电路处接收所述第一信号。
27.示例12：根据示例10所述的方法，还包括在所述第一选择电路处从所述第一芯片的另一电路接收第三信号，其中所述第一选择电路选择性地传输所述第一信号或所述第三信号作为所述第二信号。
28.示例13：根据示例12所述的方法，还包括将所述第一选择电路配置为将所述第一信号或所述第三信号作为所述第二信号传输。
29.示例14：根据示例10所述的方法，其中所述第一连续部分包括所述第一tsv。
30.示例15：根据示例10所述的方法，其中所述第二连续部分包括所述第一tsv。
31.示例16：根据示例10所述的方法，进一步包括：
32.在第二选择电路处从第二断开的通孔柱的第三连续部分接收第三信号，第二断开的通孔柱在第一芯片中，第三连续部分包括穿过半导体衬底的第二tsv，第二连续部分包括第一tsv；和
33.通过第二断开的通孔柱的第四连续部分传输来自第二选择电路的第四信号，第三连续部分和第四连续部分在垂直于半导体衬底的一侧的方向上对齐，第三连续部分不连接到第四连续部分。
34.示例17：根据示例10所述的方法，其中：
35.第一信号是通过第一连续部分从芯片堆叠的多个芯片中的第二芯片接收的；和
36.第二信号是通过第二连续部分传输到芯片堆叠的多个芯片中的第三芯片的，第一芯片设置在芯片堆叠中的第二芯片和第三芯片之间。
37.示例18：一种多芯片器件，包括：
38.第一芯片，其包括：
39.第一选择电路；
40.第一断开的通孔柱，其延伸穿过第一芯片的第一半导体衬底和在第一半导体衬底
的第一侧上的第一组介电层，所述第一断开的通孔柱包括：
41.第一连续部分，其包括穿过第一半导体衬底的第一衬底贯穿通孔(tsv)，第一选择电路的输出节点连接到第一连续部分；和
42.第二连续部分，其在垂直于第一半导体衬底的第一侧的方向上与第一连续部分对齐，第二连续部分连接到第一选择电路的第一输入节点；
43.第二选择电路；和
44.第二断开的通孔柱，其延伸穿过第一半导体衬底和第一组介电层，第二断开的通孔柱包括：
45.第三连续部分，其包括穿过第一半导体衬底的第二tsv，第三连续部分连接到第二选择电路的第一输入节点；和
46.第四连续部分，其在垂直于第一半导体衬底的第一侧的方向上与第三连续部分对齐，第二选择电路的输出节点连接到第四连续部分；以及
47.附接到所述第一芯片的第二芯片。
48.示例19：根据示例18所述的多芯片器件，其中所述第一芯片还包括：
49.第一其他电路，其具有与第二连续部分连接的输入节点，以及连接到第一选择电路的第二输入节点的输出节点；和
50.第二其他电路，其具有连接到第三连续部分的输入节点，以及连接到第二选择电路的第二输入节点的输出节点。
51.示例20：根据示例18所述的多芯片器件，其中所述第二芯片包括：
52.第三选择电路；
53.第三断开的通孔柱，其延伸穿过第二芯片的第二半导体衬底和在第二半导体衬底的第二侧上的第二组介电层，所述第三断开的通孔柱包括：
54.第五连续部分，其包括穿过第二半导体衬底的第三tsv，所述第三选择电路的输出节点连接到第五连续部分；和
55.第六连续部分，其在垂直于第二半导体衬底的第二侧的方向上与第五连续部分对齐，所述第六连续部分连接到第三选择电路的第一输入节点，所述第一连续部分连接到第六连续部分；
56.第四选择电路；和
57.第四断开的通孔柱，其延伸穿过第二半导体衬底和第二组介电层，第四断开的通孔柱包括：
58.第七连续部分，其包括穿过第二半导体衬底的第四tsv，第七连续部分连接到第四选择电路的第一输入节点；和
59.第八连续部分，其在垂直于第二半导体衬底的第二侧的方向上与第七连续部分对齐，第四选择电路的输出节点连接到第八连续部分；第三连续部分连接到第八连续部分。
60.这些和其他方面可以参考以下详细说明来理解。
附图说明
61.为了可以详细理解以上列举的特征的方式，可以通过参考示例实施方式来获得以上简要概括的更具体的描述，其中一些示例实施方式在附图中示出。然而，要注意的是，附
图仅说明了典型的示例实施方式，因此不应被认为是对其范围的限制。
62.图1是根据一些示例的、具有芯片堆叠的多芯片器件的结构。
63.图2是描述根据一些示例的、图1的多芯片器件的芯片堆叠的集成电路的电路示意图的框图。
64.图3是根据一些示例的、芯片堆叠中的一些芯片的z接口的部分的简化结构。
65.图4是根据一些示例的、形成图1的多芯片器件的方法的流程图。
66.图5是根据一些示例的、操作多芯片器件的方法的流程图。
67.为了便于理解，在可能的情况下，使用了相同的附图标记来表示附图共有的相同元件。预期一个示例的元素可以有益地结合到其他示例中。
具体实施方式
68.本文描述的示例一般涉及具有垂直堆叠芯片的多芯片器件。更具体地，本文描述的一些示例涉及用于在芯片之间进行输入和输出信号的芯片堆叠的芯片内的结构和电路。芯片堆叠中的一个或多个芯片可以包括一个或多个断开的通孔柱(via pillar)和各自的选择电路。断开的通孔柱可以包括在垂直于芯片的半导体衬底的一侧(side)的方向上对齐的第一连续部分和第二连续部分。作为示例，第一连续部分可以包括在半导体衬底背侧(backside)上的背侧介电层中的金属线和/或通孔、穿过半导体衬底的衬底贯穿通孔(tsv:through substrate via)、和在半导体衬底的前侧(front side)上的前侧介电层中的金属线和/或通孔。作为示例，第二连续部分可以包括在半导体衬底的前侧上的前侧介电层中的金属线和/或通孔。第一连续部分不连接到第二连续部分。
69.选择电路连接在第一连续部分和第二连续部分之间。第一连续部分和第二连续部分中的一个连接到选择电路的第一输入节点，并且可以进一步连接到芯片的一些其他电路的输入节点。选择电路的第二输入节点可以连接到芯片的其它电路的输出节点。第一连续部分和第二连续部分中的另一个连接到选择电路的输出节点。
70.断开的通孔柱和选择电路可以使得能够从例如芯片叠层中的上覆或下覆芯片接收信号，并且能够通过同一个断开的通孔柱将信号分别输出到芯片叠层中的下覆或上覆芯片。在一些情况下，从例如上覆或下覆芯片接收的信号可以传输通过断开的通孔柱并且分别输出到例如下覆或上覆芯片。这样的结构和选择电路可以减少芯片中tsv的数量，例如减半。以前，包括tsv的通孔柱专用于输入或输出信号。本文描述的一些示例允许输入信号和输出信号共享断开的通孔柱(例如，在芯片的同一区域内)，这可以将用于输入和输出信号的tsv的总数减少一半。这可以减少芯片中金属层布线的瓶颈。此外，断开的通孔柱可以实现信号通信的灵活性，并且可以使芯片堆叠中的不同芯片具有相同的集成电路(ic)和硬件，这可以减少要设计的和要流片的芯片变体的数量。更进一步地，与例如三态缓冲解决方案相比，在一些示例中对断开的通孔柱的可配置性的控制可以被简化。这些和其他示例的方面将在下面描述。如本领域普通技术人员在阅读本公开内容时将容易理解的那样，可以通过各种示例得到另外的或其他益处。
71.下文将参照附图描述各种特征。应当注意，附图可以或可以不按比例绘制，并且相似结构或功能的元件在所有附图中由相似的附图标记表示。应注意，附图仅旨在便于对特征的描述。它们并不旨在作为要求保护的发明的详尽描述或作为对要求保护的发明范围的
限制。此外，图示的示例不需要具有所示的所有方面或优点。结合特定示例描述的方面或优点不一定限于该示例并且可以在任何其他示例中实践，即使未如此说明或如果未如此明确描述。此外，本文描述的方法可以以特定的操作顺序来描述，但是根据其他示例的其他方法也可以以具有更多或更少操作的各种其他顺序(例如，包括不同的串行或并行执行各种操作)来实现。
72.图1是根据一些示例的多芯片器件的结构。图1的多芯片器件包括芯片堆叠，该芯片堆叠包括基础芯片(base chip)102和结构芯片(fabric chip)104、106、108。基础芯片102和结构芯片104-108在本文中作为示例进行描述。尽管不同的芯片在本文中被描述为或包括各种ic或组件(例如，结构、基础、可编程逻辑等)，但本文中描述的方面可普遍适用于具有任何类型的ic或组件的多芯片器件的芯片。
73.在图1的多芯片器件中，结构芯片104-108被布置为有源(active)侧或前侧向下朝向基础芯片102，其中基础芯片102被布置为有源侧或前侧向上朝向结构芯片104-108。在其他多芯片器件中，中间结构芯片被布置为有源侧或前侧向上远离基础芯片102，并且远端结构芯片被布置为有源侧或前侧向下朝向基础芯片102，其中基础芯片102被布置为有源侧或前侧向上朝向结构片104-108。各种其他多芯片器件可以具有不同的结构、不同数量的芯片、附加组件等。
74.通常，芯片102-108被堆叠，并且在多芯片器件中形成芯片堆叠。在一些示例中，芯片102-108被堆叠以形成有源管芯上有源管芯(aoa:active die-on-active die)器件。在一些示例中，更多或更少的芯片可以被包括在芯片堆叠中。例如，多芯片器件可以具有两个芯片，例如基础芯片和结构芯片，或者两个结构芯片。在其他示例中，多芯片器件可以具有三个芯片、四个芯片、五个芯片等。
75.芯片102-108中的每一个包括各自的半导体衬底112、114、116、118和在各自的半导体衬底112-118的前侧上的各自的前侧介电层122、124、126、128。前侧介电层122-128包括形成在其中的金属化物(metallization)(例如，金属线和/或通孔)(图示但未具体编号)，其可以电连接ic中的各种组件。芯片102-106中的每一个包括在各自半导体衬底112-116的背侧上的各自背侧介电层132、134、136。背侧介电层132-136包括形成在其中的金属化物(例如金属线和/或通孔)(图示但未具体编号)，其可以电连接ic中的各种组件。如图所示，结构芯片104、106的前侧介电层124、126中的金属化物连接到结构芯片104、106的各自电路区域143、145，这将在随后的附图的上下文中更详细地描述。
76.芯片102-108的每个半导体衬底112-118包括例如形成在各自半导体衬底112-118的前侧表面上和/或中的晶体管142、144、146、148。晶体管142-148和任何其他组件可以连接到前侧介电层122-128中的金属化物。晶体管144、146在结构芯片104、106的各自电路区域143、145中示出；然而，晶体管144、146和/或其他晶体管可以在电路区域143、145之外。各个芯片102-106的每个半导体衬底112-116具有背侧衬底贯穿通孔(tsv)162、164、166贯穿其中，其可以将前侧介电层122-126中的金属化物连接到各自芯片102-106的背侧介电层132-136中的金属化物。
77.前侧接合焊盘152、154、156、158(例如，金属(例如，cu)接合焊盘)形成在芯片102-108的各自前侧介电层122-128中，在远离各自的半导体衬底112-118的外表面处。前侧接合焊盘152-158可以处于形成各自的芯片到芯片接口的布置中。前侧接合焊盘152-158连接到
各自前侧介电层122-128中的金属化物。背侧接合焊盘174、176(例如，金属(例如，cu)接合焊盘)形成在结构芯片104、106的各自背侧介电层134、136中，在远离各自半导体衬底114，116的外表面处。背侧接合焊盘174、176可以处于形成各自芯片到芯片接口的布置中。背侧接合焊盘174、176连接到各自背侧介电层134、136中的金属化物。
78.外部连接器背侧焊盘172(例如，金属(例如，铝)焊盘)形成在基础芯片102的背侧介电层132中，在远离基础芯片102的半导体衬底112的外表面处。外部连接器背侧焊盘172连接到基础芯片102的背侧介电层132中的金属化物。钝化层180形成在基础芯片102的远离基础芯片102的半导体衬底112的外表面上，具有各自的开口并通过其暴露外部连接器背侧焊盘172。外部连接器182(例如，受控塌陷芯片连接(c4)、微型凸块等)被形成在各个外部连接器背侧焊盘172上通过钝化层180中的开口。
79.外部连接器182可以附接到封装衬底。封装衬底可以进一步附接到例如印刷电路板(pcb)以将封装衬底(并且因此将多芯片器件)附接到pcb。多芯片器件中可以包括各种其他组件。例如，中介层、密封剂(例如模塑料(muf)等)等可以被包括在多芯片器件中。本领域普通技术人员将容易地设想可以对多芯片器件进行的各种修改。
80.芯片102-108被接合在一起(例如，通过使用金属对金属和氧化物对氧化物接合的混合接合)以形成芯片堆叠。基础芯片102前侧到前侧接合到结构芯片104，使得基础芯片102的前侧接合焊盘152和前侧介电层122的外表面接合到结构芯片104的前侧接合焊盘154和前侧介电层124的外表面。结构芯片104以背侧到前侧地接合到结构芯片106，以使得结构芯片104的背侧接合焊盘174和背侧介电层134的外表面接合到结构芯片106的前侧接合焊盘156和前侧介电层126的外表面。结构芯片106以背侧到前侧地接合到结构芯片108，以使得结构芯片106的背侧接合焊盘176和背侧介电层136的外表面接合到结构芯片108的前侧接合焊盘158和前侧介电层128的外表面。
81.可以实施其他的接合方式。例如，基础芯片102可以前侧到背侧地接合到结构芯片104，以使得基础芯片102的前侧接合焊盘152和前侧介电层122的外表面接合到结构芯片104的背侧接合焊盘174和背侧介电层134的外表面。结构芯片104可以前侧到背侧地接合到结构芯片106，以使得结构芯片104的前侧接合焊盘154和前侧介电层124的外表面接合到结构芯片106的背侧接合焊盘176和背侧介电层136的外表面。结构芯片106可以前侧到前侧地接合到结构芯片108，以使得结构芯片106的前侧接合焊盘176和前侧介电层126的外表面接合到结构芯片108的前侧接合焊盘158和前侧介电层128的外表面。
82.在其他示例中，芯片102-108可以使用外部连接器(例如微型凸块、焊料等)连接在一起。在一些示例中，芯片102-108中的一些可以通过外部连接器附接在一起，而其他芯片可以在不使用外部连接器的情况下接合在一起。可以实现接合和外部连接器的使用的任何置换。
83.芯片堆叠中的任何芯片都可以包括z接口电路。z接口电路是可配置的，并且可以在芯片堆叠中的芯片之间实现信号通信。z接口电路可以包括选择电路和包括tsv的断开的通孔柱。断开的通孔柱被连接以将信号从选择电路传输到上覆或下覆芯片。来自选择电路的信号可以选择性地是(i)从断开的通孔柱传输并由选择电路接收的信号，或(ii)从芯片上的另一电路传输并由选择电路接收的信号。在一些示例中，断开的通孔柱被断开，其意义在于断开的通孔柱可能不通过芯片的各自的前侧介电层的金属化物连接，并且断开的通孔
柱的连续部分被连接到一个中间选择电路。下面描述了z接口电路的其他细节。芯片102-108中的任何一个都可以包括z接口电路，尽管在一些示例中，由于远端结构芯片108可能不经历背侧处理，远端结构芯片108可以省略背侧介电层中的tsv和/或金属化物。
84.在一些示例中，每个结构芯片104-108可以包括处理ic。结构芯片104-108的处理ic通常可以是相同的ic。在一些示例中，结构芯片104-108的硬件拓扑、架构和布局在结构芯片104之间可以是相同的，除了远端结构芯片108可以省略由背侧处理形成的组件，例如背侧tsv、背侧介电层，和/或背侧介电层中的金属化物。在一些示例中，结构芯片104-108的处理ic可以包括一个或多个可编程逻辑区域(例如，fpga的结构)，其在结构芯片104-108之间可以具有相同的硬件拓扑、架构和布局。在结构芯片104-108中具有z接口可以允许将经历相同前侧处理的芯片集成到多芯片器件中，同时允许结构芯片104-108如何互连的灵活性。
85.在其他示例中，芯片102-108可以各自是或包括不同的ic，或者可以具有包括相同ic和/或不同ic的任何置换。例如，结构芯片104-108中的任一个可以是或包括处理ic或存储器。在一些示例中，芯片108是asic。任何芯片102-108通常可以统称为有源芯片。
86.图2是根据一些示例的、描绘图1的多芯片器件的芯片堆叠的ic的电路示意图的框图。在所示示例中，多芯片器件是多芯片可编程器件。该电路原理图可以在图1的多芯片器件中实现，例如，不管结构芯片104、106的取向如何。
87.在所示的示例中，基础芯片102包括基础芯片102上的基础ic，其可以是soc。结构芯片104、106、108包括各自的可编程逻辑(pl)ic 224、226、228，在一些示例中，它们可以是相同的ic并且具有相同的硬件布局和拓扑。这些ic是作为示例实现方式提供的。其他ic(例如，带有其他硬ip块)可以在芯片中实现。结构芯片104、106、108还包括各自的z接口234、236、238。
88.基础芯片102上的基础ic包括处理系统202、输入/输出电路(io)204、ip核心电路206、片上网络(noc)210、和z接口232。处理系统202可以是或包括多种不同处理器类型和处理器核心数量中的任何一种。例如，处理系统202可以实现为单独的处理器，例如，能够执行程序指令代码的单核心。在另一示例中，处理系统202可以实现为多核处理器。处理系统202可以使用多种不同类型的架构中的任何一种来实现。可用于实现处理系统202的示例架构可包括arm处理器架构、x86处理器架构、图形处理单元(gpu)架构、移动处理器架构、精简指令集计算机(risc)架构(例如，risc-v)、或其他能够执行计算机可读程序指令代码的合适架构。
89.输入/输出电路204可以包括极致性能输入/输出(xpio:extreme performance input/output)、多千兆位收发器(mgt)、高带宽存储器(hbm)接口、模数转换器(adc)、数模转换器(dac)、或任何其他输入/输出模块。输入/输出电路204可以被配置为从和/或向多芯片器件外部的电路接收和/或传输信号。ip核心电路206可以包括存储器控制器(例如双倍数据速率(ddr)存储器控制器、高带宽存储器(hbm)存储器控制器等)、外围组件互连快速(pcie)接口、用于加速器的高速缓存相干互连(ccix)接口、以太网核心(例如媒体地址控制器(mac)等)、前向纠错(fec)块、和/或任何其他硬化电路。输入/输出电路204和/或ip核心电路206中的任一个都可以是可编程的。
90.noc 210包括可编程网络212和noc外围互连(npi)214。可编程网络212将基础芯片
102上的基础ic的子系统和任何其他电路通信地耦接在一起。可编程网络212包括noc分组交换器和连接noc分组交换器的互连线。每个noc分组交换器在可编程网络212中执行noc分组的交换。可编程网络212在可编程网络212的边缘具有接口电路。接口电路包括noc主单元(nmu)和noc从单元(nsu)。每个nmu是将主电路连接到可编程网络212的入口电路，并且每个nsu是将可编程网络212连接到从端点电路的出口电路。nmu通过可编程网络212的noc分组交换器和互连线通信地耦接到nsu。noc分组交换器相互连接并且通过互连线连接到nmu和nsu以在可编程网络212中实现多个物理信道。noc分组交换器、nmu和nsu包括确定各自的noc分组交换器、nmu或nsu的操作的寄存器块。
91.npi 214包括写入寄存器块的电路，这些寄存器块确定nmu、nsu和noc分组交换器的功能。npi 214包括耦接到寄存器块的外围互连，用于对其进行编程以设置功能。可编程网络212的nmu、nsu和noc分组交换器中的寄存器块支持中断、服务质量(qos)、错误处理和报告、事务控制、电源管理、和地址映射控制。npi 214可以包括驻留在处理系统202上的npi根节点(例如，处理系统202的平台管理控制器(pmc))、连接到npi根节点的互连npi交换器、以及连接到互连npi交换器和相应的寄存器块的协议块。npi 214可用于对基础芯片102上的基础ic的任何可编程电路进行编程。例如，npi 214可用于对可编程的任何输入/输出电路204和/或ip核心电路206进行编程。
92.z接口232可以包括有源电路，例如用于驱动信号和/或选择电路的缓冲器。z接口232为处理系统202、输入/输出电路204、ip核心电路206、和noc 210的可编程网络212提供到覆盖在基础芯片102上的芯片和/或位于基础芯片102下方的衬底(例如，封装衬底)的接口，该接口包括通孔金属线和金属化层中的通孔102。另外，z接口232可以提供穿过基础芯片102的直通(pass-through)接口。
93.基础芯片102上的基础ic的各种子系统和电路可以通信耦接。如图所示，处理系统202、输入/输出电路204、和ip核心电路206连接到noc 210(例如，连接到可编程网络212)，因此，彼此通信耦接。处理系统202还连接到npi 214，用于将配置数据传送到基础芯片102上的各种可编程组件。处理系统202还连接到noc 210的可编程网络212，用于将配置数据传送到覆盖在基础芯片noc 210上的芯片。noc 210的可编程网络212连接到z接口232，使得诸如事务数据和配置数据之类的数据可以通过z接口232传送到另一个芯片。处理系统202、输入/输出电路204和ip核心电路206中的每一个都连接到z接口232，用于与例如上覆的结构芯片104、106中的pl ic 224、226、228中的可编程逻辑进行通信。可以实现各种子系统和电路之间的其他通信机制，例如直接连接。
94.每个结构芯片104-108上的pl ic 224-228包括一个或多个可编程逻辑区域。可编程逻辑区域是可以被编程以执行指定功能的逻辑电路。可编程逻辑区域可以包括任何数量或排列的可编程单元块(tile)。作为示例，可编程逻辑区域可以实现为fpga的结构。例如，可编程逻辑区域可以包括任意数量的可配置逻辑块(clb)、查找表(lut)、数字信号处理块(dsp)、随机存取存储器块(bram)等。每个可编程单元块(例如，clb、lut、dsp、bram等)可以包括一个或多个可编程互连元件。例如，各种相应类型的可编程单元块可以布置在行和/或列中，并且关联的可编程互连元件可以连接到同一列和行中的相邻可编程逻辑元件。可编程互连元件可以形成可编程逻辑区域的互连网络。任何逻辑和连接都可以由可编程逻辑区域通过对可编程逻辑区域的任何可编程单元块进行编程或配置来实现。
95.每个结构芯片104-108上的z接口234-238可以包括有源电路，例如用于驱动信号和/或选择电路的缓冲器。z接口234-238提供接口，包括通孔金属线和金属化层中的通孔，用于各自的pl ic 224-228与覆于各自结构芯片104-108之上或之下的芯片通信。此外，z接口234-238可以提供通过各自的结构芯片104-108的直通接口。例如，pl ic 224-228的配置数据可以通过无源连接通过z接口234-238传输。
96.每个pl ic 224-228还可以包括配置互连，该配置互连包括配置框架(cframe)驱动器。cframe驱动器可以是或包括控制逻辑以传送配置数据(例如比特流)以配置可编程逻辑。每个可编程逻辑区域可通过经由z接口232、各自结构芯片104-108的相应z接口234-238、和任何中间z接口234、236接收的配置数据来可配置或可编程。例如，处理系统202(例如，处理系统202的pmc)可以通过noc 210的可编程网络212和z接口232将配置数据传输到各自的pl ic 224-228。在一些示例中，配置互连(例如，包括cframe驱动器)可以将配置数据引导到适当的可编程单元块并且可以控制配置这种可编程单元块。
97.图3图示了根据一些示例的结构芯片104、106的z接口234、236的至少各自部分的简化结构。尽管针对结构芯片104、106进行了描述，但所描述的z接口的方面适用于基础芯片102的z接口232和/或结构芯片108的z接口238(例如，没有通过背侧处理形成的组件)。值得注意的是，图3没有示出可能存在于z接口中的无源直通连接。图3图示了可以存在于z接口中的示例性断开的通孔柱和选择电路。
98.z接口234包括断开的通孔柱302、选择电路312、断开的通孔柱304、和选择电路314。z接口236包括断开的通孔柱306、选择电路316、断开的通孔柱308、和选择电路318。
99.每个断开的通孔柱通常包括第一连续部分和第二连续部分。第一连续部分和第二连续部分在垂直于各自断开的通孔柱设置在其上的芯片的半导体衬底的一侧(例如，前侧或背侧)的方向上(例如，垂直)对齐。第一连续部分通常包括连续地连接在一起的垂直堆叠的背侧接合焊盘、背侧介电层中的金属线和/或通孔、tsv、以及前侧介电层中的金属线和/或通孔。第二连续部分通常包括连续连接在一起的垂直堆叠的前侧介电层中的金属线和/或通孔和前侧接合焊盘。
100.如图所示，结构芯片104中的断开的通孔柱302包括第一连续部分302-1和第二连续部分302-2。第一连续部分302-1包括背侧接合焊盘174-1、背侧介电层134中的金属线和通孔(图示但未具体标识)、背侧tsv 164-1、前侧介电层124中的金属线302x、以及在背侧tsv 164-1和金属线302x之间的前侧介电层124中的金属线和通孔(图示但未具体标识)，它们连续地连接在一起。第二连续部分302-2包括前侧介电层124中的金属线302y、前侧接合焊盘154-1、以及在前侧接合焊盘154-1和金属线302y之间的前侧介电层124中的金属线和通孔(图示但未具体标识)。
101.如图所示，结构芯片104中的断开的通孔柱304包括第一连续部分304-1和第二连续部分304-2。第一连续部分304-1包括背侧接合焊盘174-2、背侧介电层134中的金属线和通孔(图示但未具体标识)、背侧tsv 164-2、前侧介电层124中的金属线304x、以及在背侧tsv 164-2和金属线304x之间的前侧介电层124中的金属线和通孔(图示但未具体标识)，它们连续地连接在一起。第二连续部分304-2包括前侧介电层124中的金属线304y、前侧接合焊盘154-2、以及在前侧接合焊盘154-2和金属线304y之间的前侧介电层124中的金属线和通孔(图示但未具体标识)。
102.如图所示，结构芯片106中的断开的通孔柱306包括第一连续部分306-1和第二连续部分306-2。第一连续部分306-1包括背侧接合焊盘176-1、背侧介电层136中的金属线和通孔(图示但未具体标识)、背侧tsv 166-1、前侧介电层126中的金属线306x、以及在背侧tsv 166-1和金属线306x之间的前侧介电层126中的金属线和通孔(图示但未具体标识)，它们连续地连接在一起。第二连续部分306-2包括前侧介电层126中的金属线306y、前侧接合焊盘156-1、以及在前侧接合焊盘156-1和金属线306y之间的前侧介电层126中的金属线和通孔(图示但未具体标识)。
103.如图所示，结构芯片106中的断开的通孔柱308包括第一连续部分308-1和第二连续部分308-2。第一连续部分308-1包括背侧接合焊盘176-2、背侧介电层136中的金属线和通孔(图示但未具体标识)、背侧tsv 166-2、前侧介电层126中的金属线308x、以及在背侧tsv 166-2和金属线308x之间的前侧介电层126中的金属线和通孔(图示但未具体标识)，它们连续地连接在一起。第二连续部分308-2包括前侧介电层126中的金属线308y、前侧接合焊盘156-2、以及在前侧接合焊盘156-2和金属线308y之间的前侧介电层126中的金属线和通孔(图示但未具体标识)。
104.通常，一个芯片上的断开的通孔柱可以连接到另一个芯片上的断开的通孔柱。如图所示，通过将结构芯片104的背侧接合焊盘174-1接合并连接到结构芯片106的前侧接合焊盘156-1，将断开的通孔柱302连接到断开的通孔柱306。类似地，通过将结构芯片104的背侧接合焊盘174-2接合并连接到结构芯片106的前侧接合焊盘156-2，将断开的通孔柱304连接到断开的通孔柱308。断开的通孔柱302、304可以类似地连接(例如，通过前侧接合焊盘154-1、154-2)到基础芯片102的各自的断开的通孔柱，并且断开的通孔柱306、308(例如，通过背侧接合焊盘176-1、176-2)可以连接到结构芯片108的各自的断开的通孔柱。
105.通常，每个断开的通孔柱302、304、306、308没有通过结构芯片104、106的各自前侧介电层124、126的金属化物连续地连接。更具体地，断开的通孔柱302、304、306、308的各自的第一连续部分302-1、304-1、306-1、308-1不连接到断开的通孔柱302、304、306、308的各自的第二连续部分302-2、304-2、306-2、308-2。例如，没有通孔直接连接到断开的通孔柱302中的金属线302x、302y和在金属线302x、302y之间直接连接；没有通孔直接连接到断开的通孔柱304中的金属线304x、304y和在金属线304x、304y之间直接连接；没有通孔直接连接到断开的通孔柱306中的金属线306x、306y和在金属线306x、306y之间直接连接；并且没有通孔直接连接到断开的通孔柱308中的金属线308x、308y和在金属线308x、308y之间直接连接。
106.选择电路连接在断开的通孔柱的第一连续部分和第二连续部分之间。每个选择电路312、314、316、318可以包括任何逻辑电路，并且如图所示，每个选择电路312、314、316、318包括各自的多路复用器312a、314a、316a、318a。如图所示，第二连续部分302-2的金属线302y连接到多路复用器312a的输入节点，并且多路复用器312a的输出节点连接到第一连续部分302-1的金属线302x。第一连续部分304-1的金属线304x连接到多路复用器314a的输入节点，并且多路复用器314a的输出节点连接到第二连续部分304-2的金属线304y。第二连续部分306-2的金属线306y连接到多路复用器316a的输入节点，并且多路复用器316a的输出节点连接到第一连续部分306-1的金属线306x。第一连续部分308-1的金属线308x连接到多路复用器318a的输入节点，并且多路复用器318a的输出节点连接到第二连续部分308-2的
金属线308y。在一些示例中，选择电路可以通过在各自的金属层中的断开的通孔柱的金属线连接在断开的通孔柱的不同部分之间，该各自的金属层具有设置在其间的多于一个的金属层。
107.断开的通孔柱的第一或第二连续部分的金属线连接到芯片的另一个电路(例如，pl ic)的输入节点。如图所示，第二连续部分302-2的金属线302y进一步连接到pl ic 224的输入节点；第一连续部分304-1的金属线304x进一步连接到pl ic 224的输入节点；第二连续部分306-2的金属线306y进一步连接到pl ic 226的输入节点；第一连续部分308-1的金属线308x进一步连接到pl ic 226的输入节点。
108.另一个电路(例如，pl ic)的输出节点连接到选择电路的输入节点。如图所示，pl ic224的一个输出节点连接到多路复用器312a的输入节点，pl ic 224的另一个输出节点连接到多路复用器314a的输入节点。pl ic 226的一个输出节点连接到多路复用器316a的输入节点，pl ic 226的另一个输出节点连接到多路复用器318a的输入节点。
109.虽然未示出，但选择电路可以包括配置存储器(例如，静态随机存取存储器(sram))以配置选择电路。例如，可以将逻辑高或低值写入配置存储单元(例如，通过与处理系统202的无源z接口连接)，并且配置存储单元可以连接到选择电路的控制输入节点(例如，多路复用器)以基于写入配置存储单元的逻辑高或低值选择性地配置选择电路。在一些示例中，选择电路的控制输入节点可以连接到其他电路，其可以在多芯片器件的操作期间动态地控制选择电路的配置。
110.在操作中，结构芯片104可以在前侧接合焊盘154-1处接收信号，并通过断开的通孔柱302的第二连续部分302-2传输到金属线302y。该信号然后被传输到多路复用器312a的输入节点和pl ic 224的输入节点。pl ic 224可以处理接收到的信号或另一个信号，并且可以输出一个信号到多路复用器312a的另一个输入节点，该输出的信号可以基于也可以不基于接收到的信号。多路复用器312a基于在多路复用器312a的控制输入节点接收到的信号，选择性地输出从金属线302y接收到的信号或从pl ic 224接收到的信号。多路复用器312a输出的信号被传输到金属线302x，并进一步通过断开的通孔柱302的第一连续部分302-1传输到背侧接合焊盘174-1。在一些情况中，例如从基础芯片102接收的信号可以通过断开的通孔柱302和选择电路312传输到结构芯片106，并且可以通过断开的通孔柱302的第二连续部分302-2传输到pl ic 224。在一些情况下，例如从基础芯片102接收的信号可以通过断开的通孔柱302的第二连续部分302-2传输到pl ic 224，由pl ic 224处理，并且基于接收信号的响应信号可以由pl ic 224输出并通过选择电路312和断开的通孔柱302的第一连续部分302-1传输到结构芯片106。在一些情况下，例如，从基础芯片102接收到的信号可以通过断开的通孔柱302的第二连续部分302-2传输到pl ic 224，并且可以独立于接收信号的一个信号，可以由pl ic 224输出，并通过选择电路312和断开的通孔柱302的第一连续部分302-1传输到达结构芯片106。
111.在操作中，结构芯片104可以在背侧接合焊盘174-1处接收信号并通过断开的通孔柱304的第一连续部分304-1传输到金属线304x。然后信号被传输到多路复用器314a的输入节点和pl ic 224的输入节点。pl ic 224可以处理接收到的信号或另一个信号，并且可以输出一个信号到多路复用器314a的另一个输入节点，该输出的信号可能基于也可能不基于接收到的信号。多路复用器314a基于在多路复用器314a的控制输入节点处接收到的信号，
选择性地输出从金属线304x接收到的信号或从pl ic 224接收到的信号。多路复用器314a输出的信号被传输到金属线304y，并进一步通过断开的通孔柱304的第二连续部分304-2传输到前侧接合焊盘154-2。在一些情况下，从例如结构芯片106接收的信号可以通过断开的通孔柱304和选择电路314传输到基础芯片102，并且可以通过断开的通孔柱304的第一连续部分304-1传输到pl ic 224。在一些情况下，从例如结构芯片106接收的信号可以通过断开的通孔柱304的第一连续部分304-1传输到pl ic 224，并且可以由pl ic 224处理，以及基于接收信号的响应信号可以由pl ic 224输出并通过选择电路314和断开的通孔柱304的第二连续部分304-2传输到基础芯片102。在一些情况下，从例如结构芯片106接收的信号可以通过断开的通孔柱304的第一连续部分304-1传输到pl ic 224，并且独立于接收信号的信号可以由pl ic 224输出，并且通过选择电路314和断开的通孔柱304的第二连续部分304-2传输到基础芯片102。
112.断开的通孔柱306、308和选择电路316、318可以分别类似于断开的通孔柱302、304和选择电路312、314操作。本领域普通技术人员将很容易理解这种操作，因此为了简洁起见，在此省略对这种操作的描述。
113.本领域的普通技术人员将容易理解图3的图示是被简化的。在一些示例中，各个芯片102-108的前侧介电层122-128各自是或包括一组介电层，例如十八个或更多个介电层，例如，取决于芯片102-108的技术节点。此外，在一些示例中，前侧介电层122-128每个可以具有或包括十八个金属层(例如，m0层到m17层)，尽管金属层的数量可以变化，例如取决于芯片的技术节点。在一些每个芯片在前侧介电层中具有十八个金属层的示例中，，金属线302x、304x、306x、308x是在m5层中，并且金属线302y、304y、306y、308y是在m7层中。在其他示例中，各种金属线可以在不同的金属层中。
114.断开的通孔柱可以实现从例如下覆芯片到芯片的输入，以及从该芯片到例如在该芯片的相同区域(例如，平行于前侧或背侧)内的上覆芯片的输出。例如，断开的通孔柱可用于接收输入信号和传输输出信号。这可以避免使用两个通孔柱，每个通孔柱都具有tsv，其中一个通孔柱用于输入信号，另一个通孔柱用于输出信号。因此，一些示例可以为z方向通信实现减少的面积使用。减少的面积使用还可以减少在芯片上的通孔柱周围的金属层中布线的瓶颈。此外，断开的通孔柱可以实现信号通信的灵活性，并且可以使芯片堆叠中的不同芯片具有相同的ic和硬件，这可以减少要设计和流片的芯片变体的数量。更进一步地，与例如三态缓冲(tri-state buffer)解决方案相比，在一些示例中对断开的通孔柱的可配置性的控制可以被简化。
115.图4是根据一些例子的、形成图1的多芯片器件的方法400的流程图。对图4的方法400的处理进行了一般性描述，本领域普通技术人员将容易理解可以执行的更具体的处理。更具体的处理可以根据用于在衬底上形成ic的任何半导体处理，衬底将被切割成芯片。为了便于描述，将其上形成一个或多个基础芯片102的晶片称为基础晶片，将其上形成一个或多个结构芯片104、106、108的晶片称为结构晶片。任何晶片可以是任何形状和/或尺寸。
116.在框402，对各个晶片上的芯片进行前侧处理。例如，每个半导体衬底112、114、116、118(例如晶片)的前侧处理可以包括在半导体衬底的前表面中和/或上形成器件(例如晶体管142、144、146、148)，以及在半导体衬底112、114、116、118的前表面上形成具有金属化物和前侧接合焊盘152、154、156、158的前侧介电层122、124、126、128。多个基础芯片102
可以形成在基础晶片上。多个结构芯片104、106或108可以形成在多个结构晶片上。例如，前侧处理可以形成z接口的选择电路和断开的通孔柱，该z接口位于各自的半导体衬底和前侧介电层之上和/或之中。
117.在框404，将基础晶片接合到第一结构晶片，例如如图1所示的前侧到前侧接合。如图1所示，作为接合的结果，基础芯片102的前侧接合到结构芯片104的前侧。接合可以是混合接合，例如将基础晶片上的前侧接合焊盘152接合到第一结构晶片上的前侧接合焊盘154，并将基础晶片上前侧介电层122的外表面接合到第一结构晶片上前侧介电层124的外表面。
118.在框406，从第一结构晶片的背侧减薄第一结构晶片的半导体衬底。如图1所示，结构芯片104的半导体衬底114从背侧减薄。可以通过化学机械抛光(cmp)或其他适当的工艺进行减薄。在框408，对第一结构晶片上的结构芯片进行背侧处理。如图1所示，背侧处理可以包括形成穿过第一结构晶片的半导体衬底114的背侧tsv 164并连接到第一结构晶片上的前侧介电层124中的金属化物。背侧处理还可以包括在半导体衬底114的背侧上形成具有金属化物和背侧接合焊盘174的背侧介电层134。背侧介电层134中的金属化物可以通过背侧tsv 164连接到前侧介电层124中的金属化物。通常，背侧tsv的形成和背侧介电层中的金属化物可以形成在各自半导体衬底和背侧介电层之上和/或之中的z-接口的断开的通孔柱。
119.在框410，将第一结构晶片接合到第二结构晶片，诸如图1所示的背侧到前侧接合。作为接合的结果，结构芯片104的背侧被接合到结构芯片106的前侧，如图1所示。接合可以是混合接合，例如将第一结构晶片上的背侧接合焊盘174接合到第二结构晶片上的前侧接合焊盘156，以及将第一结构晶片上的背侧介电层134的外表面接合到第二结构晶片上的前侧介电层126的外表面。
120.在框412，从第二结构晶片的背侧减薄第二结构晶片的半导体衬底，如关于框406所描述的。如图1所示，结构芯片106的半导体衬底116从背侧减薄。
121.在框414，对第二结构晶片上的结构芯片的执行背侧处理，如关于框408所描述的。如图1所示，背侧处理可以包括形成通过第二结构晶片的半导体衬底116的背侧tsv 166并连接到第二结构晶片上的前侧介电层126中的金属化物。背侧处理可以进一步包括在半导体衬底116的背侧上形成具有金属化物和背侧接合焊盘176的背侧介电层136。背侧介电层136中的金属化物可以通过背侧tsv 166连接到前侧介电层126中的金属化物。
122.在框416，将第二结构晶片接合到第三结构晶片，例如如图1所示的背侧到前侧接合。作为接合的结果，结构芯片106的背侧被接合到结构芯片108的前侧，如图1所示。接合可以是混合接合，例如将第二结构晶片上的背侧接合焊盘176接合到第三结构晶片上的前侧接合焊盘158，以及将第二结构晶片上的背侧介电层136的外表面接合到第三结构晶片上的前侧介电层128的外表面。
123.在框418，从基础晶片的背侧减薄基础晶片的半导体衬底，如关于块406所描述的。如图1所示，从背侧减薄基础芯片102的半导体衬底112。
124.在框420，对基础晶片上的基础芯片进行背侧处理，如关于框408所描述的。如图1所示，背侧处理可以包括形成通过基础晶片的半导体衬底112的背侧tsv 162并连接到基础晶片上的前侧介电层122中的金属化物。背侧处理还可以包括在半导体衬底112的背侧上形
成具有金属化物和外部连接器背侧焊盘172的背侧介电层132。背侧介电层132中的金属化物可以通过背侧tsv 162连接到前侧介电层122中的金属化物。基础芯片102的背侧处理还可以包括形成钝化层180和外部连接器182。在框422处，对接合的晶片进行切割(例如，通过锯切)，以分离已形成的单个多芯片器件。每个多芯片器件可以如图1所示。
125.方法400的框的各种操作可以被重复和/或省略以形成各种多芯片器件。已提供方法400作为如何形成一些多芯片器件的示例。在其他示例中，可以并行执行一些操作。例如，在将多个不同的晶片堆叠接合在一起并进一步处理以形成多芯片器件之前，可以并行地形成多个不同的晶片堆叠(例如，通过接合和处理各自的晶片)。基于以上方法400的描述，本领域普通技术人员将容易理解如何形成其他多芯片器件。
126.图5是根据一些示例的操作多芯片器件的方法500的流程图。例如，多芯片器件可以如图1到图3所示。出于说明目的，在结构芯片104的背景下描述了方法500的各种操作。本领域普通技术人员将容易理解，可以在诸如结构芯片106的其他芯片上类似地执行或复制这样的操作。
127.在框502，芯片的选择电路被配置为从多个接收信号中选择性地输出和传输接收信号。例如，基础芯片102的处理系统202可以通过z接口232-238的无源连接将配置数据传输到各自的结构芯片104-108，其中z接口234-238的选择电路被配置，诸如通过将配置数据写入选择电路的配置存储器。基础芯片102的任何选择电路都可以由处理系统202直接配置，而无需通过z接口传递相应的配置数据。作为示例的进一步细节，可以配置结构芯片104的选择电路312、314，例如通过将配置数据写入配置存储器。选择电路312可以被配置为选择性地输出从金属线302y接收的信号或从pl ic 224接收的信号。选择电路314可以被配置为选择性地输出从金属线304x接收的信号或从pl ic 224接收的信号。
128.在框504，在选择电路处从断开的通孔柱的各自连续部分接收第一信号。可以从芯片堆叠中的上覆或下覆芯片接收第一信号。例如，第一信号可以在前侧接合焊盘154-1处从基础芯片102(例如，下覆芯片)接收并通过断开的通孔柱302的第二连续部分302-2传输以便在选择电路312处被接收。另一第一信号可在背侧接合焊盘174-2处从结构芯片104(例如，上覆芯片)接收，并通过断开的通孔柱304的第一连续部分304-1传输以便在选择电路312处被接收。
129.在框506，在框504接收的第一信号进一步在各自的其他电路(例如，pl ic)处接收。继续上面的例子，第一信号可以在pl ic 224处从断开的通孔柱302的第二连续部分302-2接收，而另一个第一信号可以在pl ic 224处从断开的通孔柱304的的第一连续部分304-1接收。
130.在框508，在选择电路处从各自的其他电路(例如，pl ic)接收第二信号。例如，可以在选择电路312处从pl ic 224接收第二信号，并且可以在选择电路314处从pl ic 224接收另一个第二信号。这些第二信号可以基于各自的第一信号(例如，由处理各自的第一信号产生的信号)，或者可以独立于各自的第一信号。
131.在框510，从各个选择电路选择性地输出第三信号，并通过断开的通孔柱的连续部分传输第三信号。从选择电路选择性地输出哪个信号可以基于在框502提供的选择电路的配置。例如，选择电路312可以输出第一或第二信号，该信号进一步被传输通过断开的通孔柱302的第一连续部分302-1，并在背侧接合焊盘174-1处输出到结构芯片106(例如，上覆芯
片)。如果第一信号从选择电路312输出，则第一信号可以通过断开的通孔柱302和选择电路312传输通过结构芯片104。否则，断开的通孔柱302可以作为第一信号的输入，并且作为不同的第二个信号的输出。选择电路314可以输出另一个第一或第二信号，该信号进一步通过断开的通孔柱304的第二连续部分304-2传输，并在前侧接合焊盘154-2处输出到基础芯片102(例如，上覆芯片)。如果另一个第一信号从选择电路314输出，则另一个第一信号可以通过断开的通孔柱304和选择电路314传输通过结构芯片104。否则，断开的通孔柱304可以作为另一个第一信号的输入，并且作为不同的第二个信号的输出。
132.虽然前述内容针对具体示例，但在不脱离其基本范围的情况下可以设计其他和进一步的示例，并且其范围由所附权利要求确定。