磁存储装置以及磁存储装置的制造方法与流程

磁存储装置以及磁存储装置的制造方法
1.本技术享受以日本特许申请2020
‑
042014号(申请日：2020年3月11日)为基础申请的优先权。本技术通过参照该基础申请而包含基础申请的全部内容。
技术领域
2.实施方式涉及磁存储装置以及磁存储装置的制造方法。


背景技术：

3.已知使用了磁阻效应元件作为存储元件的磁存储装置(mram：magnetoresistive random access memory(磁阻式随机存取存储器))。


技术实现要素：

4.本发明要解决的课题在于，提供能够以高纵横(aspect)比配置磁阻效应元件的磁存储装置以及磁存储装置的制造方法。
5.实施方式的磁存储装置具备：第1导电体，其沿着第1方向延伸；第2导电体，其在上述第1导电体的上方沿着第2方向延伸；以及第1层叠体，其设置在上述第1导电体与上述第2导电体之间，包括第1磁阻效应元件。上述第1层叠体沿着上述第1层叠体的层叠面具有矩形形状，上述第1层叠体的上述矩形形状的边与上述第1方向和上述第2方向都交叉。
附图说明
6.图1是用于说明实施方式涉及的磁存储装置的结构的框图。
7.图2是用于说明实施方式涉及的磁存储装置的存储单元阵列的结构的电路图。
8.图3是用于说明实施方式涉及的磁存储装置的存储单元阵列的结构的俯视图。
9.图4是用于说明实施方式涉及的磁存储装置的存储单元阵列的结构的剖视图。
10.图5是用于说明实施方式涉及的磁存储装置的存储单元阵列的结构的剖视图。
11.图6是用于说明实施方式涉及的磁存储装置的磁阻效应元件的结构的剖视图。
12.图7是用于说明实施方式涉及的磁存储装置中的存储单元阵列的制造方法的剖视图。
13.图8是用于说明实施方式涉及的磁存储装置中的存储单元阵列的制造方法的剖视图。
14.图9是用于说明实施方式涉及的磁存储装置中的存储单元阵列的制造方法的剖视图。
15.图10是用于说明实施方式涉及的磁存储装置中的存储单元阵列的制造方法的俯视图。
16.图11是用于说明实施方式涉及的磁存储装置中的存储单元阵列的制造方法的剖视图。
17.图12是用于说明实施方式涉及的磁存储装置中的存储单元阵列的制造方法的示
意图。
18.图13是用于说明实施方式涉及的磁存储装置中的存储单元阵列的制造方法的剖视图。
19.图14是用于说明实施方式涉及的磁存储装置中的存储单元阵列的制造方法的剖视图。
20.图15是用于说明实施方式涉及的磁存储装置中的存储单元阵列的制造方法的俯视图。
21.图16是用于说明实施方式涉及的磁存储装置中的存储单元阵列的制造方法的剖视图。
22.图17是用于说明实施方式涉及的磁存储装置中的存储单元阵列的制造方法的剖视图。
23.图18是用于说明变形例涉及的磁存储装置的存储单元阵列的结构的剖视图。
24.图19是用于说明变形例涉及的磁存储装置的存储单元阵列的结构的剖视图。
25.标号说明
26.1磁存储装置；10存储单元阵列；11行选择电路；12列选择电路；13译码电路；14写入电路；15读出电路；16电压生成电路；17输入输出电路；18控制电路；20半导体基板；21、24导电体；22、23元件；31、32、34、36非磁性体；33、35、37铁磁性体；41、45、46绝缘体；42磁阻效应元件层；43选择元件层；44、44a掩模；50对准标记。
具体实施方式
27.以下，参照附图对实施方式进行说明。此外，在以下的说明中，对具有相同功能和结构的构成要素标注共同的参照标号。另外，在对具有共同的参照标号的多个构成要素进行区别的情况下，对该共同的参照标号附加角标来加以区别。此外，在不需要特别区分多个构成要素的情况下，对该多个构成要素仅标注共同的参照标号，而不附加角标。在此，角标不限于下标字符、上标字符，例如包括在参照标号的末尾添加的小写字母以及表示排列的索引等。
28.1.实施方式
29.对实施方式涉及的磁存储装置进行说明。实施方式涉及的磁存储装置例如包括垂直磁化方式的磁存储装置，该垂直磁化方式的磁存储装置使用了通过磁隧道结(mtj：magnetic tunnel junction)而具有磁阻效应(magnetoresistance effect)的元件(也称为mtj元件或者magnetoresistance effect element。)作为电阻变化元件。
30.1.1结构
31.首先，对实施方式涉及的磁存储装置的结构进行说明。
32.1.1.1磁存储装置的结构
33.图1是表示实施方式涉及的磁存储装置的结构的框图。如图1所示，磁存储装置1具备存储单元阵列10、行选择电路11、列选择电路12、译码电路13、写入电路14、读出电路15、电压生成电路16、输入输出电路17以及控制电路18。
34.存储单元阵列10具备分别与行(row)和列(column)的组关联了的多个存储单元mc。具体而言，处于同一行的存储单元mc连接于同一字线wl，处于同一列的存储单元mc连接
于同一位线bl。
35.行选择电路11经由字线wl与存储单元阵列10连接。对行选择电路11提供来自译码电路13的地址add的译码结果(行地址)。行选择电路11将与基于了地址add的译码结果的行对应的字线wl设定为选择状态。以下，将设定为选择状态的字线wl称为选择字线wl。另外，将选择字线wl以外的字线wl称为非选择字线wl。
36.列选择电路12经由位线bl与存储单元阵列10连接。对列选择电路12提供来自译码电路13的地址add的译码结果(列地址)。列选择电路12将与基于了地址add的译码结果的列对应的位线bl设定为选择状态。以下，将设定为选择状态的位线bl称为选择位线bl。另外，将选择位线bl以外的位线bl称为非选择位线bl。
37.译码电路13对来自输入输出电路17的地址add进行译码。译码电路13将地址add的译码结果提供给行选择电路11和列选择电路12。地址add包括所选择的列地址和行地址。
38.写入电路14进行向存储单元mc的数据写入。写入电路14例如包括写入驱动器(未图示)。
39.读出电路15进行从存储单元mc的数据读出。读出电路15例如包括读出放大器(sense amplifier)(未图示)。
40.电压生成电路16使用从磁存储装置1的外部(未图示)提供的电源电压，生成用于存储单元阵列10的各种动作的电压。例如，电压生成电路16生成写入动作时所需要的各种电压，并输出给写入电路14。另外，例如电压生成电路16生成读出动作时所需要的各种电压，并输出给读出电路15。
41.输入输出电路17将来自磁存储装置1的外部的地址add传送至译码电路13。输入输出电路17将来自磁存储装置1的外部的命令cmd传送至控制电路18。输入输出电路17在磁存储装置1的外部与控制电路18之间收发各种控制信号cnt。输入输出电路17将来自磁存储装置1的外部的数据dat传送至写入电路14，将从读出电路15传送来的数据dat输出至磁存储装置1的外部。
42.控制电路18基于控制信号cnt和命令cmd，对磁存储装置1内的行选择电路11、列选择电路12、译码电路13、写入电路14、读出电路15、电压生成电路16以及输入输出电路17的动作进行控制。
43.1.1.2存储单元阵列的结构
44.接着，使用图2对实施方式涉及的磁存储装置的存储单元阵列的结构进行说明。图2是表示实施方式涉及的磁存储装置的存储单元阵列的结构的电路图。在图2中，字线wl由包含索引(“＜＞”)的角标来分类表示。
45.如图2所示，存储单元mc在存储单元阵列10内配置为矩阵状，与多条位线bl(bl＜0＞、bl＜1＞、
……
、bl＜n＞)中的一条和多条字线wl(wl＜0＞、wl＜1＞、
……
、wl＜m＞)中的一条的组相关联(m和n为任意的整数)。即，存储单元mc＜i、j＞(0≤i≤m、0≤j≤n)连接在字线wl＜i＞与位线bl＜j＞之间。
46.存储单元mc＜i、j＞包括串联连接的开关元件sel＜i、j＞和磁阻效应元件mtj＜i、j＞。
47.开关元件sel具有在对于所对应的磁阻效应元件mtj的数据写入和读出时对向磁阻效应元件mtj的电流供给进行控制的作为开关的功能。更具体而言，例如某存储单元mc内
的开关元件sel在施加于该存储单元mc的电压小于阈值电压vth的情况下，作为电阻值大的绝缘体来切断电流(成为断开状态)，在为阈值电压vth以上的情况下，作为电阻值小的导电体，使电流流动(成为导通状态)。即，开关元件sel具有如下功能：能够与所流动的电流的方向无关地，根据被施加于存储单元mc的电压的大小，对使电流流动或者切断进行切换。
48.开关元件sel例如也可以是两端子型的开关元件。在施加于两端子间的电压小于阈值的情况下，该开关元件为“高电阻”状态、例如电非导通状态。在施加于两端子间的电压为阈值以上的情况下，开关元件改变为“低电阻”状态、例如电导通状态。开关元件也可以无论电压为哪种极性都具有该功能。
49.磁阻效应元件mtj能够通过由开关元件sel控制了供给的电流，将电阻值切换为低电阻状态和高电阻状态。磁阻效应元件mtj能够通过其电阻状态的变化来写入数据，作为以非易失的方式保持所写入的数据、且能够读出所写入的数据的存储元件发挥功能。
50.接着，使用图3对存储单元阵列10中的存储单元mc的形状以及相对于位线bl和字线wl的存储单元mc的配置进行说明。图3表示用于对实施方式涉及的磁存储装置的存储单元阵列的结构进行说明的俯视图的一个例子。在图3中，示出存储单元阵列10中的设置在3条字线wl＜m－1＞、wl＜m＞以及wl＜m+1＞与3条位线bl＜n－1＞、bl＜n＞以及bl＜n+1＞之间的多个存储单元mc(1≤m≤m－1、1≤n≤n－1)。此外，为了便于说明，在图3中省略层间绝缘膜来进行表示。
51.如图3所示，存储单元阵列10设置在半导体基板20的上方。在以下的说明中，将与半导体基板20的表面平行的面作为xy平面，将与xy平面垂直的轴作为z轴。将沿着z轴接近半导体基板20的方向作为“下方”，将沿着z轴远离半导体基板20的方向作为“上方”。在xy平面内，将相互正交的两个轴的组之一作为x轴和y轴。另外，在xy平面内，将使x轴和y轴绕z轴旋转了θ后的轴分别作为x’轴和y’轴。
52.多个存储单元mc设置在字线wl与位线bl之间。在图3的例子中，示出在存储单元mc的下方设置有字线wl、在存储单元mc的上方设置有位线bl的情况，但不限于此，字线wl与位线bl的上下关系也可以相反。
53.多个存储单元mc各自沿着xy截面而具有矩形形状。该多个存储单元mc各自的矩形形状的截面例如具有与x’轴或者y’轴平行的边。即，该存储单元mc中的矩形形状的截面可能与使字线wl与位线bl交叉的矩形形状的部分绕z轴旋转θ而得到的形状相似。
54.多条字线wl沿着x轴延伸，各自沿着y轴排列。多条位线bl沿着y轴排列，各自沿着x轴排列。两条字线wl之间的距离和两条位线bl之间的距离例如可以设定为实质上相等。在一条位线bl与一条字线wl相交的部分设置有一个存储单元mc。即，与同一位线bl或者同一字线wl相接地相邻的两个存储单元mc(例如存储单元mc＜m，n＞和mc＜m，n+1＞或者存储单元mc＜m，n＞和mc＜m+1，n＞)之间的距离的长度d1比在对角线上排列的两个存储单元mc(例如存储单元mc＜m，n＞和mc＜m+1，n+1＞)之间的距离的长度d2短。
55.接着，使用图4和图5对存储单元阵列10的截面构造进行说明。图4和图5表示用于对实施方式涉及的磁存储装置的存储单元阵列的结构进行说明的剖视图的一个例子。图4和图5分别是沿着图3中的iv－iv线和v－v线的剖视图。
56.如图4和图5所示，存储单元阵列10设置在半导体基板20的上方。
57.在半导体基板20的上表面上例如设置有多个导电体21。多个导电体21各自具有导
电性，作为字线wl发挥功能。在相邻的两个导电体21之间的部分设置有绝缘体41。由此，多个导电体21各自相互绝缘。此外，在图4和图5中，对多个导电体21设置在半导体基板20上的情况进行了说明，但不限于此。例如，多个导电体21也可以不与半导体基板20相接而从半导体基板20离开地设置。
58.在一个导电体21的上表面上设置有分别作为磁阻效应元件mtj发挥功能的多个元件22。元件22沿着z轴具有高度l1，具有从下方朝向上方而沿着xy平面的截面积变小的锥形形状。设置在一个导电体21的上表面上的多个元件22例如沿着x轴排列设置。即，沿着x轴排列的多个元件22共同连接于一个导电体21的上表面。此外，关于元件22的结构的详细，将在后面进行描述。
59.绝缘体41中的沿着图4所示的截面相邻的两个元件22之间的部分41a的上表面位于比元件22的下表面靠下方l2a的高度的位置。部分41a的上表面的高度与距元件22的距离无关地几乎不变化。
60.另外，绝缘体41中的沿着图5所示的截面相邻的两个元件22之间的部分41b的上表面位于比元件22的下表面靠下方l2b的高度的位置。与部分41a的上表面同样，部分41b的上表面的高度与距元件22的距离无关地几乎不变化。
61.在多个元件22各自的上表面上设置有作为开关元件sel发挥功能的元件23。元件23与元件22同样地具有从下方朝向上方而沿着xy平面的截面积变小的锥形形状。多个元件23各自的上表面连接于多个导电体24中的某一个。
62.多个导电体24具有导电性，作为位线bl发挥功能。沿着y轴排列的多个元件23共同连接于一个导电体24。此外，在图4和图5中，对多个元件23各自设置在元件22上以及导电体24上的情况进行了说明，但不限于此。例如，多个元件23各自也可以经由导电性的接触插塞(未图示)而与元件22和导电体24连接。
63.在如以上那样的存储单元阵列10的结构中，高度l2a和高度l2b可以视为是相同程度的。即，绝缘体41的部分41a的上表面和部分41b的上表面可以视为位于相同高度。具体而言，例如高度(l1+l2b)相对于高度(l1+l2a)之比可以为0.9以上且1.5以下(0.9≤(l1+l2b)/(l1+l2a)≤1.5)。更优选高度(l1+l2b)相对于高度(l1+l2a)之比可以为0.9以上且1.1以下(0.9≤(l1+l2b)/(l1+l2a)≤1.1)。
64.此外，在以下的说明中，元件22的高度相对于在沿着x轴或者y轴的方向上排列的两个元件22之间的距离之比也称为纵横比ar。在图3～图5的例子中，将在沿着x轴或者y轴的方向上排列的两个元件间的距离的长度视为长度d1的情况下，存储单元阵列10的纵横比ar例如由ar＝l1/d1定义。纵横比ar优选设定为1以上，更优选设定为1.5左右或者1.5以上。并且，长度d1例如优选设定为50纳米(nm)以下。
65.1.1.3磁阻效应元件
66.接着，使用图6对实施方式涉及的磁装置的磁阻效应元件的结构进行说明。图6是表示实施方式涉及的磁装置的磁阻效应元件的结构的剖视图。在图6的(a)中表示将磁阻效应元件mtj内的隧道势垒层tb沿着x’y’平面切开而得到的截面的一个例子。在图6的(b)中例如表示将图4和图5所示的磁阻效应元件mtj沿着与z轴垂直的平面(例如x’z平面)切开而得到的截面的一个例子。
67.首先，参照图6的(a)，对沿着磁阻效应元件mtj的x’y’平面的截面形状进行说明。
68.如图6的(a)所示，从上方观察，磁阻效应元件mtj设置为一边为长度d3的矩形形状(例如正方形形状)。此外，在图6的(a)中，作为一个例子，对隧道势垒层tb中的沿着x’y’平面的截面的形状进行了说明，关于磁阻效应元件mtj内的其它层的形状，除了沿着z轴的锥形形状的尺寸的不同之外，其大致轮廓与图6的(a)的情况也是同等的。
69.磁阻效应元件mtj的隧道势垒层tb在沿着x’y’平面的截面中，沿着该矩形形状的对角线方向具有比长度d3长的长度d4。长度d3例如优选设定为20纳米(nm)以下，对于该长度d3的要求(例如d3≤20纳米)和对于上述的长度d1的要求(例如d1≤50纳米)，优选同时满足。
70.接着，参照图6的(b)对磁阻效应元件mtj的沿着z轴的截面形状进行说明。
71.如图6的(b)所示，磁阻效应元件mtj例如包括作为顶层top(top layer)发挥功能的非磁性体31、作为覆盖层cap(capping layer)发挥功能的非磁性体32、作为存储层sl(storage layer)发挥功能的铁磁性体33、作为隧道势垒层tb(tunnel barrier layer)发挥功能的非磁性体34、作为参考层rl(reference layer)发挥功能的铁磁性体35、作为间隔层sp(spacer layer)发挥功能的非磁性体36、作为位移消除层scl(shift cancelling layer)发挥功能的铁磁性体37以及作为基底层ul(under layer)发挥功能的非磁性体38。
72.磁阻效应元件mtj例如从字线wl侧朝向位线bl侧(z轴方向)按非磁性体38、铁磁性体37、非磁性体36、铁磁性体35、非磁性体34、铁磁性体33、非磁性体32以及非磁性体31的顺序层叠有多个膜。磁阻效应元件mtj例如作为构成磁阻效应元件mtj的磁性体的磁化方向朝向相对于膜面垂直方向的垂直磁化型的mtj元件发挥功能。此外，磁阻效应元件mtj也可以在上述的各层31～38之间包括未图示的另外的层。
73.非磁性体31是非磁性的导电体，具有作为使磁阻效应元件mtj的上端与位线bl或者字线wl的电连接性提高的上部电极(top electrode)的功能。非磁性体31例如包含从钨(w)、钽(ta)、氮化钽(tan)、钛(ti)以及氮化钛(tin)中选择的至少一种元素或者化合物。
74.非磁性体32是非磁性体的层，具有抑制铁磁性体33的阻尼常数的上升，降低写入电流的功能。非磁性体32例如包含从氧化镁(mgo)、氮化镁(mgn)、氮化锆(zrn)、氮化铌(nbn)、氮化硅(sin)、氮化铝(aln)、氮化铪(hfn)、氮化钽(tan)、氮化钨(wn)、氮化铬(crn)、氮化钼(mon)、氮化钛(tin)、氮化钒(vn)中选择的至少一种氮化物或者氧化物。另外，非磁性体32也可以是这些氮化物或者氧化物的混合物。即，非磁性体32不限于由两种元素形成的二元化合物，可以包含由三种元素形成的三元化合物，例如氮化铝钛(altin)等。
75.铁磁性体33具有铁磁性，在与膜面垂直的方向上具有易磁化轴方向。铁磁性体33沿着z轴而具有朝向位线bl侧、字线wl侧中的某一方向的磁化方向。铁磁性体33包含铁(fe)、钴(co)以及镍(ni)中的至少某一种，铁磁性体33还包含硼(b)。更具体而言，例如铁磁性体33可以包含铁钴硼(fecob)或者硼化铁(feb)，具有体心立方系的晶体结构。
76.非磁性体34是非磁性的绝缘体，例如包含氧化镁(mgo)，如上述那样可以还包含硼(b)。非磁性体34具有膜面在(001)面取向的nacl晶体结构，在铁磁性体33的结晶化处理中，作为成为用于使结晶质的膜从与铁磁性体33的界面生长的核的晶种材料发挥功能。非磁性体34设置在铁磁性体33与铁磁性体35之间，与这两个铁磁性体一起形成磁隧道结。
77.铁磁性体35具有铁磁性，在与膜面垂直的方向上具有易磁化轴方向。铁磁性体35沿着z轴具有朝向位线bl侧、字线wl侧中的某一方向的磁化方向。铁磁性体35例如包含铁
(fe)、钴(co)以及镍(ni)中的至少某一种。另外，铁磁性体35也可以还包含硼(b)。更具体而言，例如，铁磁性体35可以包含铁钴硼(fecob)或者硼化铁(feb)，具有体心立方系的晶体结构。铁磁性体35的磁化方向固定，在图5的例子中，朝向铁磁性体37的方向。此外，“磁化方向固定”意味着磁化方向不因能使铁磁性体33的磁化方向反转的大小的电流(自旋转矩)而变化。
78.此外，在图6中省略了图示，但铁磁性体35也可以是包括多个层的层叠体。具体而言，例如构成铁磁性体35的层叠体也可以是如下构造：具有包含上述的铁钴硼(fecob)或者硼化铁(feb)的层作为与非磁性体34的界面层并且在该界面层与非磁性体36之间隔着非磁性的导电体而层叠有另外的铁磁性体。构成铁磁性体35的层叠体内的非磁性的导电体例如可以包含从钽(ta)、铪(hf)、钨(w)、锆(zr)、钼(mo)、铌(nb)以及钛(ti)中选择的至少一种金属。构成铁磁性体35的层叠体内的另外的铁磁性体例如可以包含从钴(co)与铂(pt)的多层膜(co/pt多层膜)、钴(co)与镍(ni)的多层膜(co/ni多层膜)以及钴(co)与钯(pd)的多层膜(co/pd多层膜)中选择的至少一种多层膜。
79.非磁性体36为非磁性的导电体，例如包含从钌(ru)、锇(os)、铱(ir)、钒(v)以及铬(cr)中选择的至少一种元素。
80.铁磁性体37具有铁磁性，在与膜面垂直的方向上具有易磁化轴方向。铁磁性体37沿着z轴具有朝向位线bl侧、字线wl侧中的某一方向的磁化方向。铁磁性体37的磁化方向与铁磁性体35同样是固定的，在图5的例子中，朝向铁磁性体35的方向。铁磁性体37例如包含从钴铂(copt)、钴镍(coni)以及钴钯(copd)中选择的至少一种合金。铁磁性体37也可以与铁磁性体35同样地为包括多个层的层叠体。在该情况下，铁磁性体37例如可以包含从钴(co)与铂(pt)的多层膜(co/pt多层膜)、钴(co)与镍(ni)的多层膜(co/ni多层膜)以及钴(co)与钯(pd)的多层膜(co/pd多层膜)中选择的至少一种多层膜。
81.铁磁性体35和37通过非磁性体36反铁磁性地耦合。即，铁磁性体35和37以相互具有反平行的磁化方向的方式耦合。因此，在图6的例子中，铁磁性体35和37的磁化方向朝向相互相对的方向。将这样的铁磁性体35、非磁性体36以及铁磁性体37的耦合构造称为saf(syntheticanti
‑
ferromagnetic(合成反铁磁))构造。由此，铁磁性体37能够抵消铁磁性体35的漏磁场对铁磁性体33的磁化方向造成的影响。因此，能抑制因铁磁性体35的漏磁场等而在铁磁性体33的磁化的反转容易度上产生非对称性(即，铁磁性体33的磁化方向反转时的反转容易度在从一方反转为另一方的情况下和在其相反方向上进行反转的情况下不同)。
82.非磁性体38为非磁性的导电体，具有作为使与位线bl、字线wl的电连接性提高的电极的功能。另外，非磁性体38例如包含高熔点金属。高熔点金属例如表示熔点比铁(fe)和钴(co)的熔点高的材料，例如包含从锆(zr)、铪(hf)、钨(w)、铬(cr)、钼(mo)、铌(nb)、钛(ti)、钽(ta)、钒(v)、钌(ru)以及铂(pt)中选择的至少一种元素。
83.在实施方式中采用如下的自旋注入写入方式：在这样的磁阻效应元件mtj中流动写入电流，通过该写入电流向存储层sl和参考层rl注入自旋转矩，对存储层sl的磁化方向和参考层rl的磁化方向进行控制。磁阻效应元件mtj能够根据存储层sl和参考层rl的磁化方向的相对关系是为平行、还是为反平行，而取低电阻状态和高电阻状态中的某一方。
84.当在磁阻效应元件mtj中沿着图6中的箭头a1的方向、即从存储层sl朝向参考层rl
的方向流动某大小的写入电流ic0时，存储层sl和参考层rl的磁化方向的相对关系成为平行。在该平行状态的情况下，磁阻效应元件mtj的电阻值成为最低，磁阻效应元件mtj被设定为低电阻状态。该低电阻状态被称为“p(parallel)状态”，例如被规定为数据“0”的状态。
85.另外，当在磁阻效应元件mtj中沿着图6中的箭头a2的方向、即从参考层rl朝向存储层sl的方向(与箭头a1相反的方向)流动比写入电流ic0大的写入电流ic1时，存储层sl和参考层rl的磁化方向的相对关系成为反平行。在该反平行状态的情况下，磁阻效应元件mtj的电阻值成为最高，磁阻效应元件mtj被设定为高电阻状态。该高电阻状态被称为“ap(anti
‑
parallel)状态”，例如被规定为数据“1”的状态。
86.此外，在以下的说明中，按照上述的数据的规定方法进行说明，但数据“1”和数据“0”的规定方式不限于上述例子。例如，也可以将p状态规定为数据“1”，将ap状态规定为数据“0”。
87.1.2存储单元阵列的制造方法
88.接着，对实施方式涉及的磁存储装置的存储单元阵列的制造方法进行说明。在以下的说明中，关于构成磁阻效应元件mtj和选择元件sel的层叠构造的详细，省略说明。
89.图7、图8、图9、图11、图13、图14、图16以及图17是用于对实施方式涉及的磁存储装置的存储单元阵列的制造方法进行说明的剖视图。其中，图7、图9、图11、图13、图16以及图17表示与图4对应的截面。图8和图14分别表示与图7和图13相同的工序中的状态，表示与图5对应的截面。另外，图10和图15是从上方观察存储单元阵列10而得到的俯视图。图10表示与图9相同的工序中的状态，图15表示与图13以及图14相同的工序中的状态。另外，图11和图12分别是从截面方向、俯视方向示意性地表示通过使用了离子束的蚀刻成形磁阻效应元件mtj和选择元件sel的工序的图。
90.如图7和图8所示，在作为晶片wf的半导体基板20的上表面上设置有多个导电体21。具体而言，首先在半导体基板20的上表面上设置了导电体层之后，通过光刻等形成除了与字线wl对应的区域以外的部分开口的掩模。并且，通过使用了所形成的掩模的各向异性蚀刻来分割导电体层而形成多个导电体21，并且，形成到达半导体基板20的孔。本工序中的各向异性蚀刻例如为rie(reactive ion etching(反应离子刻蚀))。然后，在所形成的孔内设置绝缘体41。
91.接着，如图9和图10所示，磁阻效应元件层42、选择元件层43以及掩模44按该顺序形成在导电体21和绝缘体41的上表面上。
92.具体而言，首先在导电体21和绝缘体41的上表面上设置磁阻效应元件层42。磁阻效应元件层42是在图6中说明过的磁阻效应元件mtj所包含的各层按其层叠顺序成膜为平板状的层叠体。
93.接着，在磁阻效应元件层42的上表面上设置选择元件层43。选择元件层43是用于作为选择元件sel发挥功能的至少一个层构造按其层叠顺序成膜为平板状的层叠体。
94.接着，在选择元件层43的上表面上，通过光刻等形成磁阻效应元件层42和选择元件层43中的除了与磁阻效应元件mtj以及选择元件sel对应的区域以外的部分开口了的掩模44。掩模44例如包含氮化钛(tin)，在后述的离子束蚀刻中对作为磁阻效应元件mtj以及选择元件sel发挥功能的部分进行保护。掩模44例如在选择元件层43的上表面上作为呈矩阵状排列的多个圆柱形状的构造体来设置，该多个圆柱形状的构造体分别对与一个存储单
元mc对应的区域进行保护。该圆柱的直径的大小例如比图6所示的隧道势垒层tb的长度d4大。
95.接着，如图12所示，通过离子束蚀刻来蚀刻磁阻效应元件层42和选择元件层43。由此，磁阻效应元件层42和选择元件层43中的不被掩模44保护的部分被除去，位于该部分的下方的导电体21和绝缘体41露出。
96.在离子束蚀刻时，结束了到图10为止的工序的晶片wf在未图示的离子束产生装置内被放置在未图示的台上。该台对晶片wf以能够使其绕z轴旋转的方式进行支承。并且，离子束产生装置对于台上的晶片wf从预定的方位角以预定的入射角α射出离子束。在此，方位角被定义为晶片wf表面内的预定轴(例如x轴或者y轴)与离子束在晶片wf表面的射影所成的角。在图12中，作为晶片wf表面内的预定轴，设定掩模44以最短距离排列的方向(即，多个导电体21各自延伸的方向或者多个导电体21排列的方向)。并且，示出设定角度θ作为相对于该预定轴最初设定的方位角的情况。此外，入射角α被作为晶片wf表面与离子束所成的角来定义，在图12中未进行图示。
97.离子束产生装置在不使晶片wf旋转而相对于离子束的射出方向固定的状态下，对晶片wf射出离子束。并且，离子束产生装置在经过预定时间后，停止离子束的射出，使晶片wf绕z轴旋转预定角度(90度)。通过该旋转，方位角从θ变化为(θ+90度)。然后，离子束产生装置将晶片wf相对于离子束射出方向固定，对晶片wf射出离子束。这样，反复进行多次在将晶片wf固定了的状态下射出离子束的工序(离子束射出工序)、和在停止了离子束的射出的状态下使晶片wf旋转的工序(晶片旋转工序)。在图12的例子中，在晶片wf旋转的前后，通过晶片wf相对于离子束每次旋转90度而方位角每次变化90度的状况由晶片wf上的对准标记50的位置的变化来表示。
98.通过如以上那样的离子束蚀刻，蚀刻掩模44和未由掩模44保护的部分(选择元件层43和磁阻效应元件层42中的要被除去的预定部分)最终会被进行蚀刻。
99.此外，一次晶片旋转工序中的晶片wf的旋转角度例如优选设定为将晶片wf的一周(即360度)进行整数等分而得到的值。而且，晶片wf的旋转角度优选在多个存储单元mc的布局中被设定为无论是在哪个离子束射出工序中，通过离子束进行的蚀刻的选择比都不变化(即，由掩模44产生的遮挡的影响不改变)。例如，在如图3所示那样多个存储单元mc配置在正方形的网格(mesh)的交点的布局的情况下，一次晶片旋转工序中的晶片wf的旋转角度例如可以被设定为90度。
100.通过上述的离子束蚀刻，从磁阻效应元件层42和选择元件层43形成分别包含元件22和23的多个层叠体。
101.此外，为了将磁阻效应元件层42切实地分割为多个元件22，通过上述的离子束蚀刻，磁阻效应元件层42的下方的导电体21和绝缘体41的一部分被进行蚀刻。如图13所示，在掩模44被蚀刻l3的高度而成为掩模44a的期间，选择元件层43、磁阻效应元件层42以及绝缘体41的部分41a合计被蚀刻(l1+l2a)的高度。如图14所示，在掩模44被蚀刻l3的高度而成为掩模44a的期间，选择元件层43、磁阻效应元件层42以及绝缘体41的部分41b合计被蚀刻(l1+l2b)的高度。
102.根据上述的离子束蚀刻，能够使高度(l1+l2a)与高度(l1+l2b)为相同程度。例如，高度(l1+l2b)相对于高度(l1+l2a)之比可以设为1.5以下((l1+l2b)/(l1+l2a)≤1.5)，更
优选可以设为1.1以下((l1+l2b)/(l1+l2a)≤1.1)。
103.另外，如图15所示，通过来自上述特定的四个方向的离散的离子束蚀刻，从上方观察，掩模44a和掩模44a的下方的元件22和23成为矩形形状。另外，该矩形形状与离子束的方位角θ对应地形成为具有相对于x轴和y轴都交叉的边。
104.接着，如图16所示，在除去了掩模44a之后，磁阻效应元件层42和选择元件层43通过离子束被进行了蚀刻的空间被埋入绝缘体45。
105.接着，如图17所示，在元件23和绝缘体45的上表面上设置沿着x轴排列的多个导电体24。具体而言，首先在元件23和绝缘体45的上表面上设置了导电体层之后，通过光刻等形成除了与位线bl对应的区域以外的部分开口了的掩模。然后，通过使用了所形成的掩模的各向异性蚀刻来分割导电体层而形成多个导电体21，并且形成到达绝缘体45的孔。本工序中的各向异性蚀刻例如为rie。然后，在所形成的孔内设置未图示的绝缘体。
106.通过以上，相当于存储单元阵列10的结构形成在晶片wf上。最终，晶片wf被以芯片为单位进行划片，从而形成磁存储装置1。
107.1.3.本实施方式涉及的效果
108.根据实施方式，在离子束蚀刻的工序时，离子束产生装置和支承晶片wf的台，使晶片wf与离子束所成的方位角离散地变化，而不是连续地变化。具体而言，离子束向晶片wf的射影与x轴所成的角即方位角如θ、(θ+90度)、(θ+180度)、(θ+270度)、θ、
……
那样以离散的值周期性地反复的方式变化。由此，磁阻效应元件mtj的截面形状形成为具有与x’轴平行的两边和与y’轴平行的两边的矩形形状。因此，与具有与该矩形形状的一边相等的长度的直径的圆形形状的截面的磁阻效应元件mtj相比，能够增大截面积。伴随于此，与具有圆形形状的截面的磁阻效应元件mtj相比，能够增大元件电阻ra(resistance
‑
area product)、磁阻比mr(magnetoresistance ratio)和保持(retention)特性δ。
109.另外，上述的方位角与x轴以及y轴都交叉。由此，在离子束蚀刻时，能够缓和基于磁阻效应元件层42的蚀刻对象区域与掩模44的几何学关系的遮挡的影响。
110.作为补充，蚀刻速率依赖于掩模44的配置与离子束的入射方向(即方位角)的位置关系而变化。具体而言，在离子束从沿着x轴的方向射出了的情况下，蚀刻对象区域中的、呈矩阵状配置的多个掩模44中的沿着x轴排列的两个掩模44之间的区域的蚀刻速率比在对角线上排列的两个掩模44之间的区域的蚀刻速率低。同样地，在离子束沿着y轴射出了的情况下，蚀刻对象区域中的、呈矩阵状配置的多个掩模44中的沿着y轴排列的两个掩模44之间的区域的蚀刻速率比在对角线上排列的两个掩模44之间的区域的蚀刻速率低。另一方面，在离子束向晶片wf的射影与x轴以及y轴都交叉的情况下，沿着x轴或者y轴排列的两个掩模44之间的蚀刻对象区域中的蚀刻速率与上述的两个例子相比得到改善。另外，关于磁阻效应元件mtj的锥形形状，也被改善以使得下表面与上表面之间的差变小。
111.根据实施方式，离子束相对于晶片wf的方位角被使用适当的角度θ(≠0度、90度、180度、270度)而以离散的方式进行设定。由此，能够抑制从遮挡的影响变大的方向射出离子束，能够在抑制了蚀刻速率的降低的状况下选择性地进行蚀刻。因此，与如上述的两个例子那样的、执行了包含存在遮挡的影响变大的蚀刻对象区域的状况的离子束蚀刻的情况相比，能够高效地进行蚀刻，并且，能够使蚀刻对象区域内的蚀刻速率的不匀平滑化。因此，即使在磁阻效应元件mtj的纵横比ar超过1～1.5的密集配置下，也能够制造满足长度d1为50
纳米(nm)以下、且长度d3为20纳米(nm)以下的存储单元阵列10。
112.2.变形例等
113.此外，不限于上述实施方式，可以应用各种变形。
114.在上述实施方式中，对磁阻效应元件层42形成在选择元件层43的下方的情况进行了说明，但不限于此。例如，磁阻效应元件层也可以形成在选择元件层的上方。在该情况下，既可以选择元件层和磁阻效应元件层通过离子束蚀刻来进行蚀刻，也可以仅是磁阻效应元件层通过离子束蚀刻来进行蚀刻。
115.图18和图19表示用于对变形例涉及的磁存储装置的存储单元阵列的结构进行说明的剖视图的一个例子。图18和图19分别对应于实施方式中的图4和图5，示出磁阻效应元件层42设置在选择元件层43的上方的情况下的存储单元阵列10a。
116.如图18和图19所示，存储单元阵列10a设置在半导体基板20的上方。
117.在半导体基板20的上表面上例如设置有多个导电体21。多个导电体21各自具有导电性，作为字线wl发挥功能。
118.在一个导电体21的上表面上设置有分别作为开关元件sel发挥功能的多个元件23。元件23具有从下方朝向上方沿着xy平面的截面积变小的锥形形状。设置在一个导电体21的上表面上的多个元件23例如沿着x轴排列设置。即，沿着x轴排列的多个元件23共同连接于一个导电体21的上表面。在相邻的两个元件23之间的部分设置有绝缘体46。由此，多个元件23分别相互绝缘。
119.绝缘体46中的沿着图18所示的截面相邻的两个元件22之间的部分46a的上表面位于比元件23的下表面靠下方l2a’的高度的位置。部分46a的上表面的高度与距元件23的距离无关地几乎不变化。
120.另外，绝缘体46中的沿着图19所示的截面相邻的两个元件23之间的部分46b的上表面位于比元件23的下表面靠下方l2b’的高度的位置。与部分46a的上表面同样地，部分46b的上表面的高度与距元件23的距离无关地几乎不变化。
121.在多个元件23各自的上表面上设置有作为磁阻效应元件mtj发挥功能的元件22。元件22沿着z轴具有高度l1，与元件23同样地，具有从下方朝向上方沿着xy平面的截面积变小的锥形形状。多个元件22各自的上表面连接于多个导电体24中的某一个。
122.多个导电体24具有导电性，作为位线bl发挥功能。沿着y轴排列的多个元件22共同连接于一个导电体24。
123.在如以上那样的存储单元阵列10a的结构中，高度l2a’与高度l2b’可以视为是相同程度。即，绝缘体46的部分46a的上表面与部分46b的上表面可以视为位于相同高度。具体而言，例如，高度(l1+l2b’)相对于高度(l1+l2a’)之比可以为0.9以上且1.5以下(0.9≤(l1+l2b’)/(l1+l2a’)≤1.5)。更优选高度(l1+l2b’)相对于高度(l1+l2a’)之比可以为0.9以上且1.1以下(0.9≤(l1+l2b’)/(l1+l2a’)≤1.1)。
124.通过如上所述那样构成，能够缩短掩模44与元件22之间的距离。因此，能够在离子束蚀刻时降低遮挡的影响。
125.另外，在上述实施方式中，对磁阻效应元件层42与选择元件层43同时被进行离子束蚀刻的情况进行了说明，但不限于此。例如，也可以在选择元件层43通过rie等先被进行了蚀刻之后，仅对磁阻效应元件层42进行离子束蚀刻。
126.另外，在上述实施方式中，对存储层sl设置在参考层rl的上方的顶部自由(top free)型的磁阻效应元件mtj进行了说明，但不限于此。例如，磁阻效应元件mtj也可以是存储层sl设置在参考层rl的下方的底部自由(bottom free)型。
127.另外，在上述的实施方式中，对全部存储单元mc设置在同一层内的存储单元阵列10进行了说明，但不限于此。例如，存储单元阵列10也可以具有设置在位线bl的下方的字线wld、和设置在位线bl的上方的字线wlu，并且具有设置在字线wld与位线bl之间的多个存储单元mcd、和设置字线wlu与位线bl之间的多个存储单元mcu。即，沿着z轴层叠的存储单元mc的层叠数不限于两个，可以设计为任意的层叠数。
128.以上对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，并不是意在限定发明的范围。这些新的实施方式能够以其它各种各样的方式来实施，能够在不脱离发明的宗旨的范围内进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围、宗旨内，并且，包含在权利要求书所记载的发明及其等同的范围内。