一种浅沟槽隔离方法以及浅沟槽隔离结构与流程

1.本发明涉及半导体领域，尤其涉及一种浅沟槽隔离方法以及浅沟槽隔离结构。


背景技术：

2.在制备半导体器件时，通常会在半导体衬底上形成浅沟槽隔离结构，并在浅沟槽隔离结构中沉积氧化物以起到隔离作用。然而，随着科学技术的不断发展，半导体器件的尺寸也越来越小，在形成浅沟槽隔离之后，在衬底上进行阱区离子注入工艺时，很容易导致掺杂物扩散到其他区域从而影响半导体性能。


技术实现要素：

3.本技术实施例通过提供一种浅沟槽隔离方法以及浅沟槽隔离结构，解决了现有技术中由于掺杂物扩散影响半导体性能的技术问题。
4.第一方面，本说明书实施例提供一种浅沟槽隔离方法，所述方法包括：
5.提供衬底，所述衬底上形成有存储单元阵列区以及外围电路控制区，所述存储单元阵列区形成有第一浅沟槽，所述外围电路控制区形成有第二浅沟槽；
6.在所述第一浅沟槽内以及所述第二浅沟槽内形成厚度不同的氧化物层，其中，所述第一浅沟槽内的氧化物层厚度小于所述第二浅沟槽内的氧化物层厚度；
7.在所述第二浅沟槽内填充介电层。
8.可选地，所述在所述第一浅沟槽内以及所述第二浅沟槽内形成厚度不同的氧化物层，包括：
9.在所述衬底上沉积第一氧化物层，以在所述第一浅沟槽以及所述第二浅沟槽上形成厚度相同的氧化物层；
10.在所述第一氧化物层上沉积第一氮化物层，以使所述第一浅沟槽内部被所述第一氮化物层完全填充；
11.去除所述第一浅沟槽内的部分第一氮化物层，以及去除所述第二浅沟槽内的全部第一氮化物层；
12.沉积第二氧化物层，以使所述第一浅沟槽内的氧化物层厚度小于所述第二浅沟槽内的氧化物层厚度。
13.可选地，所述去除所述第一浅沟槽内的部分第一氮化物层，以及去除所述第二浅沟槽内的全部第一氮化物层，包括：
14.通过掩膜遮挡住所述第一浅沟槽表面，去除掉所述第二浅沟槽内的全部第一氮化物层；
15.通过掩膜遮挡住所述第二浅沟槽表面，去除掉所述第一浅沟槽内的部分第一氮化物层。
16.可选地，所述第一浅沟槽的宽度小于所述第二浅沟槽的宽度，所述第一浅沟槽内形成的第一氮化物层的厚度大于所述第二浅沟槽内形成的第一氮化物层的厚度，所述去除
所述第一浅沟槽内的部分第一氮化物层，以及去除所述第二浅沟槽内的全部第一氮化物层，包括：
17.对所述第一氮化物层进行刻蚀，以去除掉目标厚度的第一氧化物层，所述目标厚度为所述第二浅沟槽内形成的第一氮化物层的厚度。
18.可选地，所述在所述第二浅沟槽内填充介电层之前，所述方法还包括：在所述氧化物层上方形成第二氮化物层；
19.所述在所述第二浅沟槽内填充介电层，包括：在所述第二浅沟槽内的第二氮化物层上填充所述介电层。
20.可选地，所述第一氧化物层的厚度范围为1nm～100nm。
21.可选地，所述第二氧化物层的厚度范围为1nm～100nm。
22.可选地，所述对所述第一氮化物层进行刻蚀，包括：
23.采用湿法刻蚀工艺或干法刻蚀工艺对所述第一氮化物层进行刻蚀。
24.第二方面，本说明书实施例提供一种浅沟槽隔离结构，所述结构包括：
25.衬底，所述衬底包括存储单元阵列区以及外围电路控制区；
26.第一浅沟槽，位于所述存储单元阵列区；
27.第二浅沟槽，位于所述外围电路控制区，用于隔离所述存储单元阵列区以及外围电路控制区；
28.氧化物层，覆盖在所述第一浅沟槽内以及所述第二浅沟槽内，所述第一浅沟槽内的氧化物层厚度小于所述第二浅沟槽内的氧化物层厚度；
29.介电层，位于所述第二浅沟槽内。
30.可选地，所述第一浅沟槽的宽度小于所述第二浅沟槽的宽度。
31.本技术实施例中提供的技术方案，半导体衬底上形成有存储单元阵列区以及外围电路控制器，在存储单元阵列区形成有第一浅沟槽，外围电路控制区形成有第二浅沟槽；在第一浅沟槽内以及第二浅沟槽内形成厚度不同的氧化物层，其中，第一浅沟槽内的氧化物层厚度小于第二浅沟槽内的氧化物厚底；在第二浅沟槽内填充介电层。上述方案，通过在存储单元阵列区以及外围电路控制区的浅沟槽内形成厚度不同的氧化物层，在后续的离子注入过程中，能够有效防止掺杂物进入外围电路控制区，确保了外围电路控制区的特性，从而保证了半导体器件的性能。
附图说明
32.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
33.图1为本说明书实施例提供的衬底剖面示意图；
34.图2为本说明书实施例提供的在第一浅沟槽以及第二浅沟槽内形成第一氧化物层的衬底剖面示意图；
35.图3为本说明书实施例提供的沉积第一氮化物层的衬底剖面示意图；
36.图4为本说明书实施例提供的去除第一氮化物层的衬底剖面示意图；
37.图5为本说明书实施例提供的沉积了第二氧化物层的衬底剖面示意图；
38.图6为本说明书实施例提供的形成了第二氮化物层的衬底剖面示意图；
39.图7为本说明书实施例提供的填充了介电层的衬底剖面示意图；
40.图8为采用本说明书实施例提供的方法形成的浅沟槽隔离结构在离子注入时，离子的渗入情况示意图；
41.图9为本说明书实施例提供的一种浅沟槽隔离结构的示意图。
具体实施方式
42.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
43.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
44.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
45.本说明书实施例提供一种浅沟槽隔离方法，如图1～4所示，为采用本说明书实施例提供的浅沟槽隔离方法形成浅沟槽隔离结构的剖面示意图，该方法包括以下步骤：
46.提供衬底，所述衬底上形成有存储单元阵列区以及外围电路控制区，所述存储单元阵列区形成有第一浅沟槽，所述外围电路控制区形成有第二浅沟槽；
47.在所述第一浅沟槽内以及所述第二浅沟槽内形成厚度不同的氧化物层，其中，所述第一浅沟槽内的氧化物层厚度小于所述第二浅沟槽内的氧化物层厚度；
48.在所述第二浅沟槽内填充介电层。
49.在具体实施过程中，如图1所示，为本说明书实施例提供的衬底剖面示意图，图1中，衬底上形成有存储单元阵列区以及外围电路控制区，存储单元阵列区以及外围电路控制区的尺寸以及具体设置位置可以根据实际需要进行设定，这里不做限定。其中，存储单元阵列区可以形成有一个或多个第一浅沟槽，外围电路控制区形成有第二浅沟槽，第一浅沟槽与第二浅沟槽的宽度可以相同，也可以不同，本说明书实施例中，第一浅沟槽的宽度可以小于第二浅沟槽的宽度。
50.第一浅沟槽以及第二浅沟槽可以通过掩膜对衬底进行刻蚀来形成，例如，先在未形成浅沟槽的衬底上沉积氮化硅作为掩膜，对掩膜进行图形化处理，基于图形化处理结果，对衬底进行刻蚀，以形成第一浅沟槽以及第二浅沟槽。
51.进一步的，在形成有浅沟槽的衬底上沉积氧化物层，例如氧化硅。本说明书实施例中，为了确保在后续的离子注入工序中，注入的掺杂物不会渗入到外围电路控制区，需要在第二浅沟槽内形成较厚的氧化物层，而在第一浅沟槽内形成较薄的氧化物层。形成不同厚
度的氧化物层可以通过以下方式实现：
52.在衬底上沉积第一氧化物层，以在第一浅沟槽以及第二浅沟槽上形成厚度相同的氧化物层；在第一氧化物层上沉积第一氮化物层，以使第一浅沟槽内部被第一氮化物层完全填充；去除第一浅沟槽内的部分第一氮化物层，以及去除第二浅沟槽内的全部第一氮化物层；沉积第二氧化物层，以使第一浅沟槽内的氧化物层厚度小于第二浅沟槽内的氧化物层厚度。
53.请参考图2～5所示，图2示出了在第一浅沟槽以及第二浅沟槽内形成厚度相同的氧化物层的衬底剖面示意图，如图2所示，第一浅沟槽以及第二浅沟槽的底部和侧壁均沉积了第一氧化物层。
54.进一步的，在第一氧化物层上沉积第一氮化物层(例如氮化硅)，如图3所示，第一浅沟槽内部完全被第一氮化物层填满。举例来讲，当存储单元阵列区的第一浅沟槽较为密集，外围电路控制区的第二浅沟槽较为稀疏，即第一浅沟槽的宽度小于第二浅沟槽的宽度时，若填充相同厚度的氮化硅，则第一浅沟槽填充满氮化硅后，其顶部将保留有一定厚度氮化硅。第二浅沟槽仅侧壁和底部覆盖有一定厚度的氮化硅。即当第一浅沟槽内被氮化硅填满时，第二浅沟槽内只沉积了一定厚度的氮化硅。
55.接下来，去除第一浅沟槽内的部分第一氮化物层，以及去除第二浅沟槽内的全部第一氮化物层，如图4所示，为去除第一氮化物层的衬底剖面示意图。第一氮化物层的去除可以通过多种方式实现，这里以其中的两种为例来进行说明。
56.第一种：在第一浅沟槽的宽度小于第二浅沟槽的宽度，第一浅沟槽内形成的第一氮化物层的厚度大于第二浅沟槽内形成的第一氮化物层的厚度时，对第一氮化物层进行刻蚀，以去除掉目标厚度的第一氧化物层，目标厚度为第二浅沟槽内形成的第一氮化物层的厚度。
57.具体来讲，如上所述，当存储单元阵列区的第一浅沟槽较为密集、浅沟槽宽度较小时，第一浅沟槽填充满氮化硅后，其顶部将保留有一定厚度氮化硅，在这种情况下，可以直接使用干法刻蚀或湿法刻蚀工艺去除目标厚度的第一氮化物层，其中，目标厚度即为第二浅沟槽内的氮化物层的厚度，即，将第二沟内的氮化物完全去除。在去除相同厚度的第一氮化物层时，第二浅沟槽内的第一氮化物层先被去除干净，而第一浅沟槽内的第一氮化物仍有保留，仅被去除了顶部保留的氮化硅与沟槽内部分氮化硅。
58.第二种：通过掩膜遮挡住第一浅沟槽表面，去除掉第二浅沟槽内的全部第一氮化物层；通过掩膜遮挡住第二浅沟槽表面，去除掉第一浅沟槽内的部分第一氮化物层。
59.具体来讲，可以分阶段去除第一氮化物层：利用掩膜先遮挡住第一浅沟槽，去除掉第二浅沟槽内的全部第一氮化物层，再遮挡住第二浅沟槽，去除第一浅沟槽表面的第一氮化物层；或者，利用掩膜先遮挡住第二浅沟槽，去除掉第一浅沟槽表面的第一氮化物层，再遮挡出第一浅沟槽，去除掉第二浅沟槽内的全部第一氮化物层。
60.进一步的，在去除第一氮化物层之后，沉积第二氧化物层，如图5所示，为沉积了第二氧化物层的衬底剖面示意图。由于第二浅沟槽内的氮化物已经全部去除，因此，在第二浅沟槽内，第二氧化物层是沉积在第一氧化物层上的，从而增加了第二浅沟槽内底部以及侧壁的氧化物的厚度。而第一浅沟槽内由于有第一氮化物层的阻挡，第二氧化物层不会在第一浅沟槽内沉积，因此，在第一浅沟槽内仅保留有第一氧化物层。
61.本说明书实施例中，第一氧化物层的厚度以及第二氧化物层的厚度可以根据实际需要进行设定，例如，第一氧化物层的厚度范围为1nm～100nm，第二氧化物层的厚度范围为1nm～100nm。
62.在第一浅沟槽内以及第二浅沟槽内形成了厚度不同的氧化物层之后，在氧化物层上方继续形成第二氮化物层，如图6所示，为形成了第二氮化物层的衬底剖面示意图。进一步的，在第二浅沟槽内的第二氮化物层上填充介电层，如图7所示，为填充了介电层的衬底剖面示意图。介电层的材料可以根据实际需要进行选择，例如，填充氧化硅作为介电层。
63.为了更好的理解本说明书实施例提供的浅沟槽隔离方法，请参考图8，为采用本说明书实施例提供的方法形成的浅沟槽隔离结构在离子注入时，离子的渗入情况示意图。如图8所示，由于加厚了第二浅沟槽内的氧化层，离子仅能渗入到氧化层内，不会渗入到外围电路控制区，确保了外围电路控制区的特性。
64.综上所述，本说明书实施例提供的浅沟槽隔离方法，通过在第一浅沟槽以及外第二浅沟槽内形成厚度不同的氧化物层，在后续的离子注入过程中，能够有效防止掺杂物进入外围电路控制区，确保了外围电路控制区的特性，从而保证了半导体器件的性能。
65.本说明书实施例还提供一种浅沟槽隔离结构，如图9所示，为本说明书实施例提供的一种浅沟槽隔离结构的示意图，包括：
66.衬底91，衬底包括存储单元阵列区以及外围电路控制区；第一浅沟槽92，位于存储单元阵列区；第二浅沟槽93，位于外围电路控制区，用于隔离存储单元阵列区以及外围电路控制区；氧化物层94，覆盖在第一浅沟槽92内以及第二浅沟槽93内，第一浅沟槽92内的氧化物层厚度小于第二浅沟槽93内的氧化物层厚度；介电层95，位于第二浅沟槽内。
67.可选地，第一浅沟槽92的宽度小于第二浅沟槽93的宽度。
68.关于上述浅沟槽隔离结构，已经在本说明书实施例提供的浅沟槽隔离方法的实施例中进行了详细描述，此处就不做详细阐述说明了。
69.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
70.尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
71.显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。