形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统与流程

形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统
1.优先权主张
2.本技术案主张2020年3月12日申请的“形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统(methods of forming microelectronic devices,and related microelectronic devices,memory devices,and electronic systems)”的美国专利申请案第16/817,267号的申请日的权益。
技术领域
3.在各种实施例中，本公开大体上涉及微电子装置设计和制作领域。更具体地，本公开涉及形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统。


背景技术：

4.微电子行业的持续目标是增加例如非易失性存储器装置(例如，nand快闪存储器装置)的存储器装置的存储器密度(例如，每存储器裸片的存储器单元数目)。增加非易失性存储器装置中的存储器密度的一种方式是利用竖直存储器阵列(也被称作“三维(3d)存储器阵列”)架构。常规竖直存储器阵列包含延伸穿过包含导电结构和介电材料层次的一或多个堆叠结构中的开口的竖直存储器串。每一竖直存储器串可包含与竖直堆叠式存储器单元的串联组合串联耦合的至少一个选择装置。相比于具有常规平面(例如，二维)晶体管布置的结构，此类配置准许通过在裸片上朝上(例如，竖直)构建阵列来使更多数目的开关装置(例如，晶体管)位于单位裸片面积(即，所消耗的有源表面的长度和宽度)中。
5.竖直存储器阵列架构大体上包含存储器装置的堆叠结构的层次的导电结构与存取线(例如，字线)之间的电连接，使得可唯一地针对写入、读取或擦除操作来选择竖直存储器阵列的存储器单元。一种形成这类电连接的方法包含在存储器装置的堆叠结构的层次的边缘(例如，水平末端)形成所谓的“阶梯”(或“梯级”)结构。阶梯结构包含界定导电结构的接触区的个别“台阶”，导电接触结构可定位在所述接触区上以提供对导电结构的电存取。
6.遗憾的是，随着特征包装密度增加且对成型错误的容限降低，形成存储器装置(例如，nand快闪存储器装置)的常规方法造成可削弱所要存储器装置性能、可靠性和耐久性的非所要损坏。举例来说，在堆叠结构内的阶梯结构的台阶上形成导电接触结构的常规过程可击穿堆叠结构的导电结构，引起非所要的电流泄漏和短路。减少此类击穿的常规方法包含在初步堆叠结构内的阶梯结构的台阶处在牺牲性绝缘结构(例如，介电氮化物结构)上形成介电衬垫结构(例如，所谓的“凸台氮化物”结构)，之后再使初步堆叠结构经历所谓的“替换栅极”或“栅极持续”处理以将牺牲性绝缘结构的一或多个部分替换为导电结构并且形成堆叠结构。在替换栅极处理期间，介电衬垫结构还替换为导电材料以有效增加阶梯结构的台阶处的导电结构的部分的厚度并且在导电接触结构的后续形成期间消减前述击穿。然而，初步堆叠结构内的一些阶梯结构(例如，对称阶梯结构)的配置可在替换栅极处理期间引起导电材料对介电衬垫结构的不完全替换，且在阶梯结构的台阶处产生非所要缺陷(例
如，材料不一致、空隙化)。
7.因此，持续需要新的微电子装置(例如，存储器装置，例如3d nand快闪存储器装置)配置来促进存储器密度增加，同时缓解常规微电子装置配置的问题，并且持续需要形成微电子装置和包含新微电子装置配置的新电子系统的新方法。


技术实现要素：

8.根据本公开的实施例，微电子装置包括堆叠结构、阶梯结构、导电衬垫结构和导电接触结构。堆叠结构包括布置于层次中的竖直交替的导电结构和绝缘结构。层次中的每一个分别包括导电结构中的一个和绝缘结构中的一个。阶梯结构具有包括堆叠结构的层次中的至少一些的边缘的台阶。导电衬垫结构处于阶梯结构的台阶上并且包括贝塔相钨。导电接触结构处于导电衬垫结构上。
9.根据本公开的额外实施例，形成微电子装置的方法包括形成微电子装置结构。所述微电子装置结构包括堆叠结构，其包括布置于层次中的绝缘结构和额外绝缘结构的竖直交替序列；和阶梯结构，其具有包括堆叠结构的层次中的至少一些的边缘的台阶。经掺杂半导电衬里材料形成于阶梯结构的台阶上。经掺杂半导电衬里材料的部分转换成钨衬里材料。移除钨衬里材料的竖直延伸部分以在阶梯结构的台阶上形成离散钨衬垫结构。将堆叠结构的额外绝缘结构至少部分地替换为导电结构。在离散钨衬垫结构上形成导电接触结构。
10.根据本公开的又额外实施例，形成微电子装置的方法包括形成微电子装置结构。所述微电子装置结构包括堆叠结构，所述堆叠结构包括布置于层次中的绝缘结构和额外绝缘结构的竖直交替序列；和阶梯结构，其具有包括堆叠结构的层次中的至少一些的边缘的台阶。在阶梯结构的台阶处的堆叠结构的额外绝缘结构中的至少一些上方形成与其接触的经掺杂半导电衬里材料。移除经掺杂半导电衬里材料的竖直延伸部分以在阶梯结构的台阶上方形成离散半导电衬垫结构。将离散半导电衬垫结构转换成离散导电衬垫结构。将堆叠结构的额外绝缘结构的至少一些部分替换为导电结构。在离散导电衬垫结构上形成导电接触结构。
11.根据本公开的另外实施例，存储器装置包括堆叠结构、阶梯结构、导电衬垫结构、导电接触结构、数据线结构、源极结构、竖直延伸的存储器单元串阵列、存取线结构和控制装置。堆叠结构包括布置于层次中的竖直交替的导电结构和绝缘结构。所述层次中的每一个分别包括导电结构中的至少一个和绝缘结构中的至少一个。阶梯结构具有包括堆叠结构的层次中的至少一些的边缘的台阶。导电衬垫结构包括处于阶梯结构的台阶上的贝塔相钨。导电接触结构处于导电衬垫结构上。数据线结构位于堆叠结构之上。源极结构位于堆叠结构之下。竖直延伸的存储器单元串延伸穿过堆叠结构并且电连接到源极结构和数据线结构。存取线结构电连接到导电接触结构。控制装置竖直位于源极结构之下并且处于竖直延伸的存储器单元串阵列的水平边界内。控制装置电耦合到源极结构、数据线结构和存取线结构。
12.根据本公开的又另外实施例，电子系统包括输入装置、输出装置、以可操作方式耦合到所述输入装置和所述输出装置的处理器装置以及以可操作方式耦合到所述处理器装置的存储器装置。存储器装置包括微电子装置结构，其包括堆叠结构、阶梯结构、导电衬垫
结构和导电接触结构。所述堆叠结构包括层次，所述层次各自包括导电结构，且包括阿尔法相钨；和绝缘结构，其与导电结构竖直相邻并且包括介电氧化物材料。阶梯结构处于堆叠结构内并且具有包括层次中的至少一些的边缘的台阶。导电衬垫结构处于阶梯结构的台阶中的至少一些上并且包括贝塔相钨。导电接触结构处于导电衬垫结构上。
附图说明
13.图1a到1k是说明根据本公开的实施例的形成微电子装置的方法的部分横截面视图。
14.图2a到2c是说明根据本公开的额外实施例的形成微电子装置的方法的部分横截面视图。
15.图3是根据本公开的实施例的微电子装置的部分剖面透视图。
16.图4是说明根据本公开的实施例的电子系统的示意性框图。
具体实施方式
17.以下描述提供具体细节，例如材料成分、形状和大小，以便提供对本公开的实施例的充分描述。然而，所属领域的一般技术人员将理解，本公开的实施例可在不采用这些具体细节的情况下加以实践。实际上，可结合行业中采用的常规微电子装置制作技术实践本公开的实施例。另外，下文提供的描述不形成用于制造微电子装置(例如，存储器装置，例如3d nand快闪存储器装置)的完整过程流。下文所描述的结构并不形成完整的微电子装置。下文仅详细地描述理解本公开的实施例所必要的那些过程动作和结构。可由常规制造技术执行形成完整微电子装置的额外动作。
18.本文中呈现的图式仅出于说明性目的，且并不意图为任何特定材料、组件、结构、装置或系统的实际视图。预期图中所描绘的形状将因例如制造技术和/或公差而有变化。因此，本文中所描述的实施例不应被理解为限于如所说明的特定形状或区域，而是应包含例如由制造引起的形状偏差。举例来说，说明或描述为箱形的区域可具有粗糙和/或非线性特征，并且说明或描述为圆形的区域可包含一些粗糙和/或线性特征。此外，所说明的锐角可为圆角，且反之亦然。因此，图中所说明的区在性质上是示意性的，且其形状并不意图说明区的精确形状且不限制本权利要求书的范围。图式未必按比例。另外，图式之间的共同元件可保留相同数字编号。
19.如本文中所使用，“存储器装置”是指并包含展示但不限于存储器功能性的微电子装置。
20.如本文中所使用，术语“竖直”、“纵向”、“水平”和“横向”是参考结构的主平面且未必由地球的重力场界定。“水平”或“横向”方向是基本上平行于结构的主平面的方向，而“竖直”或“纵向”方向是基本上垂直于结构的主平面的方向。结构的主平面是由与结构的其它表面相比具有相对大面积的结构的表面界定。
21.如本文中所使用，被描述为彼此“相邻”的特征(例如，区、结构、装置)是指并包含位于彼此最邻近(例如，最靠近)处的所公开标识(或身份标识)的特征。不匹配“相邻”特征的所公开标识(或身份标识)的额外特征(例如，额外区、额外结构、额外装置)可安置于“相邻”特征之间。换句话说，“相邻”特征可定位成直接彼此相邻，使得无其它特征介入于“相
邻”特征之间；或“相邻”特征可定位成彼此间接相邻，使得具有除与至少一个“相邻”特征相关联的标识以外的标识的至少一个特征定位于“相邻”特征之间。因此，被描述为彼此“竖直相邻”的特征是指并包含位于彼此竖直最邻近(例如，竖直最靠近)处的所公开标识(或身份标识)的特征。此外，被描述为彼此“水平相邻”的特征是指并包含位于彼此水平最邻近(例如，水平最靠近)处的所公开标识(或身份标识)的特征。
22.如本文中所使用，术语“包括”、“包含”、“具有”和其语法等效物是包含端点的或开放的术语，其不排除额外的未列出元件或方法步骤，而且还包含更具限定性术语“由
…
组成”和“主要由
…
组成”以及其语法等效物。如本文所使用，关于材料、结构、特征或方法的术语“可”指示此类材料、结构、特征或方法预期用于实施本公开的实施例，且优选使用此类术语而非更具限制性的术语“是”，从而避免对于应该或必须排除可与之组合使用的其它可相容材料、结构、特征和方法的任何暗示。
23.如本文所使用，例如“下面”、“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”、“前部”、“后部”、“左”、“右”等空间相对术语可用于方便描述一个元件或特征与另一元件或特征的关系，如图中所图示。除非另外指定，否则除图中所描绘的取向之外，空间相对术语意图涵盖材料的不同取向。举例来说，如果图式中的材料倒置，那么被描述为在其它元件或特征“下方”或“下面”或“下”或“底部”的元件将定向于所述其它元件或特征的“上方”或“顶部”。因此，术语“下方”可视使用术语的上下文而定涵盖上方及下方两种定向，这对于所属领域的一般技术人员将显而易见。材料可能以其它方式取向(例如旋转90度、倒置、翻转)，且本文中所用的空间相对描述词相应地进行解释。
24.如本文中所使用，除非上下文另外明确指示，否则单数形式“一”和“所述”意图还包括复数形式。
25.如本文中所使用，“和/或”包含相关联的所列项中的一或多个的任何以及所有组合。
26.如本文中所使用，术语“被配置”参考以预定方式促进至少一个结构和至少一个设备中的一或多个的操作的所述结构和设备中的一或多个的大小、形状、材料成分、定向和布置。
27.如本文中所使用，关于给定参数、特性或条件的术语“基本上”意指并包含所属领域的一般技术人员将理解的给定参数、特性或条件符合方差度(如在可接受公差内)的程度。借助于实例，根据基本上满足的特定参数、特性或条件，参数、特性或条件可满足至少90.0％，可满足至少95.0％，可满足至少99.0％，可满足至少99.9％，或甚至满足100.0％。
28.如本文所使用，关于特定参数的数值的“约”或“大致”包含所述数值和所属领域的技术人员将理解的处于所述特定参数的可接受公差内的数值变异度。举例来说，关于数值的“约”或“大约”可包含额外数值，所述额外数值在所述数值的90.0％到110.0％范围内，例如在所述数值的95.0％到105.0％范围内、在所述数值的97.5％到102.5％范围内、在所述数值的99.0％到101.0％范围内、在所述数值的99.5％到100.5％范围内或在所述数值的99.9％到100.1％范围内。
29.除非上下文另有指示，否则本文中所描述的材料可由任何适合的过程形成，所述过程包含但不限于旋转涂布、毯覆式涂布、化学气相沉积(“cvd”)、原子层沉积(“ald”)、等离子增强型ald、物理气相沉积(“pvd”)(包含溅镀、蒸镀、电离pvd和/或等离子增强cvd)或
外延生长。取决于将要形成的具体材料，用于沉积或生长所述材料的技术可由本领域的技术人员选择。另外，除非上下文另有指示，否则可通过包含但不限于蚀刻(例如，干式蚀刻、湿式蚀刻、气相蚀刻)、离子铣削、研磨平坦化或其它已知方法的任何合适过程实现材料移除。
30.图1a到1k是说明形成微电子装置(例如，存储器装置，例如3d nand快闪存储器装置)的方法的实施例的简化部分横截面视图。通过本公开的方法形成的微电子装置可包含阶梯结构，其包含位于其台阶处的贝塔(β)相钨结构。结合下文提供的描述，所属领域的一般技术人员将显而易见本文所描述的方法和结构可用于各种装置和电子系统中。
31.再次参考图1a，微电子装置结构100可形成为包含初步堆叠结构102。初步堆叠结构102包含布置于层次108中的绝缘结构104和额外绝缘结构106的竖直交替(例如，沿z方向)序列。初步堆叠结构102的层次108中的每一个可包含绝缘结构104中的至少一个与额外绝缘结构106中的至少一个竖直相邻。初步堆叠结构102可形成为包含任何所要数目个层次108，例如大于或等于十六(16)个层次108、大于或等于三十二(32)个层次108、大于或等于六十四(64)个层次108或大于或等于一百个二十八(128)个层次108。
32.绝缘结构104可以由至少一种电绝缘材料形成并且包含至少一种电绝缘材料，如至少一种介电氧化物材料(例如，氧化硅(sio
x
)、磷硅酸盐玻璃、硼硅玻璃、硼磷硅玻璃、氟硅酸盐玻璃、氧化铝(alo
x
)、氧化铪(hfo
x
)、氧化铌(nbo
x
)、氧化钛(tio
x
)、氧化锆(zro
x
)、氧化钽(tao
x
)和氧化镁(mgo
x
)中的一或多种)、至少一种介电氮化物材料(例如，氮化硅(sin
y
))、至少一种介电氮氧化物材料(例如，氮氧化硅(sio
x
n
y
))和至少一种介电碳氧氮化物材料(例如，碳氧氮化硅(sio
x
c
z
n
y
))中的一或多种。本文中包含“x”、“y”和“z”中的一或多个的化学式(例如，sio
x
、alo
x
、hfo
x
、nbo
x
、tio
x
、sin
y
、sio
x
n
y
、sio
x
c
z
n
y
)表示含有一个元素的“x”个原子、另一元素的“y”个原子以及额外元素(如果存在)的“z”个原子针对另一元素(例如，si、al、hf、nb、ti)的每一个原子的平均比的材料。由于化学式表示相对原子比与不严格的化学结构，因此绝缘结构104可包括一或多种化学计量化合物和/或一或多种非化学计量化合物，且“x”、“y”和“z”(如果存在)的值可为整数或可为非整数。如本文所用，术语“非化学计量化合物”意指并包含具有某一元素成分的化合物，所述元素成分无法由定义明确的自然数的比表示并且违反定比定律和倍比定律。绝缘结构104中的每一个可个别地包含大体均匀分布或明显不均匀分布的至少一种绝缘材料。如本文中所使用，术语“均匀分布”意味着材料量不在结构的不同部分(例如，不同水平部分、不同竖直部分)改变。相反地，如本文中所使用，术语“不均匀分布”意指材料的量在整个结构的不同部分变化。在一些实施例中，绝缘结构104中的每一个展现大体均匀分布的电绝缘材料。在另外的实施例中，绝缘结构104中的至少一个展现明显不均匀分布的至少一种电绝缘材料。绝缘结构104中的一或多个可例如由至少两种不同电绝缘材料(例如，至少两种不同介电材料)的堆叠(例如，层合物)形成并且包含至少两种不同电绝缘材料(例如，至少两种不同介电材料)的堆叠(例如，层合物)。在一些实施例中，绝缘结构104中的每一个由二氧化硅(sio2)形成并且包含二氧化硅(sio2)。绝缘结构104可各自为大体平面的，并且可各自分别展现所要厚度。另外，绝缘结构104中的每一个可彼此大体相同(例如，展现大体相同的材料成分、材料分布、大小和形状)，或绝缘结构104中的至少一个可不同于绝缘结构104中至少一个其它绝缘结构(例如，展现不同材料成分、不同材料分布、不同大小和不同形状中的一或多个)。在一些实施例中，
绝缘结构104中的每一个与绝缘结构104中的每一其它绝缘结构大体相同。
33.初步堆叠结构102的层次108的额外绝缘结构106可以由至少一种额外电绝缘材料形成并且包含至少一种额外电绝缘材料。额外绝缘结构106和绝缘结构104的材料成分可经选择以使得绝缘结构104和额外绝缘结构106可相对于彼此选择性地被移除。额外绝缘结构106可相对于绝缘结构104在共同(例如，集体、一起)暴露于第一蚀刻剂期间选择性地可蚀刻，且绝缘结构104可相对于额外绝缘结构106在共同暴露于第二不同蚀刻剂期间选择性地可蚀刻。如本文中所使用，如果材料展现比另一种材料的蚀刻速率大至少约五倍(5x)，例如大约十倍(10x)、大约二十倍(20x)或大约四十倍(40x)的蚀刻速率，那么所述材料相对于所述另一种材料“选择性地可蚀刻”。额外绝缘结构106的材料成分不同于绝缘结构104的材料成分。额外绝缘结构106可包括额外电绝缘材料，例如至少一种介电氧化物材料(例如，sio
x
、磷硅酸盐玻璃、硼硅玻璃、硼磷硅玻璃、氟硅酸盐玻璃、alo
x
、hfo
x
、nbo
x
、tio
x
、zro
x
、tao
x
和mgo
x
中的一或多种)、至少一种介电氮化物材料(例如，sin
y
)、至少一种介电氮氧化物材料(例如，sio
x
n
y
)和至少一种介电碳氧氮化物材料(例如，sio
x
c
z
n
y
)中的一或多种。在一些实施例中，额外绝缘结构106是由介电氮化物材料形成并且包含介电氮化物材料，所述介电氮化物材料例如sin
y
(例如，si3n4)。额外绝缘结构106中的每一个可分别包含大体均匀分布的至少一种额外电绝缘材料，或明显不均匀分布的至少一种额外电绝缘材料。在一些实施例中，初步堆叠结构102的额外绝缘结构106中的每一个展现大体均匀分布的额外电绝缘材料。在额外实施例中，初步堆叠结构102的额外绝缘结构106中的至少一个展现明显不均匀分布的至少一种额外电绝缘材料。额外绝缘结构106可例如分别由至少两种不同额外电绝缘材料的堆叠(例如，层合物)形成并且包含至少两种不同额外电绝缘材料的堆叠(例如，层合物)。额外绝缘结构106可各自为大体平面的，并且可各自分别展现所要厚度。
34.继续参考图1a，微电子装置结构100可另外包含至少一种阶梯结构110，其包含由层次108的边缘(例如，水平末端)界定的台阶112(例如，接触区)。阶梯结构110可包含所要数量的台阶112。如图1a中所示，在一些实施例中，阶梯结构110的台阶112有序布置，使得沿x方向彼此水平相邻的台阶112对应于初步堆叠结构102的沿z方向彼此竖直相邻的层次108。在额外实施例中，阶梯结构110的台阶112无序布置，使得阶梯结构110的沿x方向彼此水平相邻的至少一些台阶112对应于初步堆叠结构102的沿z方向不彼此竖直相邻的层次108。
35.初步堆叠结构102可包含所要数量和分布(例如，间距和布置)的阶梯结构110。初步堆叠结构102可包含单一(例如，仅一个)阶梯结构110，或可包含多个(例如，多于一个)阶梯结构110。如果初步堆叠结构102包含多个阶梯结构110，那么阶梯结构110中的每一个可定位于初步堆叠结构102内的不同竖直方位(例如，沿z方向)处，或阶梯结构110中的至少一个可与阶梯结构110的至少一个其它阶梯结构定位于初步堆叠结构102内的大体相同的竖直方位(例如，沿z方向)处。如果多个阶梯结构110定位于初步堆叠结构102内的大体相同的竖直方位(例如，沿z方向)处，那么阶梯结构110可水平地以彼此串联、彼此并联或其组合的方式定位。如果初步堆叠结构102内的大体相同竖直方位(例如，沿z方向)(如果存在的话)处的多个阶梯结构110水平地彼此串联定位，那么阶梯结构110中的每一个可展现正斜度，阶梯结构110中的每一个可展现负斜度，或阶梯结构110中的至少一个可展现正斜度且阶梯结构110中的至少一个其它阶梯结构可展现负斜度。举例来说，初步堆叠结构102可包含一
或多个凹部结构，其分别包括具有正斜度的第一阶梯结构110，以及与第一阶梯结构110水平相邻并且串联并且具有负斜度的第二阶梯结构110。
36.接下来参考图1b，任选地，介电衬里材料114可形成于初步堆叠结构102的暴露表面上或上方。如图1b中所示，介电衬里材料114可形成于初步堆叠结构102的至少部分地界定阶梯结构110的暴露表面(例如，暴露的水平表面、暴露的竖直表面)上或上方。任选地，介电衬里材料114也可形成于初步堆叠结构102的处于阶梯结构110的边界(例如，水平边界、竖直边界)外部的额外暴露表面(例如，暴露的水平表面、暴露的竖直表面)上或上方。介电衬里材料114(如果经形成)可至少部分地(例如，大体)顺应由上面形成有介电衬里材料114的表面(例如，水平表面、竖直表面)界定的表面形态。在额外实施例中，介电衬里材料114不形成于初步堆叠结构102的暴露表面上或上方。
37.介电衬里材料114(如果经形成)可由具有不同于初步堆叠结构102的额外绝缘结构106的蚀刻选择性的至少一种介电材料形成并且包含所述至少一种介电材料。介电衬里材料114可例如具有大体上类似于初步堆叠结构102的绝缘结构104的蚀刻选择性的蚀刻选择性。介电衬里材料114的部分可用于在后续处理动作(例如，后续材料移除动作，例如后续蚀刻动作)期间保护(例如，掩蔽)初步堆叠结构102的部分，如下文进一步详细描述。借助于非限制性实例，如果经形成，那么介电衬里材料114可由至少一种含氧介电材料形成并且包含至少一种含氧介电材料，例如介电氧化物材料(例如，sio
x
、磷硅酸盐玻璃、硼硅玻璃、硼磷硅玻璃、氟硅酸盐玻璃、alo
x
、hfo
x
、nbo
x
和tio
x
)、介电氮氧化物材料(例如，sio
x
n
y
)和介电碳氧氮化物材料(例如，sio
x
c
z
n
y
)中的一或多种。介电衬里材料114的材料成分可与初步堆叠结构102的绝缘结构104的材料成分大体相同或可不同。在一些实施例中，介电衬里材料114由sio
x
(例如，sio2)形成并且包含sio
x
(例如，sio2)。
38.介电衬里材料114(如果经形成)可形成为展现小于阶梯结构110的个别台阶112的沿x方向的水平尺寸(例如，宽度)的所要厚度。介电衬里材料114的厚度可例如小于或等于阶梯结构110的水平最小台阶112的沿x方向的宽度的一半。借助于非限制性实例，介电衬里材料114的厚度可在从约10埃到约到约的范围内，例如在从约到约的范围内。在一些实施例中，介电衬里材料114的厚度小于或等于初步堆叠结构102的个别绝缘结构104的厚度(例如，大体相同)。
39.介电衬里材料114(如果存在)可使用一或多个常规保形沉积过程形成，例如常规保形cvd过程和常规ald过程中的一或多个。
40.接下来参考图1c，可选择性地移除阶梯结构110的台阶112处的初步堆叠结构102的绝缘结构104的部分，以暴露阶梯结构110的台阶112处的初步堆叠结构102的额外绝缘结构106的水平表面(例如，上表面)。如图1c中所示，如果先前已形成介电衬里材料114(图1c)，那么也可在维持介电衬里材料114的竖直延伸(例如，沿z方向)部分(图1c)的同时移除阶梯结构110的台阶112处的介电衬里材料114的水平延伸部分(图1c)，以在阶梯结构110的台阶112的水平末端(例如，沿x方向)处形成介电间隔物结构116。介电间隔物结构116可覆盖阶梯结构110的台阶112处的初步堆叠结构102的竖直延伸表面(例如，侧表面)，例如初步堆叠结构102的绝缘结构104和额外绝缘结构106的竖直延伸表面(例如，侧表面)。如果介电衬里材料114(图1c)还形成在阶梯结构110的边界(例如，水平边界、竖直边界)外部，那么介电间隔物结构116中的一些可形成为覆盖处于阶梯结构110的边界(例如，水平边界、竖直边
界)外部的初步堆叠结构102的竖直延伸表面。
41.可使用常规材料移除过程(例如，常规蚀刻过程)和常规材料移除设备(在本文中不进行详细地描述)选择性地移除绝缘结构104的部分以及任选地，阶梯结构110的台阶112处的介电衬里材料114(图1c)(如果存在)的部分。举例来说，位于阶梯结构110的边界(例如，水平边界、竖直边界)内的绝缘结构104和介电衬里材料114(图1c)(如果存在)的至少部分可经历常规各向异性蚀刻过程(例如，常规各向异性干式蚀刻过程)以暴露阶梯结构110的台阶112处的初步堆叠结构102的额外绝缘结构106的水平表面并且形成介电间隔物结构116(在介电衬里材料114(图1c)先前已形成的情况下)。
42.接下来参考图1d，半导电衬里材料118可形成于微电子装置结构100的暴露上表面上或上方。半导电衬里材料118可形成为覆盖处于阶梯结构110的边界(例如，水平边界、竖直边界)内部和外部的微电子装置结构100的暴露的水平延伸表面和暴露的竖直延伸表面。举例来说，如图1d中所示，半导电衬里材料118可形成于阶梯结构110的边界内的额外绝缘结构106和介电间隔物结构116(如果存在)的暴露表面上或上方，以及处于阶梯结构110的边界外部的绝缘结构104、额外绝缘结构106和介电间隔物结构116(如果存在)的暴露表面上或上方。半导电衬里材料118可至少部分地(例如，大体)顺应由上面形成有半导电衬里材料118的表面(例如，水平表面、竖直表面)界定的表面形态。
43.半导电衬里结构118可由至少一种半导电材料形成且包含至少一种半导电材料，例如硅材料、硅锗材料、硼材料、锗材料、砷化镓材料、氮化镓材料和磷化铟材料中的一或多种。借助于非限制性实例，半导电衬里结构118可由至少一种硅材料形成且包含至少一种硅材料。如本文中所使用，术语“硅材料”意指并包含含元素硅或硅化合物的材料。半导电衬里材料118可例如由一或多种单晶硅和多晶硅形成且包含一或多种单晶硅和多晶硅。在一些实施例中，半导电衬里材料118包括多晶硅。
44.半导电衬里材料118可形成为展现小于阶梯结构110的个别台阶112的沿x方向的水平尺寸(例如，宽度)的所要厚度。介电衬里材料114的厚度可例如小于或等于初步堆叠结构102的层次108中的一个的厚度(包含其绝缘结构104和额外绝缘结构106的组合厚度)。借助于非限制性实例，介电衬里材料114的厚度可在从约20埃到约的范围内，例如从约到约或从约到约的范围内。
45.半导电衬里材料118可使用一或多个常规保形沉积过程形成，例如常规保形cvd过程和常规ald过程中的一或多个。
46.接下来，参考图1e，可用一或多种掺杂剂(例如，化学物种)掺杂(例如，浸渍)半导电衬里材料118(图1d)以形成经掺杂半导电衬里材料120。如图1e中所示，经掺杂半导电衬里材料120可包含水平延伸部分122和竖直延伸部分124。经掺杂半导电衬里材料120的水平延伸部分122内的掺杂剂的最大竖直深度(例如，沿z方向)可大于经掺杂半导电衬里材料120的竖直延伸部分124内的掺杂剂的最大水平深度(例如，沿x方向)。换句话说，与延伸到经掺杂半导电衬里材料120的竖直延伸部分124的厚度(例如，沿x方向)中相比，掺杂剂可相对较深地延伸到经掺杂半导电衬里材料120的水平延伸部分122的厚度(例如，沿z方向)中。在一些实施例中，掺杂剂散布到或大体邻近经掺杂半导电衬里材料120的水平延伸部分122的下部竖直边界(例如，沿z方向)；且掺杂剂仅部分地散布穿过(例如，少于完全穿过，例如
小于或等于约75％地穿过、小于或等于约50％地穿过，或小于或等于约25％地穿过)经掺杂半导电衬里材料120的竖直延伸部分124的厚度(例如，沿x方向)。举例来说，如图1e中所示，经掺杂半导电衬里材料120的竖直延伸部分124可包含掺杂区126，以及与掺杂区126水平相邻(例如，沿x方向水平处于掺杂区126下方)的基本未经掺杂区128。
47.如下文进一步详细描述，经掺杂半导电衬里材料120的掺杂剂可包括促进或有助于后续从经掺杂半导电衬里材料120形成钨(例如，β相钨)的材料。在一些实施例中，掺杂剂包括至少一种n型掺杂剂，如磷(p)、砷(ar)、锑(sb)和铋(bi)中的一或多种。在额外实施例中，掺杂剂包括至少一种p型掺杂剂，如硼(b)、铝(al)和镓(ga)中的一或多种。在其它实施例中，掺杂剂包括碳(c)、氟(f)、氯(cl)、溴(br)、氢(h)、氘(2h)、氦(he)、氖(ne)和氩(ar)中的一或多种。
48.经掺杂半导电衬里材料120的水平延伸部分122可分别展现其半导电材料内的大体均匀分布的掺杂剂，或可分别展现其半导电材料内的不均匀分布的掺杂剂。在一些实施例中，经掺杂半导电衬里材料120的水平延伸部分122中的每一个展现其半导电材料内的大体均匀分布的掺杂剂，使得水平延伸部分122展现其半导电材料内的大体均匀(例如，均等、不可变)分布的掺杂剂。举例来说，包含在经掺杂半导电衬里材料120的每一个别水平延伸部分122中的掺杂剂的量(例如，原子浓度)在水平延伸部分122的整个竖直尺寸(例如，沿z方向)内可能不会显著变化。在额外实施例中，经掺杂半导电衬里材料120的水平延伸部分122中的一或多个(例如，每一个)展现其半导电材料内的明显不均匀分布的掺杂剂，使得水平延伸部分122展现其半导电材料内的明显不均匀(例如，不均等、可变)分布的掺杂剂。举例来说，包含在经掺杂半导电衬里材料120的水平延伸部分122的每一个别水平延伸部分中的掺杂剂的量(例如，原子浓度)可在水平延伸部分122的整个竖直尺寸(例如，沿z方向)上变化(例如，增加、减小)。
49.如先前论述，经掺杂半导电衬里材料120的竖直延伸部分124可分别展现其半导电材料内的不均匀分布的掺杂剂，使得每一竖直延伸部分124分布展现掺杂区126和基本未经掺杂区128。继而，经掺杂半导电衬里材料120的竖直延伸部分124的掺杂区126中的每一个可分别展现其半导电材料内的大体均匀分布的掺杂剂，或可分别展现其半导电材料内的不均匀分布的掺杂剂。在一些实施例中，经掺杂半导电衬里材料120的竖直延伸部分124的掺杂区126中的每一个展现其半导电材料内的大体均匀分布的掺杂剂，使得竖直延伸部分124的掺杂区126展现其半导电材料内的基本均匀(例如，均等、到可变)分布的掺杂剂。举例来说，包含在每一个别掺杂区126中的掺杂剂的量(例如，原子浓度)在掺杂区126的整个水平尺寸(例如，沿x方向)上可能不会显著变化。在额外实施例中，经掺杂半导电衬里材料120的竖直延伸部分124的掺杂区126中的一或多个(例如，每一个)展现其半导电材料内的明显不均匀分布的掺杂剂，使得竖直延伸部分124的掺杂区126展现其半导电材料内的显著不均匀(例如，不均等、可变)分布的掺杂剂。举例来说，包含在掺杂区126的每一个别掺杂区中的掺杂剂的量(例如，原子浓度)可在掺杂区126的整个水平尺寸(例如，沿x方向)上变化(例如，增加、减小)。
50.可使用常规过程(例如，常规植入过程、常规扩散过程，在本文中不进行详细地描述)用至少一种掺杂剂掺杂半导电衬里材料118(图1d)以形成经掺杂半导电衬里材料120。作为非限制性实例，可将一或多种含磷物种(例如，磷原子、含磷分子、磷化离子、含磷离子)
植入到半导电衬里材料118(图1d)中以形成经掺杂半导电衬里材料120。举例来说，含磷物种可包括磷化离子(p3‑
)。作为另一非限制性实例，可将一或多种含砷物种(例如，砷原子、含砷分子、砷离子、含砷离子)植入到半导电衬里材料118(图1d)中以形成经掺杂半导电衬里材料120。举例来说，含砷物种可包括砷离子(as
3+
)。在一些实施例中，在掺杂剂植入之后，经掺杂半导电衬里材料120的至少水平延伸部分122内的掺杂剂的量在从约0.001原子％到约10原子％的范围内。
51.接下来参考图1f，可将经掺杂半导电衬里材料120(图1e)的部分转换成包含钨和经掺杂半导电衬里材料120(图1e)的掺杂剂的钨衬里材料130。与经掺杂半导电衬里材料120(图1e)的不包含分散在其中的掺杂剂的半导电材料相比，转换过程可将经掺杂半导电衬里材料120(图1e)的包含分散在其中的掺杂剂的半导电材料(例如，硅材料，例如多晶硅)的部分相对地更快速地转换成钨。因此，如图1f中所示，转换过程可将水平延伸部分122(图1e)和经掺杂半导电衬里材料120(图1e)的竖直延伸部分122(图1e)的掺杂区126(图1e)转换成钨衬里材料130，同时至少部分地(例如，大体上)维持经掺杂半导电衬里材料120(图1e)的基本未经掺杂区128(图1e)以形成半导电间隔物结构129(例如，多晶硅间隔物结构)。钨衬里材料130可包含由经掺杂半导电衬里材料120(图1e)的水平延伸部分122(图1e)形成的水平延伸部分132，以及由经掺杂半导电衬里材料120(图1e)的竖直延伸部分122(图1e)的掺杂区126(图1e)形成的竖直延伸部分134。半导电间隔物结构129可定位成与钨衬里材料130的竖直延伸部分134水平相邻(例如，沿x方向水平处于钨衬里材料130的竖直延伸部分134下方)。
52.钨衬里材料130的钨中的至少一些可包括β相钨。β相钨具有亚稳定的a15立方结构。β相钨的晶粒可展现大体柱状形状。包含于钨衬里材料130内的钨可仅存在于β相中，或可存在于β相中和阿尔法(α)相中。如果存在，那么α相钨具有亚稳态体心立方结构。α相钨的晶粒可展现大体等角形状。如果钨衬里材料130包含β相钨和α相钨，那么包含在钨衬里材料130中的β相钨的量可不同于包含在钨衬里材料130中的α相钨的量，或可与包含在钨衬里材料130中的α相钨的量大体相同。在一些实施例中，包含在钨衬里材料130中的β相钨的量大于包含在钨衬里材料130中的α相钨的量。举例来说，包含在钨衬里材料130中的钨的至少一大部分(例如，大于50％，例如大于或等于约60％、大于或等于约70％、大于或等于约80％、大于或等于约90％、大于或等于约95％或大于或等于约99％)可存在于β相中。
53.包含在钨衬里材料130中的掺杂剂可与包含在用于形成钨衬里材料130的经掺杂半导电衬里材料120(图1e)中的掺杂剂大体相同。举例来说，包含在水平延伸部分122(图1e)和经掺杂半导电衬里材料120(图1e)的竖直延伸部分122(图1e)的掺杂区126(图1e)中的掺杂剂(例如，n型掺杂剂、p型掺杂剂、其它掺杂剂)也可存在于钨衬里材料130的水平延伸部分132和竖直延伸部分134中。在一些实施例中，钨衬里材料130包含掺杂有as和p中的一或多个的β相钨。钨衬里材料130的掺杂剂可支持(例如，有助于、促进)钨衬里材料130的β相钨的稳定性。
54.钨衬里材料130可展现其掺杂剂的大体均匀分布，或可展现其掺杂剂的不均匀分布。钨衬里材料130内的掺杂剂分布可与经掺杂半导电衬里材料120(图1e)的含掺杂剂部分(例如，水平延伸部分122和竖直延伸部分122的掺杂区126)内的掺杂剂分布大体相同或可不同。在一些实施例中，钨衬里材料130内的掺杂剂分布与经掺杂半导电衬里材料120(图
1e)的水平延伸部分122(图1e)和竖直延伸部分122(图1e)的掺杂区126(图1e)内的掺杂剂分布大体相同。
55.可通过用一或多种化学物种处理经掺杂半导电衬里材料120(图1e)以有助于其半导电材料(例如，硅材料)转换成钨(例如，β相钨、α相钨)，以此形成钨衬里材料130。借助于非限制性实例，如果经掺杂半导电衬里材料120(图1e)包括经掺杂硅材料，例如经掺杂多晶硅，那么可用六氟化钨(wf6)处理经掺杂半导电衬里材料120(图1e)以形成钨衬里材料130。经掺杂半导电衬里材料120(图1e)的硅(si)可与wf6反应以产生钨(w)和四氟化硅(sif4)。移除产生的sif4气体。产生的w与经掺杂半导电衬里材料120(图1e)的掺杂剂保持在一起以形成钨衬里材料130。可使用常规cvd设备在从约200℃到约500℃的范围内的温度下用wf6处理经掺杂半导电衬里材料120(图1e)。
56.接下来参考图1g，可大致移除钨衬里材料130(图1f)的竖直延伸部分134(图1f)以暴露半导电间隔物结构129的竖直延伸表面。在移除钨衬里材料130(图1f)的竖直延伸部分134(图1f)之后保留钨衬里材料130(图1f)的水平延伸部分132(图1f)的部分以形成钨衬垫结构136。钨衬垫结构136可彼此隔开并且分离。如图1g中所示，钨衬垫结构136中的至少一些可竖直定位于阶梯结构110的台阶112处的初步堆叠结构102的额外绝缘结构106的部分上。钨衬垫结构136中的至少一些也可竖直定位于阶梯结构110的台阶112处的介电间隔结构116和半导电间隔物结构129的部分上。如图1g中所示，一或多个额外钨衬垫结构136可定位于处于阶梯结构110的边界(例如，水平边界、竖直边界)外部的初步堆叠结构102的表面上或上方。
57.钨衬垫结构136的厚度(例如，沿z方向)可小于或等于钨衬里材料130(图1f)的水平延伸部分132(图1f)的厚度。在一些实施例中，用于大致移除钨衬里材料130(图1f)的竖直延伸部分134(图1f)的材料移除过程还部分地移除钨衬里材料130(图1f)的水平延伸部分132(图1f)，使得钨衬垫结构136中的每一个的厚度小于(例如，薄于)钨衬里材料130(图1f)的形成钨衬垫结构136的水平延伸部分132(图1f)的厚度。在一些实施例中，钨衬垫结构136中的每一个分别具有钨衬里材料130(图1f)的形成钨衬垫结构136的水平延伸部分132(图1f)的厚度的从约10％到约70％(例如，从约30％到约70％、从约40％到约60％)的范围内的厚度。
58.可通过用至少一种蚀刻剂(例如，湿式蚀刻剂)处理钨衬里材料130(图1f)，移除钨衬里材料130(图1f)的竖直延伸部分134(图1f)(并且可形成钨衬垫结构136)。借助于非限制性实例，蚀刻剂可包括磷酸
‑
乙酸
‑
硝酸(pan)蚀刻剂。可使用常规过程(例如，旋转涂布过程、喷涂过程、浸入涂布工艺、蒸汽涂布过程、浸泡过程、其组合)和常规处理设备(在本文中不进行详细地描述)使钨衬里材料130(图1f)暴露于蚀刻剂。
59.接下来参考图1h，可选择性地移除半导电间隔物结构129(图1g)。半导电间隔物结构129(图1g)的选择性移除可暴露阶梯结构110的台阶112处的初步堆叠结构102的额外绝缘结构106的部分。举例来说，半导电间隔物结构129(图1g)的选择性移除可暴露额外绝缘结构106的水平表面(例如，上表面)的先前被半导电间隔物结构129(图1g)覆盖(例如，与其紧邻)的部分。半导电间隔物结构129(图1g)的选择性移除也可暴露阶梯结构110的台阶112处的绝缘结构104的竖直表面(例如，侧表面)，以及阶梯结构110的台阶112处的介电间隔结构116(如果存在)的竖直表面(例如，侧表面)。另外，如果半导电间隔物结构129(图1g)中的
一或多个位于阶梯结构110的边界(例如，竖直边界、水平边界)外部，那么半导电间隔物结构129(图1g)中的一或多个的选择性移除也可露出(例如，暴露)微电子装置结构100的表面(例如，与半导电间隔物结构129(图1g)中的一或多个直接相邻(例如，直接水平相邻、直接竖直相邻)的绝缘结构104、额外绝缘结构106和介电间隔结构116(如果存在)中的一或多个的表面)。
60.如图1h中所示，半导电间隔物结构129(图1g)的选择性移除可形成介于相邻钨衬垫结构136之间的气隙138。气隙138可各自分别从竖直相对较高钨衬垫结构136的下部竖直边界(例如，下表面)竖直延伸(例如，沿z方向)到与竖直相对较高钨衬垫结构136水平相邻的竖直相对较低钨衬垫结构136的下部竖直边界(例如，下表面)。另外，气隙138可各自分别从钨衬垫结构136中的一个的水平边界(例如，侧表面)水平延伸(例如，沿x方向)到微电子装置结构100的与钨衬垫结构136水平相邻的至少一个其它结构(例如，介电间隔物结构116(如果存在)、绝缘结构104、额外绝缘结构106)的水平边界。
61.可通过用被配制成移除半导电间隔物结构129(图1g)而不会显著移除钨衬垫结构136、介电间隔结构116(如果存在)、绝缘结构104和额外绝缘结构106的暴露部分的至少一种蚀刻剂(例如，湿式蚀刻剂)来处理微电子装置结构100，以此选择性地移除半导电间隔物结构129(图1g)。借助于非限制性实例，蚀刻剂可包括氢氟酸(hf)、缓冲氧化物蚀刻剂(boe)和硝酸(hno3)中的一或多个。在一些实施例中，蚀刻剂包括包含比率为从约500:1到约100:1的范围内的水和hf的溶液。材料移除过程可选择性地移除半导电间隔物结构129(图1g)，并且也可清洁和冲洗初步堆叠结构102、介电间隔物结构116(如果存在)和钨衬垫结构136的暴露表面。在一些实施例中，材料移除过程包含用含水hf溶液处理微电子装置结构100，随后用四甲基铵氢氧化物(tmah)进行处理。
62.再次参考图1i，在额外实施例中，并非移除半导电间隔物结构129(图1g)以形成气隙138(图1h)，而是半导电间隔物结构129(图1g)可转换成绝缘间隔物结构140。举例来说，绝缘间隔物结构140可由通过氧化半导电间隔物结构129(图1g)的半导电材料(例如，硅材料)形成的介电氧化物材料(例如，sio
x
)形成并且包含所述介电氧化物材料。在一些实施例中，绝缘间隔物结构140由sio
x
(例如，sio2)形成并且包含sio
x
(例如，sio2)。在额外实施例中，绝缘间隔物结构140由不同介电材料形成并且包含不同介电材料，例如介电氮氧化物材料(例如，sio
x
n
y
)。
63.如图1i中所示，绝缘间隔物结构140可介入于相邻钨衬垫结构136之间。绝缘间隔物结构140可各自分别从竖直相对较高钨衬垫结构136的下部竖直边界(例如，下表面)竖直延伸(例如，沿z方向)到与竖直相对较高钨衬垫结构136水平相邻的竖直相对较低钨衬垫结构136的下部竖直边界(例如，下表面)。另外，绝缘间隔物结构140可各自分别从钨衬垫结构136中的一个的水平边界(例如，侧表面)水平延伸(例如，沿x方向)到微电子装置结构100的与钨衬垫结构136水平相邻的至少一个其它结构(例如，介电间隔物结构116(如果存在)、绝缘结构104、额外绝缘结构106)的水平边界。
64.绝缘间隔物结构140(如果经形成)可使用一或多种常规过程(例如，常规氧化过程)(在本文中不进行详细地描述)形成。作为非限制性实例，半导电间隔物结构129(图1g)可暴露于含氧气氛(例如，含有o2气体和/或另一氧化剂的气氛)以形成绝缘间隔物结构140。在一些实施例中，半导电间隔物结构129(图1g)暴露于空气达足够长的时间段以形成
绝缘间隔物结构140。
65.返回参考图1h，在形成气隙138(或绝缘间隔物结构140(图1i))之后，微电子装置结构100经历额外处理以将初步堆叠结构102的额外绝缘结构106至少部分地替换为导电结构。举例来说，参考图1j，图1h(或图1i)中描绘的处理阶段的微电子装置结构100可经历所谓的“替换栅极”或“栅极持续”处理动作以将初步堆叠结构102(图1h)的层次108(图1h)的额外绝缘结构106(图1h)至少部分地替换为导电结构144并且形成堆叠结构142。堆叠结构142包含布置于层次146中的绝缘结构104和导电结构144的竖直交替(例如，沿z方向)序列。堆叠结构142的层次146中的每一个包含绝缘结构104中的至少一个与导电结构144中的至少一个竖直相邻。导电结构144可接触(例如，物理上接触、电接触)阶梯结构110的台阶112处的钨衬垫结构136。
66.导电结构144可由至少一种导电材料形成并且包含至少一种导电材料，例如金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物和经导电掺杂的半导体材料中的一或多种。借助于非限制性实例，导电结构144可由以下各项中的一或多个形成并且包含以下各项中的一或多个：钨(w)、氮化钨(wn
y
)、镍(ni)、钽(ta)、氮化钽(tan
y
)、硅化钽(tasi
x
)、铂(pt)、铜(cu)、银(ag)、金(au)、铝(al)、钼(mo)、钛(ti)、氮化钛(tin
y
)、硅化钛(tisi
x
)、氮化钛硅(tisi
x
n
y
)、氮化钛铝(tial
x
n
y
)、氮化钼(mon
x
)、铱(ir)、氧化铱(iro
z
)、钌(ru)、氧化钌(ruo
z
)和经导电掺杂的硅。在一些实施例中，导电结构144由钨(w)形成并且包含钨(w)。
67.导电结构144的导电材料(例如，钨)中的至少一些可具有不同于钨衬垫结构136的钨的结晶相结构的结晶相结构。借助于非限制性实例，导电结构144可形成为包括α相钨。包含于导电结构144内的钨可仅存在于α相中，或可存在于α相中和β相中。如果导电结构144包含α相钨和β相钨，那么包含在导电结构144中的α相钨的量可大于包含在导电结构144中的β相钨的量。举例来说，包含在导电结构144中的钨的至少一大部分(例如，大于50％，例如大于或等于约60％、大于或等于约70％、大于或等于约80％、大于或等于约90％、大于或等于约95％或大于或等于约99％)可存在于α相中。在一些实施例中，导电结构144由α相钨形成并且包含α相钨，且钨衬垫结构136由β相钨形成并且包含β相钨。
68.在替换栅极处理期间，初步堆叠结构102(图1h)可经历相对于绝缘结构104选择性地移除(例如，选择性地剥露)每一额外绝缘结构106(图1h)的至少一部分(例如，全部、不到全部)的材料移除过程。举例来说，可形成竖直延伸(例如，沿z方向)穿过初步堆叠结构102(图1h)的狭槽(例如，狭缝、开口、沟槽)，并且接着可使用一或多个蚀刻剂穿过所述狭槽选择性地移除额外绝缘结构106的部分。此后，可用导电材料(例如，钨)填充由额外绝缘结构106(图1h)的经移除部分形成的敞开体积(例如，空隙空间)以形成导电结构144。
69.接下来参考图1k，隔离材料147可形成于堆叠结构142、阶梯结构110和钨衬垫结构136上或上方；且可形成竖直延伸穿过隔离材料147并且接触(例如，物理接触、电接触)钨衬垫结构136的导电接触结构148。在一些实施例中，导电接触结构148形成为落在钨衬垫结构136上。如图1k中所示，隔离材料147可基本上覆盖阶梯结构110和钨衬垫结构136，并且可基本上环绕导电接触结构148的侧表面(例如，侧壁)。隔离材料147可展现大体平面的上部竖直边界，以及与其下的表面形态互补(例如，大致镜像)的显著非平面下部竖直边界。
70.隔离材料147可由至少一种介电材料形成并且包含至少一种介电材料，例如至少一种介电氧化物材料(例如，sio
x
，磷硅酸盐玻璃、硼硅玻璃、硼磷硅玻璃、氟硅酸盐玻璃、
alo
x
、hfo
x
、nbo
x
、tio
x
、zro
x
、tao
x
和mgo
x
中的一或多种)、至少一种介电氮化物材料(例如，sin
y
)、至少一种介电氮氧化物材料(例如，sio
x
n
y
)、至少一种介电碳氧氮化物材料(例如，sio
x
c
z
n
y
)和非晶碳中的一或多种。隔离材料147可包含大体均匀分布或明显不均匀分布的至少一种介电材料。在一些实施例中，隔离材料147展现大体均匀分布的介电材料。在另外的实施例中，隔离材料147展现明显不均匀分布的至少一种介电材料。举例来说，隔离材料147可由至少两种不同介电材料的堆叠(例如，层合物)形成并且包含至少两种不同介电材料的堆叠(例如，层合物)。在一些实施例中，隔离材料147由sio2形成并且包含sio2。任选地，至少一种非氧化物介电衬里材料(例如，介电氮化物衬里材料，例如sin
y
)可形成为介入于隔离材料147与堆叠结构142的钨衬垫结构136和导电结构144之间。举例来说，非氧化物介电衬里材料可用于阻碍或防止钨衬垫结构136和导电结构144在形成隔离材料147(例如，在隔离材料147形成为包括介电氧化物材料，例如sio2的情况下)期间氧化。
71.导电接触结构148可以由至少一种导电材料形成并且包含至少一种导电材料，例如金属(例如，w、ti、mo、nb、v、hf、ta、cr、zr、fe、ru、os、co、rh、ir、ni、pa、pt、cu、ag、au、al)、合金(例如，co基合金、fe基合金、ni基合金、fe和ni基合金、co和ni基合金、fe和co基合金、co和ni和fe基合金、al基合金、cu基合金、mg基合金、ti基合金、钢、低碳钢、不锈钢)、含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)、导电掺杂半导体材料(例如，导电掺杂si、导电掺杂ge、导电掺杂sige)中的一或多种。导电接触结构148中的每一个可具有大体相同的材料成分，或导电接触结构148中的至少一个与导电接触结构148中的至少一个其它导电接触结构相比可具有不同材料成分。
72.导电接触结构148可各自分别设置于钨衬垫结构136中的一个上或上方的所要水平方位(例如，沿x方向并且沿垂直于x方向的另一水平方向)处。如图1k中所示，在一些实施例中，导电接触结构148中的每一个分别在钨衬垫结构136中的一个上大体水平居中。举例来说，导电接触结构148可在钨衬垫结构136上沿x方向并且沿垂直于x方向的另一水平方向(例如，y方向)大体水平居中。因此，导电接触结构148可偏离(例如，沿x方向)直接竖直(例如，沿z方向)位于钨衬垫结构136之下并且部分地界定阶梯结构110的台阶112的导电结构144的部分(例如，水平末端部分)的水平中心。在额外实施例中，导电接触结构148中的一或多个分别水平偏离(例如，沿x方向和/或沿垂直于x方向的另一水平方向)与其相关联(例如，直接竖直位于其下)的钨衬垫结构136的水平中心。举例来说，导电接触结构148中的至少一个(例如，全部、不到全部)可沿x方向水平偏离上面有导电接触结构148的钨衬垫结构136的水平中心。作为另一实例，导电接触结构148中的至少一个(例如，全部、不到全部)可沿垂直于x方向的另一水平方向水平偏离上面有导电接触结构148的钨衬垫结构136的水平中心。
73.可通过常规过程(例如，常规材料沉积过程；常规材料移除过程，例如常规蚀刻过程)和常规处理设备(在本文中不进行详细地描述)形成隔离材料147和导电接触结构148。钨衬垫结构136可阻碍防止或防止在形成导电接触结构148期间对堆叠结构142的层次146的非所要损坏。举例来说，钨衬垫结构136可防止阶梯结构110的台阶112处的堆叠结构142的导电结构144的部分在用于形成隔离材料147中的开口的一或多个蚀刻过程期间受到非所要损坏(例如，击穿)，所述开口随后填充有导电材料以形成导电接触结构148。
74.因此，根据本公开的实施例，微电子装置包括堆叠结构、阶梯结构、导电衬垫结构
和导电接触结构。堆叠结构包括布置于层次中的竖直交替的导电结构和绝缘结构。层次中的每一个分别包括导电结构中的一个和绝缘结构中的一个。阶梯结构具有包括堆叠结构的层次中的至少一些的边缘的台阶。导电衬垫结构处于阶梯结构的台阶上并且包括贝塔相钨。导电接触结构处于导电衬垫结构上。
75.此外，根据本公开的实施例，形成微电子装置的方法包括形成微电子装置结构。所述微电子装置结构包括堆叠结构，其包括布置于层次中的绝缘结构和额外绝缘结构的竖直交替序列；和阶梯结构，其具有包括堆叠结构的层次中的至少一些的边缘的台阶。经掺杂半导电衬里材料形成于阶梯结构的台阶上。经掺杂半导电衬里材料的部分转换成钨衬里材料。移除钨衬里材料的竖直延伸部分以在阶梯结构的台阶上形成离散钨衬垫结构。将堆叠结构的额外绝缘结构至少部分地替换为导电结构。在离散钨衬垫结构上形成导电接触结构。
76.在额外实施例中，在图1k中描绘的处理阶段利用不同处理动作形成微电子装置结构100。借助于非限制性实例，图2a到2c是说明根据本公开的额外实施例，形成微电子装置结构200的方法的简化部分横截面视图。举例来说，代替先前参考图1f到1h(或1i)描述的形成先前参考图1k描述的微电子装置结构100的处理动作，可执行图2a到2c中描绘并且在下文进一步详细描述的处理动作。在图2a到2c和下文的相关联描述中，功能上类似于先前参考图1a到1k描述的微电子装置结构100的特征的特征(例如，结构、材料、区)以100递增的类似元件符号指代。为避免重复，本文中不详细地描述图2a到2c中示出的全部特征。而是，除非下文以其它方式描述，否则在图2a到2c中，将理解由作为先前描述的特征的参考编号的100增量的参考编号指定的特征大体上类似于先前所描述的特征。
77.再次参考图2a，微电子装置结构200可形成为包含大体上类似于直到并包含先前参考图1e描述的处理阶段的微电子装置结构100的特征(例如，结构、材料)的特征(例如，结构、材料)。举例来说，微电子装置结构200可形成为包含初步堆叠结构202，所述初步堆叠结构202包含布置于层次208中的绝缘结构204和额外绝缘结构206的竖直交替(例如，沿z方向)序列；阶梯结构210，其具有由层次208的边缘(例如，沿x方向的水平末端)界定的台阶212；任选的介电间隔物结构216，其处于阶梯结构210的台阶212的水平末端(例如，沿x方向)；和经掺杂半导电衬里材料220，其处于阶梯结构210的边界(例如，竖直边界、水平边界)内部和外部的绝缘结构204、额外绝缘结构206和介电间隔物结构216(如果存在)的表面上或上方。经掺杂半导电衬里材料220可包含水平延伸部分222和竖直延伸部分224，且竖直延伸部分224可包含掺杂区226以及与掺杂区226水平相邻(例如，沿x方向水平位于掺杂区226之下)的基本未经掺杂区228。初步堆叠结构202、绝缘结构204、额外绝缘结构206、层次208、阶梯结构210、台阶212、介电间隔物结构216(如果存在)和经掺杂半导电衬里材料220可分别大体上类似于直到并且包含先前参考图1e描述的处理阶段的微电子装置结构100的初步堆叠结构102、绝缘结构104、额外绝缘结构106、层次108、阶梯结构110、台阶112、介电间隔结构116(如果存在)和经掺杂半导电衬里材料120并且可以基本上相同的方式形成。因此，形成直到并包含图2a中描绘的处理阶段的微电子装置结构200的方法并入有先前相对于直到并包含先前参考图1e描述的处理阶段的微电子装置结构100的形成描述的处理阶段和特征。
78.除了经选择以促进后续从经掺杂半导电衬里材料220的半导电材料(例如，硅材
料)形成钨(例如，β相钨)之外，经掺杂半导电衬里材料220的掺杂剂还可经选择以遏止(例如，阻碍、减缓)经掺杂半导电衬里材料220的相对于其中具有相对较小量的掺杂剂的其它区(例如，竖直延伸部分224)在其中具有相对较大量的掺杂剂的区(例如，水平延伸部分222)的移除(例如，蚀刻)。举例来说，掺杂剂可经选择以相对于经掺杂半导电衬里材料220的竖直延伸部分224的基本未经掺杂区228，降低经掺杂半导电衬里材料220的水平延伸部分222的蚀刻速率。在一些实施例中，经掺杂半导电衬里材料220的掺杂剂包括b。在额外实施例中，经掺杂半导电衬里材料220的掺杂剂包括p、ar、sb、bi、al、ga、c、f、cl、br、h、2h、he、ne和ar中的一或多个。
79.接下来参考图2b，可基本上移除经掺杂半导电衬里材料220(图2a)的竖直延伸部分224(图2a)，同时维持经掺杂半导电衬里材料220(图2a)的水平延伸部分222(图2a)的部分以形成半导电衬垫结构223。半导电衬垫结构223可彼此隔开并分离。如图2b中所示，半导电衬垫结构223中的至少一些可竖直定位于阶梯结构210的台阶212处的初步堆叠结构202的额外绝缘结构206的部分上。半导电衬垫结构223中的至少一些也可竖直定位于阶梯结构210的台阶212处的介电间隔物结构216(如果存在)的部分上。如图2b中所示，一或多个额外半导电衬垫结构223可定位于处于阶梯结构210的边界(例如，水平边界、竖直边界)外部的初步堆叠结构202的表面上或上方。
80.半导电衬垫结构223的厚度(例如，沿z方向)可小于或等于经掺杂半导电衬里材料220(图2a)的水平延伸部分222(图2a)的厚度。在一些实施例中，用于基本上移除经掺杂半导电衬里材料220(图2a)的竖直延伸部分224(图2a)的材料移除过程还部分地移除经掺杂半导电衬里材料220(图2a)的水平延伸部分222(图2a)，使得半导电衬垫结构223中的每一个的厚度小于(例如，薄于)经掺杂半导电衬里材料220(图2a)的形成半导电衬垫结构223的水平延伸部分222(图2a)的厚度。在一些实施例中，半导电衬垫结构223中的每一个分别具有经掺杂半导电衬里材料220(图2a)的形成半导电衬垫结构223的水平延伸部分222(图2a)的厚度的从约10％到约70％(例如，从约30％到约70％、从约40％到约60％)的范围内的厚度。
81.如图1h中所示，经掺杂半导电衬里材料220(图2a)的竖直延伸部分224(图2a)的移除形式介于相邻半导电衬垫结构223之间的气隙238。气隙238可各自分别从竖直相对较高半导电衬垫结构223的下部竖直边界(例如，下表面)竖直延伸(例如，沿z方向)到与竖直相对较高半导电衬垫结构223水平相邻的竖直相对较低半导电衬垫结构223的下部竖直边界(例如，下表面)。另外，气隙238可各自分别从半导电衬垫结构223中的一个的水平边界(例如，侧表面)水平延伸(例如，沿x方向)到微电子装置结构200的与半导电衬垫结构223水平相邻的至少一个其它结构(例如，介电间隔物结构216(如果存在)、绝缘结构204、额外绝缘结构206)的水平边界。
82.可通过用被配制成移除经掺杂半导电衬里材料220(图2a)而不会显著移除介电间隔物结构216(如果存在)、绝缘结构204和额外绝缘结构206的暴露部分的至少一种蚀刻剂(例如，湿式蚀刻剂)来处理微电子装置结构200，以此移除经掺杂半导电衬里材料220(图2a)的竖直延伸部分224(图2a)。与经掺杂半导电衬里材料220(图2a)的水平延伸部分222(图2a)相比，至少一种蚀刻剂可更快速地移除经掺杂半导电衬里材料220(图2a)的竖直延伸部分224(图2a)的基本未经掺杂区228(图2a)。借助于非限制性实例，蚀刻剂可包括hf、
boe和hno3中的一或多个。在一些实施例中，蚀刻剂包括包含比率在从约500:1到约100:1的范围内的水和hf的溶液。材料移除过程可选择性地移除经掺杂半导电衬里材料220(图2a)的竖直延伸部分224(图2a)，并且也可清洁和冲洗初步堆叠结构202、介电间隔物结构216(如果存在)和半导电衬垫结构223的暴露表面。在一些实施例中，材料移除过程包含用含水hf溶液处理微电子装置结构200，随后用tmah进行处理。
83.接下来参考图2c，半导电衬垫结构223(图2b)可转换成钨衬垫结构236。转换过程可将半导电衬垫结构223(图2b)的半导电材料(例如，硅材料，例如多晶硅)的部分转换成钨。钨衬垫结构236可大体上类似于先前参考图1h描述的钨衬垫结构136。举例来说，钨衬垫结构236的钨中的至少一些可包括β相钨。包含于钨衬垫结构236内的钨可仅存在于β相中，或可存在于β相中中α相中。如果钨衬垫结构236包含β相钨和α相钨，那么包含在钨衬垫结构236中的β相钨的量可不同于包含在钨衬垫结构236中的α相钨的量，或可与包含在钨衬垫结构236中的α相钨的量大体相同。在一些实施例中，包含在钨衬垫结构236中的β相钨的量大于包含在钨衬垫结构236中的α相钨的量。举例来说，包含在钨衬垫结构236中的钨的至少一大部分(例如，大于50％，例如大于或等于约60％、大于或等于约70％、大于或等于约80％、大于或等于约90％、大于或等于约95％或大于或等于约99％)可存在于β相中。
84.可通过用有助于其半导电材料(例如，硅材料)转换成钨(例如，β相钨、α相钨)的一或多种化学物种处理半导电衬垫结构223(图2b)，形成钨衬垫结构236。借助于非限制性实例，如果半导电衬垫结构223(图2b)包括经掺杂硅材料，例如经掺杂多晶硅，那么可用wf6处理半导电衬垫结构223(图2b)以形成钨衬垫结构236。半导电衬垫结构223(图2b)的硅(si)可与wf6反应以产生钨和sif4。移除产生的sif4气体。产生的钨与半导电衬垫结构223(图2b)的掺杂剂保持在一起以形成钨衬垫结构236。举例来说，可使用常规cvd设备在从约200℃到约500℃的范围内的温度下用wf6处理半导电衬垫结构223(图2b)。
85.在形成钨衬垫结构236之后，微电子装置结构200可经历额外处理。举例来说，微电子装置结构200可经历先前参考图1j和1k描述的形成与先前参考图1k描述的微电子装置结构100的配置大体相同的微电子装置结构200的配置的额外处理动作。因此，在图2c中描绘的处理阶段之后形成微电子装置结构200的方法并入有先前相对于直到并包含先前参考图1k描述的处理阶段的微电子装置结构100的形成描述的处理阶段和特征。
86.因此，根据本公开的实施例，形成微电子装置的方法包括形成微电子装置结构。所述微电子装置结构包括堆叠结构，其包括布置于层次中的绝缘结构和额外绝缘结构的竖直交替序列；和阶梯结构，其具有包括堆叠结构的层次中的至少一些的边缘的台阶。在阶梯结构的台阶处的堆叠结构的额外绝缘结构中的至少一些上方形成与其接触的经掺杂半导电衬里材料。移除经掺杂半导电衬里材料的竖直延伸部分以在阶梯结构的台阶上方形成离散半导电衬垫结构。将离散半导电衬垫结构转换成离散导电衬垫结构。将堆叠结构的额外绝缘结构的至少一些部分替换为导电结构。在离散导电衬垫结构上形成导电接触结构。
87.图3说明包含微电子装置结构302的微电子装置300(例如，存储器装置，例如3d nand快闪存储器装置)的一部分的部分剖面透视图。微电子装置结构302可大体上类似于先前参考图1k描述的处理阶段的微电子装置结构100。在一些实施例中，通过先前参考图1a到1k描述的过程形成微电子装置结构302。在额外实施例中，通过先前参考图2a到2c描述的过程形成微电子装置结构302。如图3中所示，微电子装置结构302可包含堆叠结构304，所述堆
叠结构304包含布置于层次310中的导电结构306和绝缘结构308的竖直交替(例如，沿z方向)序列；阶梯结构312，其具有由层次310的边缘(例如，沿x方向的水平末端)界定的台阶314；钨衬垫结构316，其处于阶梯结构312的台阶314处的导电结构306的部分上；和导电接触结构318，其连接(例如，物理连接、电连接)到钨衬垫结构316。堆叠结构304、导电结构306、绝缘结构308、层次310、阶梯结构312、台阶314、钨衬垫结构316和导电接触结构318可分别大体上类似于先前参考图1k描述的堆叠结构142、导电结构144、绝缘结构104、层次146、阶梯结构110、台阶112、钨衬垫结构136和导电接触结构148。微电子装置300还包含与微电子装置结构302操作性地相关联的额外特征(例如，结构、装置)，如下文进一步详细描述。
88.微电子装置300可另外包含彼此串联耦合的存储器单元320的竖直串319、数据线322(例如，位线)、源极结构324、存取线326、第一选择栅极328(例如，上部选择栅极、漏极选择栅极(sgd))、选择线330、第二选择栅极332(例如，下部选择栅极、源极选择栅极(sgs))以及额外接触结构334。存储器单元320的竖直串319竖直且正交于导电线和层次(例如，数据线322、源极结构324、堆叠结构304的层次310、存取线326、第一选择栅极328、选择线330、第二选择栅极332)延伸。导电接触结构318和额外接触结构334可如所示将组件电耦合到彼此(例如，选择线330电耦合到第一选择栅极328，存取线326电耦合到微电子装置结构302的堆叠结构304的层次310)。
89.继续参考图3，微电子装置300还可包含竖直定位于存储器单元320的竖直串319下方的控制单元336(例如，控制装置)，所述控制单元336可包含串驱动器电路系统、导通门、用于选择栅极的电路系统、用于选择导电线(例如，存取线326、选择线330、数据线322、额外存取线、额外选择线、额外数据线)的电路系统、用于放大信号的电路系统以及用于感测信号的电路系统。在一些实施例中，控制单元336至少部分地(例如，基本上)定位于被存储器单元320的竖直串319占用的水平区域的水平边界(例如，沿x方向和y方向)内。举例来说，控制单元336可电耦合到数据线322、源极结构324、存取线326和选择线330。在一些实施例中，控制单元336包含互补型金属氧化物半导体(cmos)电路系统。在这类实施例中，控制单元336可以表征为具有“阵列下cmos”(“cua”)配置。
90.因此，根据本公开的实施例，微电子装置包括堆叠结构、阶梯结构、导电衬垫结构、导电接触结构、数据线结构、源极结构、竖直延伸的存储器单元串阵列、存取线结构和控制装置。堆叠结构包括布置于层次中的竖直交替的导电结构和绝缘结构。所述层次中的每一个分别包括导电结构中的至少一个和绝缘结构中的至少一个。阶梯结构具有包括堆叠结构的层次中的至少一些的边缘的台阶。导电衬垫结构包括处于阶梯结构的台阶上的贝塔相钨。导电接触结构处于导电衬垫结构上。数据线结构位于堆叠结构之上。源极结构位于堆叠结构之下。竖直延伸的存储器单元串延伸穿过堆叠结构并且电连接到源极结构和数据线结构。存取线结构电连接到导电接触结构。控制装置竖直位于源极结构之下并且处于竖直延伸的存储器单元串阵列的水平边界内。控制装置电耦合到源极结构、数据线结构和存取线结构。
91.根据本公开的实施例的微电子装置结构(例如，先前参考图1k描述的微电子装置结构100)和微电子装置(例如，先前参考图3描述的微电子装置300)可用于中本公开的电子系统的实施例中。举例来说，图4是根据本公开的实施例的说明性电子系统400的框图。电子
系统400可包括例如计算机或计算机硬件组件、服务器或其它网络连接硬件组件、蜂窝式电话、数码相机、个人数字助理(pda)、便携式媒体(例如，音乐)播放器、具有wi
‑
fi或蜂窝功能的平板计算机，例如或平板计算机、电子书、导航装置等。电子系统400包含至少一个存储器装置402。存储器装置402可包括例如本文中先前所描述的微电子装置结构和微电子装置中的一或多个的实施例。电子系统400可另外包含至少一个电子信号处理器装置404(常常被称为“微处理器”)。电子信号处理器装置404可任选地包含本文中先前所描述的微电子装置结构和微电子装置中的一或多个的实施例。虽然存储器装置402和电子信号处理器装置404描绘为图4中的两(2)个单独装置，但在额外实施例中，具有存储器装置402和电子信号处理器装置404的功能性的单个(例如，仅一个)存储器/处理器装置包含在电子系统400中。在此类实施例中，存储器/处理器装置可包含本文中先前所描述的微电子装置结构和微电子装置中的一或多个。电子系统400可另外包含用于由用户将信息输入到电子系统400中的一或多个输入装置406，例如鼠标或其它指向装置、键盘、触控板、按钮或控制面板。电子系统400可另外包含用于将信息(例如，视觉或音频输出)输出到用户的一或多个输出装置408，例如监视器、显示器、打印机、音频输出插口和扬声器中的一或多个。在一些实施例中，输入装置406和输出装置408可包括可用以将信息输入到电子系统400并将视觉信息输出给用户的单个触摸屏装置。输入装置406和输出装置408可与存储器装置402和电子信号处理器装置404中的一或多个电连通。
92.因此，根据本公开的实施例，电子系统包括输入装置、输出装置、以可操作方式耦合到所述输入装置和所述输出装置的处理器装置，以及以可操作方式耦合到所述处理器装置的存储器装置。存储器装置包括微电子装置结构，其包括堆叠结构、阶梯结构、导电衬垫结构和导电接触结构。堆叠结构包括层次，所述层次各自包括导电结构和与导电结构竖直相邻并且包括介电氧化物材料的绝缘结构，所述导电结构包括阿尔法相钨。阶梯结构处于堆叠结构内并且具有包括所述层次中的至少一些的边缘的台阶。导电衬垫结构处于阶梯结构的台阶中的至少一些上并且包括贝塔相钨。导电接触结构处于导电衬垫结构上。
93.本公开的方法、结构(例如，微电子装置结构100、200、302)、装置(例如，微电子装置300)和系统(例如，电子系统400)与常规结构、常规装置和常规系统相比有利地促进改进的性能、可靠性和耐久性、较低成本、增加的组件小型化、改进的图案质量和较大封装密度中的一或多个。本公开的方法和结构可缓解与形成和处理包含在其边缘处具有阶梯结构的堆叠结构的常规微电子装置相关的问题。举例来说，与常规方法和常规结构相比，本公开的方法和结构可减少对阶梯结构(例如，阶梯结构110、210、312)的台阶(例如，台阶112、212、314)处的堆叠结构(例如，堆叠结构142、242、304)的导电结构(例如，导电结构144、244、306)的非所要损坏(例如，接触结构击穿)，以及非所要电流泄漏和短路的风险。
94.下文阐述本公开的额外非限制性实例实施例。
95.实施例1：一种微电子装置，其包括：堆叠结构，其包括布置于层次中的竖直交替的导电结构和绝缘结构，所述层次中的每一个分别包括所述导电结构中的一个和所述绝缘结构中的一个；阶梯结构，其具有包括所述堆叠结构的所述层次中的至少一些的边缘的台阶；导电衬垫结构，其处于所述阶梯结构的所述台阶上并且包括贝塔相钨；和导电接触结构，其处于所述导电衬垫结构上。
96.实施例2：根据实施例1所述的微电子装置，其中所述导电衬垫结构另外包括磷、
砷、锑、铋、硼、铝、镓、碳、氟、氯、溴和氩中的一或多个。
97.实施例3：根据权利要求1和2中的一个实施例所述的微电子装置，其中所述导电衬垫结构中的每一个的至少大部分包括所述贝塔相钨。
98.实施例4：根据权利要求1和2中的一个实施例所述的微电子装置，其中所述堆叠结构的所述导电结构包括阿尔法相钨。
99.实施例5：根据实施例1到4中任一实施例所述的微电子装置，其中所述导电衬垫结构直接物理接触所述阶梯结构的所述台阶处的所述堆叠结构的所述层次中的所述至少一些的所述导电结构。
100.实施例6：根据实施例1到5中任一实施例所述的微电子装置，其中所述导电衬垫结构中的至少一个水平延伸经过直接竖直位于其下的所述阶梯结构的所述台阶中的至少一个的水平边界。
101.实施例7：根据实施例1到6中任一实施例所述的微电子装置，其中所述导电衬垫结构中的至少一个的水平中心偏离直接竖直位于其下的所述阶梯结构的所述台阶中的至少一个的水平中心。
102.实施例8：根据实施例1到7中任一实施例所述的微电子装置，其中所述导电接触结构在所述导电衬垫结构上大体水平居中。
103.实施例9：根据实施例1到8中任一实施例所述的微电子装置，其另外包括与所述阶梯结构的所述台阶的竖直延伸表面直接水平相邻的介电间隔物结构。
104.实施例10：一种形成微电子装置的方法，其包括：形成微电子装置结构，所述微电子装置结构包括：堆叠结构，其包括布置于层次中的绝缘结构和额外绝缘结构的竖直交替序列；和阶梯结构，其具有包括所述堆叠结构的所述层次中的至少一些的边缘的台阶；在所述阶梯结构的所述台阶上形成经掺杂半导电衬里材料；将所述经掺杂半导电衬里材料的部分转换成钨衬里材料；移除所述钨衬里材料的竖直延伸部分以在所述阶梯结构的所述台阶上形成离散钨衬垫结构；将所述堆叠结构的所述额外绝缘结构至少部分地替换为导电结构；和在所述离散钨衬垫结构上形成导电接触结构。
105.实施例11：根据实施例10所述的方法，其中在所述阶梯结构的所述台阶上形成经掺杂半导电衬里材料包括：在所述阶梯结构上方形成与所述阶梯结构的所述台阶处的所述堆叠结构的所述额外绝缘结构接触的半导电衬里材料；和用一或多种掺杂剂掺杂所述半导电衬里材料以形成所述经掺杂半导电衬里材料，所述经掺杂半导电衬里材料的水平延伸部分与所述经掺杂半导电衬里材料的竖直延伸部分相比具有相对较大量的所述一或多种掺杂剂。
106.实施例12：根据实施例11所述的方法，其中用一或多种掺杂剂掺杂所述半导电衬里材料包括将所述经掺杂半导电衬里材料的所述竖直延伸部分形成为分别包括掺杂区和水平介于所述掺杂区和所述阶梯结构之间的基本未经掺杂区。
107.实施例13：根据实施例10到12中任一实施例所述的方法，其中将所述经掺杂半导电衬里材料的部分转换成钨衬里材料包括将所述钨衬里材料形成为包括贝塔相钨和所述经掺杂半导电衬里材料的一或多种掺杂剂。
108.实施例14：根据实施例10到13中任一实施例所述的方法，其中将所述堆叠结构的所述额外绝缘结构至少部分地替换为导电结构包括将所述额外绝缘结构的部分替换为阿
尔法相钨以形成所述导电结构，所述导电结构中的至少一些直接物理接触所述阶梯结构的所述台阶处的所述离散钨衬垫结构。
109.实施例15：根据实施例10到14中任一实施例所述的方法，其另外包括在形成所述离散钨衬垫结构之后移除所述经掺杂半导电衬里材料的剩余部分。
110.实施例16：根据实施例10到14中任一实施例所述的方法，其另外包括在形成所述离散钨衬垫结构之后氧化所述经掺杂半导电衬里材料的剩余部分以形成绝缘间隔物结构。
111.实施例17：一种形成微电子装置的方法，其包括：形成微电子装置结构，所述微电子装置结构包括：堆叠结构，其包括布置于层次中的绝缘结构和额外绝缘结构的竖直交替序列；和阶梯结构，其具有包括所述堆叠结构的所述层次中的至少一些的边缘的台阶；在所述阶梯结构的所述台阶处的所述堆叠结构的所述额外绝缘结构中的至少一些上方形成与其接触的经掺杂半导电衬里材料；移除所述经掺杂半导电衬里材料的竖直延伸部分以在所述阶梯结构的所述台阶上方形成离散半导电衬垫结构；将所述离散半导电衬垫结构转换成离散导电衬垫结构；将所述堆叠结构的所述额外绝缘结构的至少一些部分替换为导电结构；和在所述离散导电衬垫结构上形成导电接触结构。
112.实施例18：根据实施例17所述的方法，其中形成经掺杂半导电衬里材料包括将所述经掺杂半导电衬里材料形成为包括掺杂有磷、砷、锑、铋、硼、铝、镓、碳、氟、氯、溴和氩中的一或多个的硅材料。
113.实施例19：根据权利要求17和20中的一个实施例所述的方法，其中移除所述经掺杂半导电衬里材料的竖直延伸部分包括用至少一种蚀刻剂处理所述经掺杂半导电衬里材料，与所述经掺杂半导电衬里材料的水平延伸部分相比，所述至少一种蚀刻剂更快速地移除所述经掺杂半导电衬里材料的所述竖直延伸部分。
114.实施例20：根据实施例17到19中任一实施例所述的方法，其中将所述离散半导电衬垫结构转换成离散导电衬垫结构包括将所述离散导电衬垫结构形成为包括钨。
115.实施例21：根据实施例20所述的方法，其中将所述离散导电衬垫结构形成为包括钨包括将所述钨的至少大部分形成为包括贝塔相钨。
116.实施例22：根据实施例17到21中任一实施例所述的方法，其中将所述堆叠结构的所述额外绝缘结构的至少一些部分替换为导电结构包括将所述导电结构形成为包括钨。
117.实施例23：一种存储器装置，其包括：堆叠结构，其包括布置于层次中的竖直交替的导电结构和绝缘结构，所述层次中的每一个分别包括所述导电结构中的至少一个和所述绝缘结构中的至少一个；阶梯结构，其具有包括所述堆叠结构的所述层次中的至少一些的边缘的台阶；导电衬垫结构，其包括处于所述阶梯结构的所述台阶上的贝塔相钨；导电接触结构，其处于所述导电衬垫结构上；数据线结构，其位于所述堆叠结构之上；源极结构，其位于所述堆叠结构之下；竖直延伸的存储器单元串阵列，其延伸穿过所述堆叠结构并且电连接到所述源极结构和所述数据线结构；存取线结构，其电连接到所述导电接触结构；和控制装置，其竖直位于所述源极结构之下并且处于所述竖直延伸的存储器单元串阵列的水平边界内，所述控制装置电耦合到所述源极结构、所述数据线结构和所述存取线结构。
118.实施例24：根据实施例23所述的存储器装置，其中所述导电衬垫结构另外包括磷、砷、锑、铋、硼、铝、镓、碳、氟、氯、溴和氩中的一或多个。
119.实施例25：一种电子系统，其包括：输入装置；输出装置；处理器装置，其以可操作
方式耦合到所述输入装置和所述输出装置；和存储器装置，其以可操作方式耦合到所述处理器装置并且包括至少一个微电子装置结构，所述微电子装置结构包括：堆叠结构，其包括层次，所述层次各自包括：导电结构，其包括阿尔法相钨；和绝缘结构，其与所述导电结构竖直相邻并且包括介电氧化物材料；阶梯结构，其处于所述堆叠结构内并且具有包括所述层次中的至少一些的边缘的台阶；导电衬垫结构，其处于所述阶梯结构的所述台阶中的至少一些上并且包括贝塔相钨；和导电接触结构，其处于所述导电衬垫结构上。
120.虽然本公开易有各种修改和替代形式，但具体实施例已经在图中借助于实例展示且已在本文中详细描述。然而，本公开不限于所公开的特定形式。实际上，本公开涵盖落入以下所附权利要求书的范围内的所有修改、等效物和替代方案以及其合法等效物。