用于GaN功率集成电路的热增强电子封装的制作方法

用于gan功率集成电路的热增强电子封装
1.对其它申请的交叉参考
2.本技术要求2020年9月11日提交的美国临时专利申请第63/077,526号“用于gan功率集成电路的热增强电子封装(thermally enhanced electronic packages for gan power integrated circuits)”、2021年2月5日提交的美国非临时专利申请第17/169,320号“集成式半桥功率转换器(integrated half-bridge power converter)”及2021年2月5日提交的美国非临时专利申请第17/169,304号“用于gan功率集成电路的热增强电子封装(thermally enhanced electronic packages for gan power integrated circuits)”的优先权，所述申请为了所有目的特此以全文引用的方式并入。
技术领域
3.本发明大体上涉及用于半导体装置的电子封装，且明确地说，涉及用于一个或多个氮化镓(gan)基半导体装置的电子封装。


背景技术：

4.例如计算机、服务器及电视等的电子装置通常使用一个或多个功率转换电路，其将一种形式的电能转换成另一种形式的电能。在一些应用中，用于功率转换电路中的功率半导体装置可能需要专用电子封装来适应其独特的实体配置及性能要求。举例来说，一些功率半导体装置现在能够以数十及数百兆赫兹操作，其产生对于具有低热阻以实现这些装置的高功率密度的低电感电子封装的需要。因此，需要适合于与高频率及高功率密度功率半导体装置一起使用的新型电子封装。


技术实现要素：

5.为了更好地理解本公开的性质及优点，应参考以下描述及附图。然而，应理解，附图中的每一个仅出于说明的目的而提供，且并不意欲定义本公开的范围限制。而且，一般来说，除非从描述(其中不同图中的元件使用相同参考标号)显而易见为相反情况，否则元件的功能或目的通常是相同的或至少是类似的。
6.在一些实施例中，一种电子装置包括引线框架，所述引线框架包含裸片附接衬垫、漏极端子、源极端子及至少一个i/o端子。所述裸片附接衬垫、所述漏极端子、所述源极端子与所述至少一个i/o端子彼此电隔离。氮化镓(gan)基装置附接到所述裸片附接衬垫，且包含耦合到所述漏极端子的漏极、耦合到所述源极端子的源极及耦合到所述至少一个i/o端子的i/o。
7.在一些实施例中，一种电子功率转换组件包括导电封装基底，所述导电封装基底包括源极端子、漏极端子、至少一个i/o端子及裸片附接衬垫。所述源极端子与所述裸片附接衬垫电隔离。gan基半导体裸片紧固到所述裸片附接衬垫，且包含具有源极及漏极的功率晶体管，其中所述源极电耦合到所述源极端子，且所述漏极电耦合到所述漏极端子。一个或多个第一焊线将所述源极电耦合到所述源极端子，且一个或多个第二焊线将所述漏极电耦
合到所述漏极端子。囊封物形成于所述gan基半导体裸片及所述封装基底的至少顶表面上。
8.在一些实施例中，一种电子装置包括导电封装基底，所述导电封装基底包含高侧裸片附接衬垫、低侧裸片附接衬垫及多个i/o端子。低侧氮化镓(gan)基裸片附接到所述低侧裸片附接衬垫，所述低侧gan基裸片包含低侧栅极、低侧漏极、低侧源极及电平移位器电路。硅基裸片包含用于接收控制信号的输入及用于发射栅极控制信号的输出。高侧gan基裸片附接到所述高侧裸片附接衬垫，所述高侧gan基裸片包含耦合到所述低侧漏极的高侧源极、耦合到所述电平移位器电路的高侧栅极及耦合到所述多个i/o端子中的一个或多个的高侧漏极。囊封物至少部分地囊封所述封装基底、所述低侧gan基裸片、所述硅基裸片及所述高侧gan基裸片。
9.在一些实施例中，一种电子功率转换组件包括导电封装基底，所述导电封装基底包括电力输入端子、接地端子、切换节点端子及至少一个i/o端子。第一gan基半导体装置附接到所述接地端子，且包含第一功率晶体管，所述第一功率晶体管具有第一源极接点、第一漏极接点、第一栅极接点及电平移位输出接点。硅基半导体装置包含用于接收控制信号的输入及用于发射栅极控制信号的输出。第二gan基半导体装置附接到所述切换节点端子，且包含第二功率晶体管，所述第二功率晶体管具有第二源极接点、第二漏极接点及耦合到所述电平移位输出接点的第二栅极，其中所述第二源极接点电耦合到所述第一漏极接点，所述第二漏极接点电耦合到所述电力输入端子，且所述第一源极接点电耦合到所述接地端子。囊封物形成于所述导电封装基底、所述第一gan基半导体装置、所述硅基半导体装置及所述第二gan基半导体装置的至少一部分上。
10.为了更佳地理解本公开的性质及优点，应参考以下描述及附图。然而，应理解，附图中的每一个仅出于说明的目的而提供，且并不意欲作为对本公开的范围的限度的界定。而且，一般来说，且除非从描述(其中不同图中的元件使用相同参考标号)显而易见为相反，否则元件通常相同或至少在功能或目的上类似。
附图说明
11.图1为根据本发明的实施例的半桥式功率转换电路的简化示意图；
12.图2a为根据本发明的实施例的单开关电子封装的内部的平面图，其中囊封物被移除；
13.图2b为图2a中所说明的电子封装的等角仰视图；
14.图3为图1到2b中所说明的电子封装的等角部分横截面图，所述电子封装附接到具有随附外部电流感测电阻器的电路板；
15.图4为电子装置的等角部分横截面图；
16.图5为图1到3中所说明的电子封装的等角部分横截面图，所述电子封装附接到电路板；
17.图6a说明根据本发明的实施例的电流感测电路的简化示意图；
18.图6b说明根据本公开的实施例的高电压启动电路的简化示意图；
19.图6c说明根据本公开的实施例的去饱和检测电路的简化示意图；
20.图7a为根据本发明的实施例的电子封装的透明平面图，其中囊封物被移除，所述封装包含共同封装的硅及gan基单一开关；
21.图7b为根据本发明的实施例的电子封装的透明平面图，其中囊封物被移除，所述封装包含集成的控制器与用于启动的单独高电压装置；
22.图7c为根据本发明的实施例的电子封装的透明平面图，其中囊封物被移除，所述封装包含集成的控制器与gan基高电压启动电路；
23.图7d为根据本发明的实施例的电子封装的透明平面图，其中囊封物被移除，所述封装包含集成的控制器与硅基高电压启动电路；
24.图7e为根据本发明的实施例的电子封装的透明平面图，其中囊封物被移除，所述封装包含gan基电力装置及包含gan基驱动器/控制装置的功能性中的一些或全部的硅基控制器；
25.图7f为根据本发明的实施例的电子封装的透明平面图，其中囊封物被移除，所述封装包含具有电流感测电路的gan基电力装置及包含gan基驱动器/控制装置的功能性中的一些或全部的硅基控制器；
26.图8为根据本发明的堆叠裸片单开关实施例的电子封装的透明平面图，其中囊封物被移除；
27.图9为根据本发明的具有内部齐纳的单开关参考实施例的电子封装的透明平面图，其中囊封物被移除；
28.图10a为根据本发明的半桥实施例的电子封装的透明平面图，其中囊封物被移除；
29.图10b说明图10a中所说明的电子封装的简化功能框图；以及
30.图11为根据本发明的实施例的制造电子封装的方法。
具体实施方式
31.现在将关于形成说明性实施例的一部分的附图来描述若干说明性实施例。以下描述仅提供实施例，且并不意欲限制本公开的范围、适用性或配置。实际上，实施例的以下描述将为所属领域的技术人员提供用于实施一个或多个实施例的启迪性描述。当然，可在不脱离本公开的精神及范围的情况下对元件的功能及布置做出各种改变。在以下描述中，出于解释的目的，阐述特定细节以便提供对特定发明性实施例的透彻理解。然而，将显而易见，可在无这些特定细节的情况下实践各种实施例。附图及描述并不意欲为限制性的。词语“实例”或“示范性”在本文中用于意谓“充当实例、例子或说明”。本文中描述为“示范性”或“实例”的任何实施例或设计未必应解释为比其它实施例或设计更佳或有利。
32.本发明的某些实施例涉及用于半导体装置的电子封装。本发明可用于多种电子封装，但本发明的一些实施例特别适用于能实现低热阻及到封装附接到的电路板的低电感耦合的电子封装，如下文更详细地描述。
33.举例来说，在一些实施例中，gan基半导体装置可安置于具有金属封装基底的电子封装内，所述金属封装基底至少部分地覆盖有介电囊封物。所述gan基半导体装置可附接到裸片附接衬垫，且可包含耦合到所述封装的源极端子的源极、耦合到所述封装的漏极端子的漏极及耦合到所述封装的i/o端子的栅极。裸片附接衬垫可与源极端子电隔离，从而使得裸片附接衬垫能够直接耦合到电子封装附接到的电路板的底层(例如，接地平面)。到底层的直接耦合可实现gan基半导体装置与电路板的接地平面之间的低热阻。
34.在另一实例中，电子封装包含内部电流感测电路，使得电子封装的源极端子可经
由电路板电耦合到裸片附接衬垫。裸片附接衬垫可直接耦合到电子封装附接到的电路板的底层(例如，接地平面)。到底层的直接耦合实现gan基半导体装置与电路板之间的低热阻。内部电流感测电路替换消耗功率且加热所述板的外部感测电阻器。其消除由外部电路造成的噪声，且允许源极与接地接脚共享共同接地平面以改进热扩散及热管理。
35.为了更佳地了解根据本发明的用于gan基装置的电子封装的特征及方面，通过论述根据本发明的实施例的用于gan基半导体装置的电子封装的一个特定实施来在以下部分中提供用于本发明的进一步上下文。这些实施例仅为实例，且其它实施例可用于其它装置，例如单一电子封装中的多个gan基装置、单一电子封装或包含一个或多个其它类型的半导体装置(例如但不限于磷化铟、砷化镓或碳化硅)的电子封装中的gan与硅装置的组合。
36.现参考图1，说明实例半桥功率转换电路100，其可使用根据本公开的实施例的一个或多个经封装的gan基半导体装置。半桥电路100也可称为同步降压转换器。电路100仅为实例，且本文中描述的电子封装可用于其它电路而不脱离本公开，所述其它电路包含但不限于返驰转换器、准谐振返驰转换器、主动箝位返驰转换器、升压转换器、llc转换器、降压-升压转换器、sepic转换器、推拉输出电路功率因数校正转换器，等。在一些实施例中，电路100可包含相应低侧功率晶体管110及高侧功率晶体管115(在本文中也称为开关)，其经配置以调节递送到负载120的电力，如在下文更详细地论述。
37.更具体地说，图1中所说明的半桥功率转换电路100包含耦合到负载120的低侧gan晶体管110及高侧gan晶体管115。电压源125(也称为干线电压)可连接到高侧晶体管115的漏极130，且高侧晶体管可用来控制到功率转换电路100的电力输入。高侧晶体管115可进一步具有源极135，所述源极耦合到低侧晶体管110的漏极140，从而形成切换节点(vsw)145。高侧晶体管115的操作可由耦合到高侧晶体管驱动器170的高侧控制栅极165控制。高侧晶体管驱动器170可由控制器105控制。
38.低侧晶体管110可具有连接到地180的源极150。低侧晶体管110可具有低侧控制栅极155，其通过耦合到控制器105的低侧晶体管驱动器160操作且经配置以在高侧晶体管115的断开时间期间处于闭合位置。在一些实施例中，一个或多个电流感测电阻器195可耦合于源极150与地180之间，且用以监测流过电路100的电流。
39.在一些实施例中，相应低侧晶体管110及高侧晶体管115为gan基晶体管，其分别包含电偏压的低侧衬底185及高侧衬底190。在一些实施例中，施加到相应低侧衬底185及高侧衬底190的适当电偏压可改进相应低侧晶体管110及高侧晶体管115的操作及可靠性。在此实施例中，相应低侧衬底185及高侧衬底190经偏压到与其相应源极类似的电压电位。
40.更具体地说，在此实施例中，低侧衬底185耦合到与低侧源极150类似的电压电位，其在此实施例中接近于地180。因此，低侧晶体管110包含到地180的两个连接。一个连接从源极端子150经由一个或多个电流感测电阻器195，且另一连接从衬底185到地180。高侧衬底190耦合到切换节点145电位，因此高侧衬底处于与高侧源极135类似的电位。电路100可类似于其它同步降压转换器而操作以调节递送到负载120的电力，如受益于本公开的所属领域的技术人员所理解。
41.图2a说明包含图1中所说明的电路100的低侧晶体管110的电子封装200的平面图(其中封装囊封物为了清楚起见而移除)。如图2a中所示，电子封装200可使用四边扁平无引脚(qfn)制造过程制造，其中低侧晶体管110附接到由界定多个端子的金属引线框架形成的
封装基底205，如下文更详细地描述。在此实施例中，低侧晶体管110的源极150耦合到封装200的源极端子210a到210g，漏极140附接到漏极端子215a到215i，且i/o 220使用一个或多个焊线230附接到i/o端子225a到225n。在一些实施例中，一个或多个i/o 220可为用于低侧晶体管110的栅极、电流感测输出或任何其它合适信号。在其它实施例中，一个或多个i/o端子225a到225n可电耦合到裸片附接衬垫235，例如225f、225g、225m及225n。在其它实施例中，低侧晶体管110可包含耦合到一个或多个i/o端子225a到225n的可选齐纳二极管结构227。
42.低侧晶体管110利用导电材料附接到裸片附接衬垫235，因此裸片附接衬垫电耦合且热耦合到低侧晶体管的衬底185(见图1)。在此特定实施例中，源极端子210a到210g与裸片附接衬垫235(及衬底185)电隔离，其使得电子封装200能够具有到其附接到的电路板的低热阻耦合，如下文更详细地描述。
43.图2b说明图2a中展示的封装200的简化等角仰视图。如图2b中所示，封装200包含源极端子210a到210g、裸片附接衬垫235、漏极端子215a到215i及i/o端子225a到225n，其全部彼此电隔离。囊封物250形成于低侧晶体管110(见图2a)、焊线230及基底205的若干部分上。在一些实施例中，裸片附接衬垫235与漏极端子215a到215i之间的爬电间隔255对于特定高电压应用的爬电及间隙要求在0.5与3.0毫米之间。为将封装200组装到电路板，可将源极端子210a到210g、裸片附接衬垫235、漏极端子215a到215i及i/o端子225a到225n焊接或以其它方式耦合到电路板的顶层上的对应金属衬垫(图2b中未展示)。在一些实施例中，源极端子210a到210g与裸片附接衬垫235的电隔离可使得能够将热从低侧晶体管110、经由裸片附接衬垫235有效地耦合到封装200附接到的电路板的大接地平面中，如下文中更详细地解释。
44.图3说明附接到电路板305的封装200的简化部分横截面图。如图3中所示，封装200的囊封物250展示为透明材料，因此可更详细地展示裸片附接衬垫235、源极端子210a到210g、漏极端子215a到215i及i/o端子225a到225n。在此实施例中，封装200附接到电路板305的顶层310。电路板305还包含底层315，其可通常称为接地平面，然而，在其它实施例中，电路板可具有两个以上层，其中许多个可用作接地平面。在此实施例中，顶层310通过一个或多个电绝缘层320与底层315电绝缘。电绝缘层320可由通常称为fr4、fr5、bt的有机层压体或任何其它合适结构组成。
45.如所属领域的技术人员所了解，电路板的一个或多个接地平面(例如，底层315)可用作有效散热片，其接收来自封装200的热能且有效地耗散电路板内的热能。接地平面通常具有高百分比的金属，常常包含铜，与通常具有低百分比的金属的信号层相比，此举可有效地减小热能密度。相反，一个或多个电绝缘层320可从有机或其它绝缘材料制得，且具有的热导率可例如比可用于相应顶层310及底层315的铜低一到三个量值级。在一些实施例中，封装200可经布置以通过使用热通孔将来自低侧晶体管110的热能有效地传递到底层315(例如，接地平面)，所述通孔经填充铜或镀敷铜以在低侧晶体管110与底层之间提供低热阻抗，如在下文更详细地描述。
46.在图3中所示的实施例中，低侧晶体管110使用焊料、导电环氧树脂或具有相对较低热阻抗的其它裸片附接材料电耦合且热耦合到裸片附接衬垫235。因此，裸片附接衬垫235不仅电连接到低侧晶体管110的衬底185(见图1)，其也为将热导出低侧晶体管的有效热
路径。在此实施例中，裸片附接衬垫235与源极端子210a到210g电隔离，使得裸片附接衬垫可直接耦合到电路板305的底层315(例如，接地平面)，从而实现低侧晶体管110与电路板305之间的低热阻。更具体地说，在一个实例实施例中，裸片附接衬垫235可焊接到顶层310的裸片附接衬垫部分325，所述裸片附接衬垫部分可通过多个通孔330热耦合且电耦合到底层315。每一通孔330可包含金属圆筒390，所述金属圆筒在顶层310与底层315之间提供有效热管道，从而为封装200提供在低侧晶体管110与底层315之间的低热阻。在其它实施例中，一个或多个接地平面可在顶层、底层及一个或多个中间层上。
47.在此实施例中，源极端子210a到210g经由迫使全部电源电流通过电流感测电阻器335的单独电路径耦合到底层315(例如，接地平面)。通过电隔离源极端子210a到210g与裸片附接衬垫235(尽管两者最终耦合到地180)，可通过电流感测电阻器335执行电流感测，且裸片附接衬垫可直接耦合到底层315(例如，接地平面)，从而使得封装200能够具有从低侧晶体管110到电路板305的低热阻抗。
48.在此特定实施例中，顶层310的裸片附接衬垫部分325以延伸部340延伸超出封装200的两个纵向边缘，以增大顶层中的热扩散且提供额外区域来增大将顶层(及裸片附接衬垫235)连接到底层315的通孔330的数目。源极端子210a到210g附接到顶层310的耦合到电流感测电阻器335的源极端子部分375。电流感测电阻器接着耦合到电流感测衬垫345，所述电流感测衬垫经由一个或多个接地通孔380耦合到底层315(例如，接地平面)。
49.在一些实施例中，归因于源极150、源极端子部分375及电流感测电阻器处的相对较高瞬态电流及电压信号，这些区可能有电噪声(例如，电磁干扰(emi)源)，其可能干扰其它邻近电路。因为裸片附接衬垫235及顶层310的裸片附接衬垫部分325直接耦合到底层315(例如，接地平面)，因此这些特征可用作低侧晶体管110及封装200内的其它电路系统的电磁屏蔽物。更具体地说，如图3中所示，存在两种不同颜色的加底纹区以说明相对有噪声的源极端子部分375及电流感测电阻器335(以较暗色调展示)与可用作emi屏蔽的相对稳定(例如，噪声较少)区(例如底层315、裸片附接衬垫部分325及裸片附接衬垫235)(以较浅色调展示)的分离。
50.因此，在一些实施例中，裸片附接衬垫235与源极端子210a到210g之间的电隔离使得封装200能够具有对电路板305的底层315的低热阻抗并且对封装内的电路提供emi保护。在可能不使用电流感测电阻器335的其它实施例中，裸片附接衬垫235与源极端子210a到210g之间的电隔离使得封装200的源极端子与裸片附接衬垫235能够在电路板305的顶层310上电耦合在一起，使得顶层310的裸片附接衬垫部分325可在大小上增大，从而准许热能在封装200的三个侧上耗散，如所展示及在图5中稍后描述。
51.如图3中进一步说明，在一些实施例中，一个或多个i/o端子225a到225n可电耦合及/或热耦合到裸片附接衬垫235以增大裸片附接衬垫的有效面积，以进一步减小对底层315的热阻抗。在一个实施例中，i/o端子225a、225b、225e到225i及225l-n可电短接且热短接到裸片附接衬垫235，从而使作为个别信号接脚(例如，栅极驱动信号、控制信号，等)的i/o端子225c、225d、225j及225k耦合到电子封装200内的一或多种半导体装置。
52.尽管本文中所使用术语低侧晶体管及高侧晶体管，但应理解，在本公开内描述的任何实施例中，低侧晶体管及高侧晶体管可包含其它电路系统，例如但不限于低侧及高侧驱动器、驱动器的若干部分、电流感测电路及任何其它辅助电路。在一个实施例中，低侧晶
体管及/或高侧晶体管可各自包含功率场效晶体管(fet)及耦合到功率fet的下拉晶体管。
53.尽管封装200已本文中描述为包含低侧晶体管110，但受益于本公开的所属领域的技术人员将了解，类似封装可用于高侧晶体管115(见图1)、高侧晶体管与低侧晶体管110的组合，或装置的任何其它组合。本文中描述额外封装配置，然而，本公开绝不限于这些配置，也不限于此类封装配置在任何特定类型的电路中的使用。
54.图4说明附接到电路板405的电子封装装置400的简化部分横截面图。如图4中所示，装置400还使用qfn结构，然而，装置400具有包含源极415的晶体管410，所述源极电耦合到裸片附接衬垫420，而非如封装200的布置中电耦合到电隔离的源极端子210a到210g。因此，装置400的裸片附接衬垫420遵从源极415的电压电位，且与电路板405的底层425(例如，接地平面)隔离，直到电阻器衬垫435处的电流感测电阻器430“之后”。此隔离使得流过源极415的全部电流能够流过电流感测电阻器430，从而提供流动到负载的电流的准确指示。在电流流过电流感测电阻器430之后，电流耦合到使用一个或多个接地通孔455耦合到底层425(例如，接地平面)的电阻器衬垫435。与图3中所示的实施例相比，裸片附接衬垫420与底层425(例如，接地平面)的电隔离通常导致晶体管410与电路板405的底层425之间的较高热阻抗。
55.较高热阻主要是归因于将顶层440热耦合且电耦合到底层425的通孔330的缺乏(见图3)。更具体地说，电路板405不具有将顶层440的裸片附接衬垫部分445耦合到底层425(例如，接地平面)的通孔330(见图3)。因此，为耗散由低侧晶体管410产生的热能，装置400将热能传递到顶层440，所述顶层接着经由电路板405的电绝缘层450将热能耦合到底层425。电绝缘层450的热导率比通孔330(见图3)低一到三之间的量值级，从而与图3中所示的架构相比导致热阻抗的增大。
56.另外，因为裸片附接衬垫420直接耦合到源极415及电流感测电阻器430，因此裸片附接衬垫及顶层440的裸片附接衬垫部分445存在电“噪声”，且不可如其在图3中那样充当emi屏蔽物。实际上，在图4中所展示的配置中，源自顶层440的裸片附接衬垫部分445及裸片附接衬垫420的噪声可不利地影响晶体管410及或在装置400附近或内的其它邻近电路。更具体地说，如图4中所示，存在两种不同颜色的加底纹区以说明相对有噪声的裸片附接衬垫420、裸片附接衬垫部分445及电流感测电阻器430(以较暗色调展示)与可用作emi屏蔽的相对稳定(例如，噪声较少)区(例如底层425)(以较浅色调展示)的分离。
57.图5说明附接到不同电路板505的图2a和2b的电子封装200的简化部分横截面图。如图5中所示，相比于图3的电路板305，图5的电路板505不包含电流感测电阻器335，这是因为在晶体管110及/或电子封装200内执行电流感测，如下文更详细地描述。另外，在此实施例中顶层515的主衬垫部分510将裸片附接衬垫235电耦合到源极端子210a到210g。此使得主衬垫部分510能够延伸到由电流感测电阻器335(见图3)使用的区域中，使得热能可分布在封装200的三个侧上(与分布在如图3中所说明的封装200的两侧上相比)。此还实现将顶层515耦合到底层525的较大数目的通孔520，从而减小从顶层到底层的热阻抗。因此，如图3及5中所示，一个封装200可与不同配置的电路板405、505一起使用，且提供到底层525的低热阻抗耦合。
58.图6a说明根据本公开的实施例的电流感测电路600的简化电示意图。如图6a中所示，电流感测电路600包含与检测晶体管610及检测电阻器615并联耦合的主晶体管605。更
具体地说，主晶体管605及检测晶体管610的相应栅极、源极及漏极全部耦合在一起，使得主晶体管及检测晶体管耦合在相同电路节点之间，且同时操作。在一些实施例中，检测晶体管610以与主晶体管605实质上相同的方式形成，惟检测晶体管具有的平行晶体管结构的数目较少，以致其具有比主晶体管高的导通电阻除外。因此，在特定栅极电压同时施加到主晶体管605及检测晶体管610两者时，按比例减小的电流量流过检测晶体管。流过检测晶体管610的电流量可通过测量检测电阻器615上的电压电位来加以确定。
59.因为存在成比例的电流量流过检测晶体管610，因此由检测晶体管及/或检测电阻器615产生的信号可视为比率输出信号。更具体地说，比率输出信号表示流过检测晶体管610的电流与流过主晶体管605的电流相比的比率。在一个实施例中，比率输出信号可提供于电子封装(例如，图2到3及4中说明的电子封装200)的i/o端子处，且可供应与流过主晶体管605的电流成固定比率的电流。因为流过检测晶体管610的电流按比例低于流过主晶体管605的电流，因此检测电阻器615的功率耗散可按比例小于与主晶体管605并联耦合的电阻器。
60.在一些实施例中，检测晶体管610与主晶体管605单片地形成在整体半导体装置上，而在其它实施例中，其可形成于不同半导体装置上。在各种实施例中，共同封装的硅基装置可检测流过主晶体管605的电流，且产生为比率输出信号的输出电流信号。在其它实施例中，主晶体管605可为gan基半导体装置，且检测晶体管610可为允许电流与主晶体管成比例地流动的硅基装置。这些及任何其它类型的集成式电流感测装置可并入于可与图5中所说明的电路板505一起使用的封装200内。前述电流感测电路及其它此类实施例公开于共同拥有的美国专利第10,666,147号中，所述美国专利出于所有目的以全文引用的方式并入本文中。
61.图6b说明根据本公开的实施例的高电压启动电路620的简化示意图。如图6b中所示，高电压耗尽型gan基晶体管622包含耦合到例如高电压干线的高电压电位626的漏极624。源极628耦合到输出端子630，所述输出端子可将启动电压供应到例如半桥电路的电路。为控制输出端子630处的电压，控制电路632感测输出端子630处的电压，且控制高电压耗尽型gan基晶体管622的栅极端子634。在一些实施例中，高电压耗尽型gan基晶体管622为单独离散装置，而在各种实施例中，其可一体地形成于例如图1中所说明的低侧衬底185的低侧gan基裸片上。
62.图6c说明根据本公开的实施例的去饱和检测电路640的简化示意图。如图6c中所示，去饱和检测电路640可检测功率晶体管642(例如，高侧晶体管115(见图1)或低侧晶体管110)何时进入去饱和(其可能对晶体管造成损坏)。在此特定实施例中，功率晶体管642为源极耦合到地且漏极耦合到切换节点644的低侧晶体管。栅极受栅极控制逻辑电路646控制。在pwm节点648为高时，栅极逻辑将高栅极信号发射到功率晶体管642的栅极，使其接通，使得检测节点650相对接近于地电位。vcc 652经由电阻器654、二极管656、功率晶体管642将电流馈送到地。在功率晶体管642进入去饱和模式时，功率晶体管的电阻增大，且检测节点650处的电压按比例增大。
63.随着检测节点650处的电压继续增大，分压器节点658处的电压按比例改变。比较器660可经配置以检测分压器节点658处的电压何时经由适当控制vref节点662处供应的电压及选择电阻器654及664的值而改变预定量。在检测节点650处的电压超过预定阈值电压
后，比较器660经由输出668将故障信号发射到栅极控制逻辑电路646。如果栅极控制逻辑电路646确定pwm节点648为高且同时从比较器660接收到故障信号，则栅极控制逻辑电路将低信号发射到栅极以断开功率晶体管642。在一些实施例中，二极管656为连接晶体管的gan基二极管(例如，栅极系结到漏极)，且与功率晶体管642单片地形成。如上所述，在一些实施例中，二极管642可形成于高侧gan基装置上，且电耦合到高侧功率晶体管的源极以保护高侧功率晶体管免受去饱和及/或故障条件影响。
64.图7a说明可类似于图3及5中说明的电子封装200的电子封装700的透明平面图。如图7a中所示，电子封装700可使用四边扁平无引脚(qfn)制造过程制造，其中gan基功率晶体管705及硅基驱动器/控制装置710附接到裸片附接衬垫715。在此特定实施例中，gan基功率晶体管705可包含gan基功率晶体管、电流感测电路及/或用于功率晶体管的驱动器电路的一个或多个部分中的任何一个或全部。
65.在一些实施例中，gan基功率晶体管705包含耦合到裸片附接衬垫715的源极720、耦合到一个或多个漏极端子730a到730i的漏极725及经由焊线740连接到硅基驱动器/控制装置710的栅极735。在此实施例中，因为存在内部电流感测电路，因此gan基功率晶体管705的源极720可电耦合到裸片附接衬垫715，而不会不利地影响封装700与其附接到的电路板之间的热阻。硅基驱动器/控制装置710可包含耦合到经由焊线740形成的i/o端子745a到745u的一个或多个i/o连接755a。
66.在一些实施例中，一个或多个i/o连接755中的一个为电流感测输出，其产生对应于流过gan基功率晶体管705的电流的比率电流感测输出信号。在一些实施例中，电流感测电路可类似于图6a中描述的电流感测电路600，然而，在其它实施例中，可使用不同类型的电流感测电路。在一个实施例中，电流感测电路的至少一部分可集成于硅基驱动器/控制装置710中，使得硅基装置发射封装700的i/o端子745a到745u处的比率电流感测信号。
67.如上文关于图5所述，电子封装700包含内部电流感测特征，因此gan基功率晶体管705的源极720可电耦合到裸片附接衬垫715，且裸片附接衬垫可直接耦合到对应电路板的接地平面，以在gan基功率晶体管705与电路板之间提供低热阻抗。
68.在其它实施例中，gan基功率晶体管705包含耦合到下拉装置的功率晶体管装置，两者均单片地形成于一个裸片上。在一些实施例中，驱动器/控制装置710包含下拉驱动器电路，所述下拉驱动器电路将信号发射到下拉装置以断开功率晶体管。在其它实施例中，驱动器/控制装置710接收gan基功率晶体管705的漏极电压的指示，且使用所述信号来检测在功率晶体管处于接通状态的同时是否发生过电流或短路状况。驱动器/控制装置710还可包含启用功能以使gan基功率晶体管705保持在睡眠模式，且在一些实施例中，还具有自动启用功能以在未接收到pwm输入信号达预定间隔的后命令驱动器/控制装置710进入备用状态，此举可减小电流消耗。在又其它实施例中，驱动器/控制装置710可包含一个或多个电力轨电路，所述一个或多个电力轨电路将预定电压及/或电流递送到数字绝缘体或任何其它外部电路系统。
69.图7b说明可类似于图7a中说明的电子封装700的电子封装760的透明平面图，然而，在此实施例中，电子封装还包含附接到裸片附接衬垫715的控制器765及启动晶体管770。在一些实施例中，控制器765可为硅基或gan基装置，且在一个实施例中，可为准谐振返驰控制器，其递送控制gan基功率晶体管705的操作的一个或多个pwm信号。在其它实施例
中，控制器765还可发射控制单独高侧功率晶体管的操作的一个或多个控制信号(例如，高侧pwm驱动信号)。
70.在一些实施例中，启动晶体管770可通常称为jfet装置，其在i/o端子733a处耦合到经整流高电压ac线。在一些实施例中，为提供电压耐受距离，可移除端子730a到730g中的一个或多个(例如，图7b展示已移除漏极端子730b及730c)。启动晶体管770可允许电流在启动期间从经整流高电压ac线到达功率控制器765，直到电力可从另一源(例如从变压器的辅助绕组)供应到控制器。控制器/驱动器765及gan基功率晶体管705可具有上文所描述的特征中的任何一个。
71.图7c说明可类似于分别在图7a及7b中说明的电子封装700及750的电子封装775的透明平面图，然而，在此实施例中，gan基功率晶体管780包含与图7b中所说明的启动晶体管770执行类似功能的集成式启动晶体管。更具体地说，在此实施例中，gan基功率晶体管780可包含单片地集成在单一裸片上的功率晶体管装置、下拉装置及启动晶体管装置。在一些实施例中，启动晶体管可为耗尽型gan fet，其可具有负夹止电压。在一个实施例中，夹止电压可在-10到-25伏特之间。
72.在启动期间，地处的栅极可使得适当电压从源极递送到控制器765。一旦通电以起动控制器765，耗尽型晶体管即可切断，其中开关以串联连接耦合在vdd与耗尽型晶体管的源极接点之间。在一些实施例中，gan基启动晶体管可使得启动电路能够作为功率晶体管处置电压尖峰，此与图7b中所说明的实施例形成对比，后者可能归因于启动晶体管770的较低最大操作电压而将操作电压限制于较低电压。在一个实施例中，gan基启动晶体管可处置高达800伏特，而在一些实施例中，jfet启动晶体管可限于600伏特。
73.图7d说明可类似于分别在图7a、7b及7c中说明的电子封装700、760及775的电子封装785的透明平面图，然而，与图7b的封装760相比，在此实施例中，控制器765包含与图7b中所说明的启动晶体管770执行类似功能的集成式启动晶体管。更具体地说，在此实施例中，控制器765可包含耦合到经配置以接收经整流高电压信号的i/o端子733a的启动晶体管。经整流高电压信号可用来将启动电压及电流供应到控制器765，直到电路实现正常操作且可通过另一源(例如变压器的辅助绕组)供应用于控制器的电力。
74.图7e说明可类似于分别在图7a、7b、7c及7d中说明的电子封装700、760、775及785的电子封装787的透明平面图，然而，与图7d的封装785相比，在此实施例中，不存在驱动器/控制装置710，且源极720耦合到外部i/o端子745r到745u而不如先前实施例中所示耦合到裸片附接衬垫715。即，在一些实施例中，gan基功率晶体管780可能不配备有电流感测电路，因此i/o端子745r到745u可耦合到外部电流感测电阻器，所述外部电流感测电阻器指示流过gan基功率晶体管的电流。控制器765可具有与gan基功率晶体管780的一个或多个互连件，其包含至少一驱动信号以控制gan基功率晶体管的操作。
75.图7f说明可类似于分别在图7a、7b、7c、7d及7e中说明的电子封装700、760、775、785及787的电子封装790的透明平面图，然而，与图7d的封装785相比，在此实施例中，不存在驱动器/控制装置710。上文所描述的驱动器/控制装置710的特征中的任何一个或全部可集成于控制器765内。在此特定实施例中，gan基功率晶体管780包含电流感测电路，因此源极720耦合到裸片附接衬垫715。
76.图8说明根据本公开的实施例的电子封装800的透明平面图。如图8中所示，电子封
装800可使用四边扁平无引脚(qfn)制造过程制造，且可类似于图7a中所示的封装700，然而，在封装800中，gan基功率晶体管805附接到裸片附接衬垫835，且硅基驱动器/控制装置815附接到gan基功率晶体管的顶表面。在一些实施例中，硅基驱动器/控制装置815使用非导电性粘着剂附接到gan基功率晶体管805，且一个或多个焊线820可用来将信号电耦合于装置与端子825之间。在其它实施例中，硅基驱动器/控制装置815可为倒装芯片配置，其上下翻转且使用一个或多个导电焊球、柱、衬垫、导电环氧树脂点或其它类型的裸片到裸片互连结构附接到gan基功率晶体管805。在此特定实施例中，gan基功率晶体管805可包含gan基功率晶体管、电流感测电路及用于功率晶体管的驱动器电路的一个或多个部分中的任何一个或全部。硅基驱动器/控制装置815可含有温度检测及超温保护电路。在此实施例中，装置815在gan基晶体管805上的放置可允许更直接地测量裸片表面温度，且允许更准确且反应较快的温度保护。
77.gan基功率晶体管805包含耦合到裸片附接衬垫835的源极830、耦合到一个或多个漏极端子845的漏极840及经由焊线820连接到硅基驱动器/控制装置815的栅极850。在此实施例中，因为存在内部电流感测电路，gan基功率晶体管805的源极830可电耦合到裸片附接衬垫835，而不会不利地影响封装800与其附接到的电路板之间的热阻，如上所述。硅基驱动器/控制装置815可包含经由焊线820耦合到端子825的一个或多个i/o连接855。在一些实施例中，一个或多个i/o连接855中的一个为电流感测输出，如上所述。在一些实施例中，电流感测电路可类似于图6a中描述的电流感测电路600，然而，在其它实施例中，可使用不同类型的电流感测电路。在一个实施例中，电流感测电路的至少一部分可集成于硅基驱动器/控制装置815中，使得硅基装置在封装800的i/o端子825处发射比率电流感测信号。
78.在一些实施例中，驱动器/控制装置815可具有与在图7a到7d中所说明及描述的驱动器/控制装置710类似的特征及操作。在其它实施例中，电子封装800可包含单独的控制器(例如图7b到7d中说明的控制器765)及/或启动晶体管(例如图7b中所说明的启动晶体管770)。在又其它实施例中，gan基功率晶体管805可包含gan基启动晶体管(类似于图7c中描述的启动晶体管)及/或下拉装置。在图7a到7d中描述的装置及/或特征中的任何一个可用于电子封装800中。
79.图9说明根据本公开的实施例的电子封装900的透明平面图。如图9中所示，电子封装900可使用四边扁平无引脚(qfn)制造过程制造，且可类似于图2到3中说明的封装200，然而，在此实施例中，封装900包含附接到裸片附接衬垫915的集成式gan基功率晶体管905及齐纳二极管910。在一些实施例中，齐纳二极管910的击穿电压可由集成式gan功率晶体管905上的内部电压调节器电路用作参考，所述gan功率晶体管将其电压复制在功率晶体管的栅极上。
80.通过将齐纳二极管910放置在封装900内，齐纳二极管可与封装外部的emi噪声隔离，其可使得电压调节器脱离调节或造成其它电路问题。在一些实施例中，齐纳二极管910可为相对较高阻抗的装置以最小化经由其汲取的电流量，以将击穿电压维持为参考电压。
81.在一些实施例中，齐纳二极管910可附接于封装900内的单独衬垫上，且在一个实施例中，其可附接到集成式gan基功率晶体管905的顶表面。电互连件可用焊线920、倒装芯片互连件或任何其它合适方法形成。在图7a到7d中描述的装置及/或特征中的任何一个可用于电子封装900中。
82.图10a说明根据本公开的实施例的电子封装1000的透明平面图。如图10a中所示，电子封装1000可使用四边扁平无引脚(qfn)制造过程制造，且可类似于图7a中的封装700(其包括与gan基晶体管共同封装的硅基裸片)，然而，在电子封装1000中，高侧gan基晶体管1005附接到邻近于硅基高侧驱动器/控制裸片1030的高侧裸片附接衬垫1025。类似地，低侧gan基晶体管裸片1015附接到邻近于硅基低侧驱动器/控制裸片1020的低侧裸片附接衬垫1035。因此，在此实施例中，四个单独裸片集成到单一电子封装1000中。在可类似于图8中所示的配置的另一实施例中，硅基高侧驱动器/控制裸片1030可堆叠于高侧gan基晶体管裸片1005上，及/或硅基低侧驱动器/控制裸片1020可堆叠于低侧gan基晶体管裸片1015上。在一些实施例中，裸片堆叠可实现用于相同封装大小的较大gan基裸片，从而导致较高功率处置能力及/或改进的效率。
83.高侧gan基晶体管裸片1005附接到高侧裸片附接衬垫1025，且包含高侧晶体管(图10a中未展示)，所述高侧晶体管包含耦合到一个或多个输入功率端子1045的漏极1040。高侧晶体管还包含经由高侧裸片附接衬垫1025经由焊线1065耦合到低侧晶体管(图10a中未展示)的漏极1055的源极1050。高侧gan基晶体管裸片1005还可包含接收器电路(未展示)，所述接收器电路经配置以接收电平移位信号，且作为响应而控制控制低侧晶体管的栅极的栅极驱动电路。接收器电路接点1070电耦合到电平移位输出接点1063以携载电平移位信号。
84.在一些实施例中，低侧gan基晶体管裸片1005包含电平移位器电路(图10a中未展示)，所述电平移位器电路经由电平移位输出接点1063发射电平移位信号。可响应于到低侧驱动器/控制裸片1020的一个或多个输入(例如来自单独控制裸片的pwm输入)驱动电平移位器电路。低侧gan基晶体管裸片1015进一步包含低侧晶体管，所述低侧晶体管具有耦合到低侧裸片附接衬垫1035的源极1075及耦合到低侧驱动器/控制裸片1020的栅极1080。漏极1055经由高侧裸片附接衬垫1025耦合到源极1050及/或直接耦合到源极1050。相应低侧驱动器/控制裸片1020及高侧驱动器/控制裸片1030可具有耦合到端子1045的其它i/o，例如比率电流感测输出信号。其它实施例可具有不同配置及裸片连接，如本文所描述且如受益于本公开的所属领域的技术人员将了解。
85.图10b说明图10a中所示的电子封装1000的简化功能框图。如图10b中所示，电子封装可包含四个单独裸片，包含高侧gan基裸片1005、低侧gan基裸片1015、高侧硅基裸片1030及低侧硅基裸片1020。每一裸片可具有各种特征，其中一些在图10b中说明且在本文中描述，然而，此描述决不限制每一裸片可具有的特征。如图10b中所示，高侧gan基裸片1005可包含电耦合到低侧功率晶体管1004的高侧功率晶体管1002，其间界定切换节点1006。
86.在一些实施例中，电子封装1000适合用于半桥应用中。高侧功率晶体管1002可耦合到输入电压1008，且低侧功率晶体管1004可耦合到地1012。在一些实施例中，低侧gan基裸片1015可包含可驱动低侧功率晶体管1004的栅极的低侧驱动器电路1014。然而，在其它实施例中，低侧硅基裸片1020可包含用于驱动低侧功率晶体管1004的栅极的低侧硅基驱动器电路1016。在一些实施例中，低侧gan基裸片1015可包含用于将电力供应到驱动器电路1014的栅极电压调节器电路1018。然而，在其它实施例中，低侧硅基裸片1020可包含用于调节供应到硅基驱动器电路1016或驱动器电路1014的电压的栅极电压调节器电路1022。
87.在一些实施例中，低侧gan基裸片1015可包含可用以产生高侧偏压以驱动高侧功
率晶体管1002的栅极的自举电路1024的至少一部分。自举电路1024的基本组件包含电容器、二极管、电阻器，且常常包含旁路电容器。在一些实施例中，二极管可形成于低侧gan基裸片1015上，然而，在其它实施例中，额外组件还可形成于低侧gan基裸片上。在一些实施例中，低侧硅基裸片1020可包含如上所述的自举驱动器电路1032的至少一部分。
88.在一些实施例中，低侧gan基裸片1015可包含欠压锁定电路1034，所述欠压锁定电路可响应于检测到低于阈值电压的输入电压而停用电子封装1000的一个或多个特征。在一个实施例中，输入电压为vdd输入电压，且欠压锁定电路1034通过迫使低侧功率晶体管1004处于断开状态及/或迫使高侧功率晶体管1002处于断开状态而作出响应。在一些实施例中，低侧硅基裸片1020可具有欠压锁定电路1038，所述欠压锁定电路还可响应于检测到低于阈值电压的输入电压而停用电子封装1000的一个或多个特征，如上文更详细地描述。在一些实施例中，低侧gan基裸片1015可包含电平移位器电路1036，所述电平移位器电路发射使得高侧功率晶体管1002的栅极接通及/或断开的信号。
89.在一些实施例中，低侧硅基裸片1020可包含电压参考电路1042，其可由欠压锁定电路1038或任何其它电路使用以提供可用于比较器及/或低侧硅基裸片1020及/或低侧gan基裸片1015的逻辑运算的一个或多个参考电压。在一些实施例中，低侧硅基裸片1020可包含电流感测放大器电路1044，所述电流感测放大器电路可接收与流过低侧功率晶体管1004的电流相关的所感测电流信号，且放大所述信号以使得其可发射到接收器电路。在一些实施例中，低侧硅基裸片1020可包含温度感测电路1046，所述温度感测电路可感测低侧功率晶体管1004及/或低侧硅基裸片1020的温度且产生对应于所感测温度的信号。
90.在一些实施例中，温度感测电路1046还可控制低侧功率晶体管1004及/或高侧功率晶体管1002的操作以在所感测温度超过阈值温度的情况下停止操作。在一些实施例中，低侧硅基裸片1020可包含控制电路1048，所述控制电路可包含可由低侧硅基裸片1020或电子封装1000内的任何电路使用的逻辑及/或控制电路的任何合适的配置。
91.在一些实施例中，高侧gan基裸片1005可包含可驱动高侧功率晶体管1002的栅极的驱动器电路1052。然而，在其它实施例中，高侧硅基裸片1030可包含用于驱动高侧功率晶体管1002的栅极的高侧硅基驱动器电路1054。在一些实施例中，高侧gan基裸片1005可包含用于将电力供应到驱动器电路1052的栅极电压调节器电路1056。然而，在其它实施例中，高侧硅基裸片1030可包含用于调节供应到硅基驱动器电路1054或驱动器电路1052的电压的栅极电压调节器电路1058。在一些实施例中，高侧gan基裸片1005可包含接收器电路1062，所述接收器电路经配置以从电平移位器电路1036接收电平移位信号以操作高侧功率晶体管1002的栅极。在其它实施例中，高侧硅基裸片1030可包含接收器电路1064，所述接收器电路经配置以从电平移位器电路1036接收电平移位信号以操作高侧功率晶体管1002的栅极。
92.在一些实施例中，高侧硅基裸片1030可包含欠压锁定电路1066，所述欠压锁定电路可响应于检测到低于阈值电压的输入电压而停用电子封装1000的一个或多个特征。在一个实施例中，输入电压为vdd输入电压，且欠压锁定电路1066通过迫使低侧功率晶体管1004处于断开状态及/或迫使高侧功率晶体管1002处于断开状态而作出响应。
93.在一些实施例中，高侧硅基裸片1030可包含电压参考电路1068，所述电压参考电路可由欠压锁定电路1066或任何其它电路使用以提供可用于比较器及/或高侧硅基裸片1030及/或高侧gan基裸片1005的逻辑运算的一个或多个参考电压。在一些实施例中，高侧
硅基裸片1030可包含电流感测放大器电路1072，所述电流感测放大器电路可接收与流过高侧功率晶体管1002的电流相关的所感测电流信号且放大所述信号，以使得其可发射到接收器电路。在一些实施例中，高侧硅基裸片1030可包含温度感测电路1074，所述温度感测电路可感测高侧功率晶体管1005及/或高侧硅基裸片1030的温度且产生对应于所感测温度的信号。
94.在一些实施例中，温度感测电路1074还可控制高侧功率晶体管1005及/或低侧功率晶体管1015的操作以在所感测温度超过阈值温度的情况下停止操作。在一些实施例中，高侧硅基裸片1030可包含控制电路1076，所述控制电路可包含可由高侧硅基裸片1030或电子封装1000内的任何电路使用的逻辑及/或控制电路的任何合适的配置。
95.在一些实施例中，高侧gan基晶体管裸片1005及/或低侧gan基晶体管裸片1015可包含功率场效晶体管(fet)及耦合到每一裸片的相应功率晶体管1002、1004的下拉晶体管。在其它实施例中，其它电路可包含于电子封装1000中，如受益于本公开的所属领域的技术人员将了解，包含但不限于用于短路检测的高电压二极管连接fet、dv/dt检测器电路及外部齐纳二极管参考电路。
96.关于图10a及10b所描述的电路及/或功能中的任何一个可以不同于图10a及10b中所示的方式以通信方式耦合在一起、组合或分割。举例来说，在一个实施例中，高侧硅基裸片1030的一个或多个功能与低侧硅基裸片1020的一个或多个功能可组合于单一硅基裸片中，以使得电子封装1000具有两个gan基裸片及一个硅基裸片。
97.在包含附接到共同低侧裸片附接衬垫1035的低侧gan基晶体管1015及低侧硅基驱动器/控制裸片1020两者的一些实施例中，低侧硅基驱动器/控制裸片可准确地检测低侧gan基晶体管的温度，可对来自切换噪声的噪声具有改进的抗扰性，可产生准确的电力供应轨，可准确地检测欠压锁定触发事项，可准确地检测电流流动且可具有改进的击穿保护。另外，关于驱动器电路系统，栅极驱动信号可归因于裸片之间的短互连距离(从而导致寄生电容及电感减小)而以增大的速度及准确度发射到低侧gan基晶体管1015。类似益处可通过将高侧gan基晶体管1005及硅基高侧驱动器/控制裸片1030附接到共同高侧裸片附接衬垫1025来实现。
98.在包含一个硅基装置及一个gan基装置的电子封装的另一实施例中，其中硅基装置可包含电压参考电路、vdd调节器电路、电流感测放大器电路、栅极驱动逻辑电路、短路保护逻辑电路、超温保护电路、欠压锁定电路、栅极驱动减下拉电路及/或下拉驱动器电路。gan基装置可包含功率晶体管电路、下拉fet电路、用于短路检测的高电压二极管连接fet及/或用于适应性停滞时间的dv/dt检测电路。
99.在一些实施例中，高侧硅基裸片1030上具有高侧源极所参考的电路系统。在一个实施例中，高侧硅基裸片为具有浮动井以包含高侧电路系统的高电压ic。在其它实施例中，低侧硅基裸片及高侧硅基裸片两者皆为低电压装置，且例如电平移位、自举、去饱和及启动电路的高电压功能处于相应高侧gan基晶体管1030及/或低侧gan基晶体管1020中。
100.在一些实施例中，电子封装包含gan基装置，其具有特定脚位以使得能够并联在单层绝缘金属衬底上。在一个实施例中，gan基装置的栅极耦合到封装的端子，以使得两个单独电子封装的栅极可通过电阻器系结在一起。此配置可辅助补偿两个gan基装置的驱动器中的任何定时不匹配，这是因为pwm输入也可系结在一起。在一些实施例中，外部电流感测
电阻器耦合于i/o端子与裸片附接衬垫之间。
101.在一些实施例中，驱动器/控制装置1020、1030可具有与在图7a到7d中所说明及描述的驱动器/控制装置710类似的特征及操作。在其它实施例中，电子封装1000可包含单独的控制器(例如图7b到7d中说明的控制器765)及/或启动晶体管(例如图7b中所说明的启动晶体管770)。在又其它实施例中，gan基功率晶体管1005、1015可包含gan基启动晶体管(类似于图7c中描述的启动晶体管)及/或下拉装置。在图7a到7d中描述的装置及/或特征中的任何一个可用于电子封装1000中。
102.在一些实施例中，可根据本文中描述的实施例使用不同于qfn的封装类型。在各种实施例中，可使用包含从电路板或其它材料制得的多层衬底的多芯片模块(mcm)。在其它实施例中可使用密封板上芯片(scob)装置、四边扁平封装(qfp)、小外形ic(soic)封装、d2-pak(例如，to-263)、包覆模制封装或任何其它合适的电子封装。
103.本文中展示的组件、电路布局、电路功能性、互连件类型、半导体装置的实体布置等仅作为实例，且变体在本公开的范围内。
104.在一个实施例中，例如图2b中的爬电间隔255的爬电间隔可取决于应用的电压及可靠性需要而改变。在一个实施例中，爬电间隔在0.6毫米与2毫米之间，而在另一实施例中，其在0.8毫米与1.2毫米之间，且在一个实施例中，其为至少1.0毫米。在另一实施例中爬电间隔255在0.8毫米与3毫米之间，而在另一实施例中，其在1.8毫米与2.8毫米之间，且在一个实施例中，其为至少1.5毫米。在另一实施例中，爬电间隔255在0.8毫米与3毫米之间，而在另一实施例中，其在1.8毫米与2.8毫米之间，且在一个实施例中，其为至少2.0毫米。
105.在一些实施例中，低侧晶体管110(见图1到10)及/或高侧晶体管115可为gan基增强模式场效应晶体管(fet)。在其它实施例中，低侧晶体管110及高侧晶体管115可为任何其它类型的装置，包含但不限于gan基耗尽型晶体管、与硅基增强模式场效应晶体管(其使耗尽型晶体管的栅极连接到硅基增强模式晶体管的源极)串联连接的gan基耗尽型晶体管、碳化硅基晶体管或硅基晶体管。
106.在一些实施例中，低侧晶体管110及高侧晶体管115可从gan基材料制得。在一个实施例中，gan基材料可包含在硅层上的gan层。在其它实施例中，gan基材料可包含但不限于在碳化硅层上的gan层、蓝宝石或氮化铝。在一个实施例中，gan基层可包含但不限于其它iii氮化物(例如氮化铝及氮化铟)的复合堆叠及iii氮化物合金(例如algan及ingan)。
107.如上文所论述，在一些实施例中，封装基底205(见图2a)可包括可包含铜的引线框架，而在其它实施例中，可使用其它类型的金属，包含金属合金。在其它实施例中，引线框架可为较大引线框架的一部分，所述较大引线框架可随后单分成多个电子封装200，如在下文更详细地论述。在一个实施例中，引线框架的厚度可在50微米与250微米之间。在其它实施例中，封装基底205的厚度可在100与200微米之间，而在另一实施例中，其厚度可大致为150微米。在其它实施例中，封装基底205(见图2a)可为如所属领域的技术人员已知的印刷电路板，且可具有一个或多个电路布线层。
108.在一些实施例中，囊封物250(见图3)可为基于介电聚合物的材料，且可具有一或多种固态填充剂，例如但不限于硅石、氧化铝或氮化铝。在其它实施例中，聚合物可为热固性环氧树脂、聚酰亚胺或聚胺基甲酸酯。在其它实施例中，聚合物可为热塑性材料，例如但不限于聚苯硫醚或液晶聚合物。
109.在一些实施例中，本文中描述的电子封装可经配置以用于高电压应用中，其中沿着囊封物的表面的泄漏路径可配置以满足可靠性及性能要求。在一些实施例中，衬底可用作封装基底，且可由例如但不限于陶瓷或有机材料的高介电材料制成。在一个实施例中，衬底可从氧化铝制得，且在顶部及底表面上具有金属化。例如氧化铝的高介电材料可用以在切换节点与地之间实现所需的介电耐受电压，同时保持衬底相对薄。
110.在其它实施例中，衬底可由例如但不限于氮化铝或氮化硅的相对较高热导率材料制成，且可提供从一个或多个晶体管到封装附接到的电路板的有效热路径。
111.在一些实施例中，如本文所描述的电子封装可具有5毫米乘6毫米的外部尺寸，而在其它实施例中，其可具有6毫米乘8毫米的外部尺寸及0.65毫米的端子间距。在另一实施例中，电子封装可具有8毫米乘8毫米的外部尺寸，而其它实施例可具有其它合适的外部尺寸。
112.在一些实施例中，本文中描述为gan基装置可包含可包含硅、碳化硅、蓝宝石、氮化铝或其它材料的第一层。第二层安置于第一层上，且可包含氮化镓或其它材料。第三层可安置于第二层上，且可包含其它iii氮化物(例如但不限于氮化铝、氮化铟)的复合堆叠及iii氮化物合金(例如氮化铝镓及氮化铟镓)。在一个实施例中，第三层为al
0.20
ga
0.80
n。在其它实施例中，可使用任何其它合适的合成半导体材料。
113.实例qfn制造过程
114.现在参考图11，说明实例qfn制造过程1100。制造过程1100仅作为实例，且可使用其它电子封装制造过程而不脱离本发明。
115.在一个实施例中，qfn制造过程可包含使用可包括导电部分的衬底来形成一个或多个半导体裸片安装及电耦合到的封装基底。衬底的若干部分可形成一个或多个外部电连接，且介电囊封物可形成于衬底的至少顶表面上及一个或多个半导体裸片周围，如在下文更详细地论述。
116.现在参考图11的步骤1105，提供具有适当爬电及间隙的封装基底。在一些实施例中，封装基底可为金属引线框架。在一些实施例中，引线框架可包括铜，而在其它实施例中，可使用其它类型的金属，包含合金。在其它实施例中，封装基底可为具有一个或多个电布线层的印刷电路板。在其它实施例中，引线框架或印刷电路板可为较大面板的一部分，所述较大面板可随后单分成多个单一电子封装。在一个实施例中，封装基底的厚度可在50微米与1毫米之间。在其它实施例中，封装基底的厚度可在100微米与750微米之间，而在另一实施例中，其厚度可在150微米与500微米之间。
117.在一些实施例中，封装基底根据应用的需要而在不同电压电位的衬垫之间配备有适当爬电及间隙距离。在一些实施例中，爬电及间隙距离可在0.5毫米与4毫米之间，而在其它实施例中，其可在1毫米与3毫米之间，且在其它实施例中可在2与3毫米之间。
118.现在参考图11的步骤1110，提供一个或多个半导体装置。如上文所论述，在一些实施例中，所述一个或多个半导体装置可为gan基装置及/或硅基装置。在其它实施例中，一个或多个gan基装置可具有由多个漏极衬垫分开1毫米或更小的多个源极衬垫。
119.现在参考图11的步骤1115，将所述一个或多个半导体装置安装到封装基底的顶表面。在一些实施例中，一个或多个半导体装置可具有焊接到封装基底的金属化背表面，而在其它实施例中，其可通过可或可不导电的粘着剂胶合。在一些实施例中，一个或多个裸片可
堆叠于附接到封装基底的裸片上。堆叠裸片可“面向上”或“面向下”附接，其也可称为“倒装芯片”。在一些实施例中，插入式衬底可首先附接到裸片附接衬垫，随后将一个或多个裸片附接到插入式衬底。在一个实施例中，插入式衬底为绝缘金属衬底(ims)，其可包含陶瓷层的一个或多个金属化表面。
120.现在参考图11的步骤1120，可添加电连接以将所述一个或多个半导体装置电耦合到封装基底及/或电耦合到彼此。在一个实施例中，可使用包括金、银、铜或铝的焊线。在另一实施例中，可使用其它互连方法，例如金属夹及其它导电物质。在具有倒装芯片裸片的其它实施例中，可使用焊球、柱、导电环氧树脂或其它互连件。
121.现在参考图11中的步骤1125，用囊封物材料囊封一个或多个半导体装置及封装基底的至少顶表面。囊封物材料的厚度从封装基底的顶表面延伸到半导体封装的顶表面，使得半导体装置及电互连件的作用区域可被保护免受环境影响。在一些实施例中，囊封物材料可延伸到封装基底中的凹部或凹痕特征中，从而产生具有少数或不具有气隙的实质上固态电子封装。在一些实施例中，多于一个可称为“面板”的半导体封装可同时囊封。
122.在一些实施例中，囊封物材料可为基于介电聚合物的材料，且可具有一或多种固态填充剂，例如但不限于硅石、氧化铝或氮化铝。在其它实施例中，聚合物可为热固性环氧树脂、聚酰亚胺或聚胺基甲酸酯。在其它实施例中，聚合物可为热塑性材料，例如但不限于聚苯硫醚或液晶聚合物。在一些实施例中，囊封物材料可利用转移模制工艺安置于封装基底上。
123.现在参考图11中的步骤1130，如果以面板格式制造多于一个电子封装，则单分所述封装。在一些实施例中，可将其锯切开，而在其它实施例中，可将其冲压单分,且在其它实施例中,可对其进行激光切割。
124.为简单起见，在图式中未展示电子电路100及封装200(见图1到3)的各种内部组件、内部电路系统及外围电路系统。
125.在前述说明书中，已参考可根据不同实施而变化的大量特定细节而描述本公开的实施例。因此，应在说明性意义上而非限定性意义上看待说明书及图式。本公开的范围的唯一的及排他性的指示以及申请者意欲作为本公开的范围的物为：以权利要求书发布的特定形式而从本技术发布的此类权利要求书的集合的文字范围及等效范围，包含任何后续校正。可在不脱离本公开的实施例的精神及范围的情况下以任何适合的方式组合特定实施例的特定细节。
126.另外，空间相对术语(例如“底部”或“顶部”等)可用以描述如例如在图中所说明的元件及/或特征与另一(些)元件及/或特征的关系。应理解，空间相对术语意欲涵盖装置在使用及/或操作中除图中所描绘的定向以外的不同定向。举例来说，如果图中的装置翻转，则描述为“底部”表面的元件可接着经定向为在其它元件或特征“上方”。装置可按其它方式定向(例如，旋转90度或处于其它定向)，且本文中使用的空间相对描述词相应地进行解释。
127.如本文中所使用，术语“及”、“或”及“及/或”可包含各种含义，所述含义还预期至少部分地取决于使用此类术语的上下文。通常，“或”如果用以关联列表(例如，a、b或c)，则意欲意谓a、b及c(此处以包含性意义使用)，以及a、b或c(此处以排它性意义使用)。另外，如本文中所使用，术语“一个或多个”可用于以单数形式描述任何特征、结构或特性，或可用以描述特征、结构或特性的某一组合。然而，应注意，此仅为说明性实例且所主张的主题不限
于此实例。此外，术语“中的至少一个”如果用以关联列表(例如，a、b或c)，则可解释为意谓a、b及/或c的任何组合(例如，a、b、c、ab、ac、bc、aa、aab、abc、aabbccc等)。
128.贯穿本说明书对“一个实例”、“实例”、“某些实例”或“示范性实施”的提及意谓结合特征及/或实例描述的特定特征、结构或特性可包含在所主张的主题的至少一个特征及/或实例中。因此，片语“在一个实例中”、“实例”、“在某些实例中”或“在某些实施中”或其它相似片语在贯穿本说明书的各处的出现未必均指同一特征、实例及/或限制。此外，特定特征、结构或特性可组合在一个或多个实例及/或特征中。