垂直可变电阻存储器件的制作方法

垂直可变电阻存储器件
1.相关申请的交叉引用
2.于2020年7月23日在韩国知识产权局提交的题目为“vertical variable resistance memory devices”(垂直可变电阻存储器件)的韩国专利申请no.10-2020-0091631的全部内容通过引用合并于此。
技术领域
3.实施例涉及垂直可变电阻存储器件。


背景技术：

4.在可变电阻存储器件中，可以考虑电子在栅电极中的迁移率。


技术实现要素：

5.实施例可以通过提供一种垂直可变电阻存储器件来实现，所述垂直可变电阻存储器件包括：栅电极，所述栅电极在衬底上沿第一方向彼此间隔开，每个所述栅电极包括石墨烯并沿第二方向延伸，所述第一方向基本上垂直于所述衬底的上表面，并且所述第二方向基本上平行于所述衬底的所述上表面；第一绝缘图案，所述第一绝缘图案位于所述栅电极之间，每个所述第一绝缘图案包括氮化硼(bn)；以及至少一个柱状结构，所述至少一个柱状结构在所述衬底上沿所述第一方向延伸穿过所述栅电极和所述第一绝缘图案，其中，所述至少一个柱状结构包括：垂直栅电极，所述垂直栅电极沿所述第一方向延伸；以及可变电阻图案，所述可变电阻图案位于所述垂直栅电极的侧壁上。
6.实施例可以通过提供一种垂直可变电阻存储器件来实现，所述垂直可变电阻存储器件包括：栅电极结构，每个所述栅电极结构包括在衬底上沿第一方向彼此间隔开的栅电极，每个所述栅电极沿第二方向延伸，所述栅电极结构在第三方向上彼此间隔开，所述第一方向基本上垂直于所述衬底的上表面，所述第二方向基本上平行于所述衬底的所述上表面，所述第三方向基本上平行于所述衬底的所述上表面并且与所述第二方向相交，并且每个所述栅电极结构中的所述栅电极以阶梯形状堆叠，在所述阶梯形状中，所述栅电极在所述第二方向上的延伸长度从最低水平高度朝向最高水平高度阶梯式减小；第一绝缘图案，所述第一绝缘图案位于每个所述栅电极结构中的所述栅电极之间，每个所述第一绝缘图案包括六方氮化硼(h-bn)或非晶氮化硼(a-bn)；第二绝缘图案，所述第二绝缘图案位于所述栅电极结构之间，每个所述第二绝缘图案包括h-bn或a-bn，并且使所述栅电极结构彼此电绝缘；以及至少一个柱状结构，所述至少一个柱状结构在所述衬底上沿所述第一方向延伸，所述至少一个柱状结构延伸穿过每个所述栅电极结构中的所述栅电极以及位于所述栅电极之间的所述第一绝缘图案，其中，所述至少一个柱状结构包括：垂直栅电极，所述垂直栅电极沿所述第一方向延伸；以及可变电阻图案，所述可变电阻图案位于所述垂直栅电极的侧壁上，并且其中，所述第二绝缘图案在所述第二方向上的延伸长度大于或等于每个所述栅电极结构中的最下面的所述栅电极在所述第二方向上的延伸长度。
7.实施例可以通过提供一种垂直可变电阻存储器件来实现，所述垂直可变电阻存储器件包括：栅电极结构，每个所述栅电极结构包括在衬底上沿第一方向彼此间隔开的栅电极，每个所述栅电极包括石墨烯并沿第二方向延伸，所述栅电极结构在第三方向上彼此间隔开，所述第一方向基本上垂直于所述衬底的上表面，所述第二方向基本上平行于所述衬底的所述上表面，并且所述第三方向基本上平行于所述衬底的所述上表面并与所述第二方向相交；第一绝缘图案，所述第一绝缘图案位于每个所述栅电极结构中的所述栅电极之间，每个所述第一绝缘图案包括六方氮化硼(h-bn)或非晶氮化硼(a-bn)；第二绝缘图案，所述第二绝缘图案位于所述栅电极结构之间，每个所述第二绝缘图案包括h-bn或a-bn，并且使所述栅电极结构彼此电绝缘；柱状结构，每个所述柱状结构在所述衬底上沿所述第一方向延伸，每个所述柱状结构延伸穿过每个所述栅电极结构中的所述栅电极和位于所述栅电极之间的所述第一绝缘图案，并且每个所述柱状结构包括：垂直栅电极，所述垂直栅电极包括石墨烯并沿所述第一方向延伸；以及可变电阻图案，所述可变电阻图案位于所述垂直栅电极的侧壁上，第一布线，每条所述第一布线在所述柱状结构上沿所述第三方向延伸并且电连接到所述柱状结构的所述垂直电极；以及第二布线，每条所述第二布线在所述栅电极结构上沿所述第二方向延伸并且电连接到所述栅电极结构。
附图说明
8.通过参照附图详细描述示例性实施例，特征对于本领域技术人员将是显而易见的，在附图中：
9.图1至图3是根据示例实施例的垂直可变电阻存储器件的俯视图和截面图。
10.图4示出了根据比较示例的栅电极的电阻和根据实施例的栅电极的电阻的曲线图。
11.图5至图14是根据示例实施例的制造垂直可变电阻存储器件的方法中的各阶段的俯视图和截面图。
具体实施方式
12.在下面的说明书中(并且不一定在权利要求中)，可以将基本上垂直于衬底的上表面的方向定义为第一方向d1，并且可以将基本上平行于衬底的上表面并且彼此相交的两个方向分别定义为第二方向d2和第三方向d3。在示例实施例中，第二方向d2和第三方向d3可以彼此基本上垂直。
13.将理解的是，尽管在本文中可以使用术语“第一”、“第二”和/或“第三”来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语仅用于将一个元件、组件、区域、层和/或部分与另一元件、组件、区域、层或部分区分开，并不暗示或要求包含顺序。
14.图1至图3是根据示例实施例的垂直可变电阻存储器件的俯视图和截面图。图4示出了根据比较示例的栅电极的电阻和根据实施例的栅电极的电阻的曲线图。图1是俯视图，图2是沿着图1的线a-a’截取的截面图，并且图3是沿着图1的线b-b’截取的截面图。
15.参照图1至图3，垂直可变电阻存储器件可以包括位于衬底100上的栅电极125、第一绝缘图案115和第二绝缘图案195以及柱状结构170。在一种实施方式中，垂直可变电阻存
储器件可以包括第一接触插塞200和第二接触插塞205、第一布线220和第二布线225以及第一绝缘中间层130、第二绝缘中间层180和第三绝缘中间层210。
16.衬底100可以包括硅、锗、硅锗或iii-v族化合物(例如，gap、gaas、gasb)等。在一种实施方式中，衬底100可以是绝缘体上硅(soi)衬底或绝缘体上锗(goi)衬底。如本文所用，术语“或”不是排他性术语，例如，“a或b”将包括a、b或者a和b。
17.在一种实施方式中，衬底100可以包括第一区域i和至少部分地围绕第一区域i的第二区域ii。第一区域i可以是其上可以形成存储单元的单元区域，并且第二区域ii可以是其上可以形成用于向存储单元传输电信号的接触插塞的延伸区域或焊盘区域。
18.在一种实施方式中，多个栅电极125可以在衬底100的第一区域i和第二区域ii上沿第一方向d1彼此间隔开，以形成栅电极结构，并且每个栅电极125可以在第二方向d2上(例如，纵向)延伸。栅电极125可以以阶梯形状堆叠，在该阶梯形状中栅电极125的延伸长度从最低水平高度朝向最高水平高度减小(例如，接近衬底100的栅电极125的长度可以大于远离衬底100的栅电极的长度)。
19.在下文中，每个栅电极125的不与上面的栅电极125交叠的部分(例如，每个栅电极125的在第二方向d2上的每个相对端部)可以被称为焊盘。
20.在一种实施方式中，多个栅电极结构可以在第三方向上彼此间隔开。
21.在一种实施方式中，每个栅电极结构中的每个栅电极125可以用作接地选择线(gsl)、字线和串选择线(ssl)之一。在一种实施方式中，最下面的栅电极125可以用作gsl，最上面的栅电极125和从上面起第二个栅电极125可以用作ssl，而其他栅电极125可以用作字线。
22.在一种实施方式中，每个栅电极125可以包括石墨烯。
23.第一绝缘图案115可以位于每个栅电极结构中的栅电极125(在第一方向dl上彼此间隔开的栅电极125)之间，并且可以接触(例如，直接接触)栅电极125。每个第一绝缘图案115和位于其正上方的栅电极125可以形成“台阶层”，并且第一绝缘图案115在第二方向d2上的延伸长度(可以分别对应于栅电极125的延伸长度)可以从最低水平高度朝向最高水平高度阶梯式(a stepwise manner)减小。
24.在一种实施方式中，沿第一方向d1堆叠的第一绝缘图案115和栅电极125可以形成“台阶层”，多个台阶层可以沿第一方向d1堆叠以形成具有阶梯形状的模制件(mold)，并且多个模制件可以在衬底100上沿第三方向d3彼此间隔开。每个模制件中的每个台阶层的一部分不与上面的台阶层交叠，例如，每个台阶层在第二方向d2上的每个相对端部可以被称为“台阶”。在一种实施方式中，每个模制件的台阶可以位于衬底100的第二区域ii上。
25.在一种实施方式中，第二绝缘图案195可以位于模制件之间，并且可以接触(例如，直接接触)模制件在第三方向d3上相对的侧壁。在一种实施方式中，第二绝缘图案195可以接触每个模制件中的栅电极125和第一绝缘图案115在第三方向d3上相对的侧壁。
26.在一种实施方式中，第二绝缘图案195可以在衬底100的第一区域i和第二区域ii上沿第二方向d2延伸(例如，纵向延伸)，并且可以将在第三方向d3上设置的模制件彼此分隔开。因此，第二绝缘图案195在第二方向d2上的延伸长度可以大于或等于每个模制件中的台阶层当中具有最大长度的台阶层在第二方向d2上的延伸长度。
27.在一种实施方式中，第二绝缘图案195在第二方向d2上的延伸长度可以大于或等
于最下面的栅电极125在第二方向d2上的延伸长度。在一种实施方式中，第二绝缘图案195可以位于模制件之间，并且可以在台阶层在第二方向d2上的延伸长度相对小的较高水平高度处从模制件沿第二方向d2突出。
28.在一种实施方式中，第二绝缘图案195的上表面(例如，沿第一方向d1背对衬底100的表面)可以比模制件的上表面(例如，模制件中包括的栅电极结构的上表面)高。
29.在一种实施方式中，栅电极125(除了每个模制件中包括的最上面的栅电极125之外)的下表面和在第三方向d3上的侧表面可以被第一绝缘图案115和第二绝缘图案195覆盖。
30.在一种实施方式中，第一绝缘图案115和第二绝缘图案195均可以包括氮化硼bn。在一种实施方式中，第一绝缘图案115和第二绝缘图案195均可以包括作为二维材料的六方氮化硼(h-bn)。在一种实施方式中，第一绝缘图案115和第二绝缘图案195均可以包括非晶氮化硼(a-bn)。
31.第一绝缘图案115和第二绝缘图案195可以包括基本上相同的材料，并且可以彼此融合。
32.柱状结构170可以在衬底100的第一区域i上沿第一方向d1(例如，纵向)延伸穿过模制件(例如，栅电极125和第一绝缘图案115)。在一种实施方式中，多个柱状结构170可以在第二方向d2和第三方向d3中的每个方向上彼此间隔开。在一种实施方式中，延伸穿过每个模制件的柱状结构170可以在第二方向d2上间隔开，模制件可以在第三方向d3上间隔开，并且柱状结构170也可以在第三方向d3上相应地间隔开。在一种实施方式中，柱状结构170在俯视图中可以具有圆形形状。
33.柱状结构170可以包括沿第一方向dl延伸的垂直电极160和覆盖垂直电极160的侧壁和下表面的可变电阻图案150。
34.在一种实施方式中，垂直电极160可以包括石墨烯。
35.在一种实施方式中，可变电阻图案150可以包括其中可以通过施加到可变电阻图案150的各个相对端的电压之间的差来产生电气路径(例如，细丝(filament))的材料。在一种实施方式中，细丝可以通过由于可变电阻图案150中包括的氧的运动而引起的氧空位来产生。在一种实施方式中，可变电阻图案150可以包括钙钛矿基材料或过渡金属氧化物(tmo)。
36.钙钛矿基材料可以包括例如sto(srtio3)、bto(batio3)、pcmo(pr1-x
ca
x
mno3)等。tmo可以包括例如氧化钛(tio
x
)、氧化锆(zro
x
)、氧化铝(alo
x
)、氧化铪(hfo
x
)、氧化钽(tao
x
)、氧化铌(nbo
x
)、氧化钴(coo
x
)、氧化钨(wo
x
)、氧化镧(lao
x
)、氧化锌(zno
x
)等。这些材料可以单独使用或组合使用。
37.在一种实施方式中，可变电阻图案150可以包括单层或具有顺序堆叠的多个单层的复合层。
38.第一接触插塞200可以在衬底100的第二区域ii上沿第一方向d1延伸，以接触每个栅电极125的焊盘，并且第二接触插塞205可以在衬底100的第一区域i上沿第一方向d1延伸，以接触每个垂直电极160的上表面。
39.第一布线220可以在衬底100的第二区域ii上沿第二方向d2延伸，以接触第一接触插塞200的上表面，并且第二布线225可以在衬底100的第一区域i上沿第三方向d3延伸，以
接触第二接触插塞205的上表面。
40.在一种实施方式中，与栅电极结构相对应的多个第一布线220可以在第三方向d3上间隔开，并且与垂直电极160相对应的多个第二布线225可以在第二方向上d2间隔开。第一布线220可以将电信号施加到分别用作字线、gsl和ssl的栅电极125，并且第二布线225可以用作位线。
41.第一接触插塞200和第二接触插塞205以及第一布线220和第二布线225可以包括例如金属、金属氮化物、金属硅化物、掺杂的多晶硅等。
42.第一绝缘中间层130、第二绝缘中间层180和第三绝缘中间层210可以沿第一方向d1顺序地堆叠在衬底100上。第一绝缘中间层130可以覆盖模制件的侧壁和上表面。第一接触插塞200可以延伸穿过第一绝缘中间层130和第二绝缘中间层180，并且第二接触插塞205可以延伸穿过第二绝缘中间层180。第一布线220和第二布线225可以延伸穿过第三绝缘中间层210。第一绝缘中间层130、第二绝缘中间层180和第三绝缘中间层210可以包括氧化物(例如，氧化硅)。
43.在垂直可变电阻存储器件中，栅电极125和垂直电极160均可以包括石墨烯而不是金属，因此可以具有比其他栅电极和垂直电极的厚度和宽度小得多的厚度和宽度。
44.栅电极125可以具有很小的厚度，例如，在大约0.3nm至大约10nm的范围内，包括栅电极125的栅电极结构的上表面可以被降低，因而可以促进形成用于形成延伸穿过栅电极结构的柱状结构170的孔140。
45.位于包括石墨烯的栅电极125之间的第一绝缘图案115可以包括例如氮化硼(例如，h-bn)而不是氧化硅，并且栅电极125与第一绝缘图案115之间的表面粗糙度可以减小，这可以提高栅电极125中的电子的迁移率。
46.参照图4，在栅电极之间的绝缘图案包括h-bn时包括石墨烯的每个栅电极的电阻，可以比在栅电极之间的绝缘图案包括氧化硅时包括石墨烯的每个栅电极的电阻小得多，这意味着每个栅电极中电子的迁移率可以明显提高。
47.在一种实施方式中，为了防止漏电流，第一绝缘图案115可以具有很小的厚度，例如，在大约0.3nm至大约10nm的范围内，这可以有别于包括氧化硅并且具有较大厚度的绝缘图案。栅电极125和第一绝缘图案115都可以具有很小的厚度，因而可以促进用于形成柱状结构170的孔140的形成。
48.垂直电极160可以具有例如在大约0.3nm至大约10nm的范围内的宽度，并且包括垂直电极160的柱状结构170可以具有很小的宽度。结果，包括多个柱状结构170的垂直可变电阻存储器件可以具有提高的集成度。
49.图5至图14是根据示例实施例的制造垂直可变电阻存储器件的方法中的各阶段的俯视图和截面图。图5、图7、图9和图12是俯视图，并且图6、图8、图10和图13分别是沿着相应俯视图的线a-a’截取的截面图，并且图11和图14分别是沿着相应俯视图的线b-b’截取的截面图。
50.参照图5和图6，可以在包括第一区域i和第二区域ii的衬底100上交替且重复地堆叠第一绝缘层110和栅电极层120以形成模制层。
51.可以在最上面的栅电极层120上形成部分地覆盖最上面的栅电极层120的光刻胶图案，以及可以使用光刻胶图案作为蚀刻掩模来蚀刻最上面的栅电极层120和最上面的第
一绝缘层110。因此，可以部分地暴露在最上面的第一绝缘层110下面的栅电极层120。可以执行用于减小光刻胶图案的面积的修整工艺，并且可以使用减小的光刻胶图案作为蚀刻掩模再次蚀刻最上面的栅电极层120、最上面的第一绝缘层110、被暴露的栅电极层120及其下面的第一绝缘层110。
52.可以交替且重复地执行蚀刻工艺和修整工艺，以形成具有多个台阶层的模制件，每个台阶层包括顺序堆叠在衬底100上的第一绝缘层110和栅电极层120。每个台阶层的在第一方向d1上不与上面的台阶层交叠的部分(例如，每个台阶层的在第二方向d2上的相对端部中的每个端部)可以被称为“台阶”。在一种实施方式中，可以在衬底100的第二区域ii上形成多个台阶。
53.参照图7和图8，可以在衬底100上形成第一绝缘中间层130以覆盖模制件，并且可以蚀刻第一绝缘中间层130和模制件以形成暴露衬底100的上表面的孔140。
54.在示例实施例中，可以在衬底100的第一区域i上沿第二方向d2和第三方向d3中的每个方向形成多个孔140。
55.可以在孔140的侧壁、衬底100的暴露的上表面以及第一绝缘中间层130的上表面上形成可变电阻层，并且可以在可变电阻层上形成垂直电极层以填充孔140。
56.垂直电极层和可变电阻层可以被平坦化直到暴露第一绝缘中间层130的上表面，并且可以分别形成垂直电极160和可变电阻图案150。沿第一方向d1延伸的垂直电极160和覆盖垂直电极160的侧壁和下表面的可变电阻图案150可以形成柱状结构170。在一种实施方式中，多个柱状结构170可以形成为在衬底100的第一区域i上沿第二方向d2和第三方向d3中的每个方向间隔开。
57.在一种实施方式中，平坦化工艺可以包括化学机械抛光(cmp)工艺和/或回蚀工艺。
58.参照图9至图11，可以在第一绝缘中间层130和柱状结构170上形成第二绝缘中间层180，并且可以通过蚀刻工艺形成穿过第一绝缘中间层130和第二绝缘中间层180以及模制件的开口190，以暴露衬底100的上表面。
59.在一种实施方式中，开口190可以在衬底100的第一区域i和第二区域ii上沿第二方向d2延伸，并且多个开口190可以形成为在第三方向d3上间隔开。在一种实施方式中，开口190可以延伸到模制件的在第二方向d2上的相对端部中的每个端部，并且模制件可以在第三方向d3上被划分成多块。模制件可以具有阶梯形状，该阶梯形状具有从最低水平高度朝向最高水平高度阶梯式减小的在第二方向d2上的延伸长度，并且开口190在第二方向d2上的延伸长度可以等于或大于模制件中最下面的台阶层在第二方向d2上的延伸长度。
60.随着开口190的形成，第一绝缘层110可以被划分为均可以沿第二方向d2延伸的第一绝缘图案115，并且栅电极层120可以被划分为均可以沿第二方向d2延伸的多个栅电极125。
61.可以在衬底100的暴露的上表面和第二绝缘中间层180的上表面上形成第二绝缘层以填充开口190，并且第二绝缘层可以被平坦化直到暴露第二绝缘中间层180的上表面，以在开口190中形成第二绝缘图案195。
62.在一种实施方式中，第二绝缘图案195可以包括与第一绝缘图案115的材料基本上相同的材料。在一种实施方式中，第二绝缘图案195可以与第一绝缘图案115融合。
63.参照图12至图14，可以形成第一接触插塞200(延伸穿过第一绝缘中间层130和第二绝缘中间层180以接触栅电极125)和第二接触插塞205(延伸穿过第二绝缘中间层180以接触垂直电极160)。
64.在一种实施方式中，第一接触插塞200可以接触在衬底100的第二区域ii上的每个栅电极125的焊盘，因此多个第一接触插塞200可以形成为在衬底100的第二区域ii上在第二方向d2和第三方向d3中的每个方向上彼此间隔开。
65.在一种实施方式中，第二接触插塞205可以接触在衬底100的第一区域i上的柱状结构170的垂直电极160，并且根据柱状结构170的布置，多个第二接触插塞205可以在衬底100的第一区域i上在第二方向d2和第三方向d3中的每个方向上彼此间隔开。
66.再次参照图1至图3，可以在第二绝缘中间层180上形成第三绝缘中间层210，并且可以形成延伸穿过第三绝缘中间层210以分别接触第一接触插塞200的上表面和第二接触插塞205的上表面的第一布线220和第二布线225。因此，可以完成垂直可变电阻存储器件的制造。
67.在一种实施方式中，第一布线220可以在衬底100的第二区域ii上沿第二方向d2延伸，并且多个第一布线220可以在第三方向d3上彼此间隔开。
68.在一种实施方式中，第二布线225可以在衬底100的第一区域i上沿第三方向d3延伸，并且多个第二布线225可以在第二方向d2上彼此间隔开。
69.通过总结和回顾，由于栅电极之间的绝缘图案的表面粗糙度导致栅电极中电子的迁移率劣化。另外，为了防止漏电流绝缘图案可能具有很大的厚度，并且可能难以形成用于形成穿过栅电极和绝缘图案的垂直电极的孔。
70.一个或更多个实施例可以提供具有改善的特性的垂直可变电阻存储器件。
71.在根据示例实施例的垂直可变电阻存储器件中，栅电极以及位于栅电极之间的绝缘图案可以分别包括石墨烯和h-bn，并且可以具有相对小的厚度。因此，可以减小形成延伸穿过栅电极和绝缘图案的垂直电极的工艺难度。另外，包括h-bn的绝缘图案之间的栅电极可以具有减小的电阻，因此可以提高栅电极中的电子的迁移率。此外，垂直电极可以包括石墨烯，并且可以具有很小的宽度，因此垂直可变电阻存储器件可以具有提高的集成度。
72.本文已经公开了示例实施例，并且尽管采用了特定术语，但是仅在一般性和描述性意义上使用和解释它们，而不是出于限制的目的。在某些情况下，对于本领域普通技术人员而言显而易见的是，在提交本技术时，除非另外特别指出，否则结合特定实施例描述的特征、特性和/或元件可以单独使用，也可以与结合其他实施例描述的特征、特性和/或元件结合使用。因此，本领域技术人员将理解的是，在不脱离如所附权利要求书中阐述的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。