存储器器件以及形成存储器器件的方法与流程

1.本公开总体上涉以及存储器器件以及形成存储器器件的方法。


背景技术：

2.非易失性存储器基元经常用在诸如智能电话和平板电脑的消费电子产品中。一种类型的非易失性存储器基元是通常使用被夹在两个电极之间的切换层的电阻存储器基元。切换层通常是绝缘的。然而，在电极之间施加设定电压差时，导电丝可形成于切换层内并且切换层由此经由导电丝而变得导电。可通过向电极施加复位电压差以断开导电丝来再次使切换层绝缘。典型的电阻存储器基元可以基于切换层的电阻来在状态之间可切换。当切换层是绝缘的时，切换层具有高电阻，以及电阻存储器基元可以被称为处于高电阻状态(hrs)。在此状态下的切换层的电阻可被称为基元的hrs电阻。当切换层导通时，切换层具有低电阻，以及电阻存储器基元可以被称为处于低电阻状态(lrs)。在此状态下的切换层的电阻可被称为基元的lrs电阻。
3.若干电阻存储器基元仅在两个状态之间可切换。尽管可组合多个存储器基元以提供在两个以上的状态之间可切换的存储器器件，但是此类当前的存储器器件中的许多是较大的且制造成本较高。因此，期望提供一种改善的存储器器件，其不仅在两个以上的状态之间可切换，而且与当前可用的存储器器件相比，也更紧凑且制造成本较低。


技术实现要素：

4.根据各种非限制性实施例，可以提供一种存储器器件，其包括：第一电极；第一掩模元件，其被布置在第一电极的部分之上并且与第一电极横向偏移；第二电极，其被布置在第一掩模元件之上；第二掩模元件，其被布置在第二电极之上；第三电极，其被布置在第二掩模元件的部分之上并且与第二掩模元件横向偏移；以及切换层，其沿着第一掩模元件的第一侧表面、第二电极的第一侧表面和第二掩模元件的第一侧表面被布置在第一电极与第三电极之间。
5.根据各种非限制性实施例，可以提供一种制造存储器器件的方法。该方法可包括：形成第一电极；在第一电极的部分之上形成第一掩模元件，其中，第一掩模元件与第一电极横向偏移；在第一掩模元件之上形成第二电极；在第二电极之上形成第二掩模元件；在第二掩模元件的部分之上形成第三电极，其中，第三电极与第二掩模元件横向偏移；以及沿着第一掩模元件的第一侧表面、第二电极的第一侧表面和第二掩模元件的第一侧表面在第一电极与第三电极之间形成切换层。
附图说明
6.在附图中，贯穿不同视图，相同的附图标记通常指代相同的部分。此外，附图不一定按比例绘制，而是通常将重点放在说明本发明的原理上。现在将仅参考以下附图来说明本发明的非限制性实施例，在附图中：
7.图1示出了根据各种非限制性实施例的存储器器件的简化截面图；
8.图2a至2e示出了根据各种非限制性实施例的示例出形成图1的存储器器件的方法的简化截面图；
9.图3a至3c示出了示例出在使用中的图1的存储器器件的简化截面图；
10.图4示出了示例出当存储器器件在使用中时图1的存储器器件的不同状态的图表；
11.图5示出了根据替代的非限制性实施例的存储器器件的简化截面图；
12.图6示出了根据替代的非限制性实施例的存储器器件的简化截面图；
13.图7示出了根据替代的非限制性实施例的存储器器件的简化截面图；以及
14.图8示出了根据替代的非限制性实施例的存储器器件的简化截面图。
具体实施方式
15.本实施例总体上涉以及半导体器件。更具体地，一些实施例涉以及存储器器件。例如，一些实施例可涉以及非易失性存储器器件，例如在非限制性示例中的电阻随机存取存储器(rram)器件。存储器器件可用于若干应用中，例如但不限于神经形态计算应用和多位应用。
16.下面参考附图中所示例的非限制性实施例更充分地解释了本发明的各方面以及其特征、优点和细节。省略了公知的材料、制造工具、处理技术等的描述，以免不必要地模糊本发明的细节。然而，应当理解，在指示本发明的方面的同时，详细说明和具体例子仅仅是为了示例而不是为了限制而给出的。通过本公开，在以下发明概念的精神和/或范围内的各种替换、修改、添加和/或布置对于本领域技术人员来说将是显而易见的。
17.如本文中贯穿说明书和权利要求书所使用的，近似的语言可被应用来修改任何定量表示，其可以得到许可地改变而不会导致与其相关的基本功能的改变。因此，由诸如“近似”、“约”的术语或多个术语修饰的值不限于所指定的精确值。在一些情况下，近似的语言可以对应于用于测量值的仪器的精度。此外，方向由一个或多个术语修饰，诸如“基本上”意味着该方向将在半导体工业的正常容差内被应用。例如，“基本上平行”意味着在半导体工业的正常公差内在相同方向上很大程度地延伸，以及“基本上垂直”意味着处于90度加上或减去半导体工业的正常容差的角度上。
18.本文中使用的术语只是为了描述特定的示例，并非旨在作为限制本发明。如此处所使用的，单数形式“一”、“一个”和“所述”旨在同样包括复数形式，除非上下文明确地另有所指。将进一步理解，术语“包括”(以及包括的任何形式，例如“包括”和“包括”)，“具有”(以及具有的任何形式，例如“具有”和“具有”)、“包含”(以及包含的任何形式，例如“包含”和“包含”)和“含有”(以及含有的任何形式，例如“含有”和“含有”)都是开放式连接动词。结果，“包括”、“具有”、“包括”或“含有”一个或多个步骤或元件的方法或器件拥有这些一个或多个步骤或元件，但不限于仅拥有这些一个或多个步骤或元件。同样地，“包括”、“具有”、“包括”或“含有”一个或多个特征的方法的步骤或器件的元件拥有这些一个或多个特征，但不限于仅拥有这些一个或多个特征。此外，以某种方式配置的器件或结构至少以这种方式配置，但也可以以未列出的方式进行配置。
19.如本文中所使用，在用于指两个物理元件时，术语“连接”意味着两个物理元件之间的直接连接。然而，术语“耦接”可以意味着直接连接或通过一个或多个中间元件的连接。
20.如本文所使用的，术语“可以”和“可以是”指示在一组环境内发生的可能性；拥有指定的属性、特性或功能；和/或通过表达与限定的动词相关联的能力、才能或可能性中的一个或多个来限定另一动词。因此，在考虑到在某些情况下修饰的术语有时可能不是适当的、足够胜任的或适合的同时，关于“可以”和“可以是”的使用指示的是修饰的术语显然是适当的、足够胜任的、或适合于所指示的能力、功能或使用。例如，在一些情况下，可以预期事件或能力，而在其他情况下，事件或能力不能发生—该区别由术语“可以”和“可以是”捕获。
21.图1示出了根据各种非限制性实施例的存储器器件100的简化截面图。存储器器件100可以是rram器件并可以具有1r结构。
22.如图1所示，存储器器件100可包括基底层102。基底层102可包括绝缘材料，例如但不限于氧化硅、二氧化硅、氮化硅或其组合。例如，基底层102可以是层间电介质(ild)层。
23.存储器器件100还可包括被至少部分地布置在基底层102内的第一电极104。此外，存储器器件100可包括第一掩模元件106、第二电极108、第二掩模元件110和第三电极112。第一掩模元件106可以被布置在第一电极104和基底层102之上；第二电极108可以被布置在第一掩模元件106之上；第二掩模元件110可以被布置在第二电极108之上；以及第三电极112可以被布置在第二掩模元件110之上。
24.参考图1，第一电极104和第一掩模元件106可以彼此横向偏移。类似地，第三电极112和第二掩模元件110可以彼此横向偏移。如本文所使用的，“横向偏移”是指两个元件的部分但不是完全重叠。例如，第一掩模元件106可以被布置在第一电极104的部分之上，以及第一电极104可以被布置在第一掩模元件106的部分下方。换句话说，第一掩模元件106可以部分地(并且不是完全地)与第一电极104重叠，以及第一电极104可以部分地(并且不是完全地)与第一掩模元件106重叠。类似地，第三电极112可以被布置在第二掩模元件110的部分之上，以及第二掩模元件110可以被布置在第三电极112的部分下方。换句话说，第三电极112可以部分地(并且不是完全地)与第二掩模元件110重叠，以及第二掩模元件110可以部分地(并且不是完全地)与第三电极112重叠。具体地，如图1所示，第一掩模元件106的底表面106b可以部分地与第一电极104重叠并且可选地直接接触第一电极104。类似地，第二掩模元件110的顶表面110t可以部分地与第三电极112重叠并且可选地直接接触第三电极112。
25.此外，如图1所示，第二电极108可以邻接(或换句话说，可以直接接触)第一掩模元件106，以及第二掩模元件110可以邻接第二电极108。第一掩模元件106、第二电极108和第二掩模元件110可以各自包括第一侧表面106s1、108s1、110s1和面向与第一侧表面106s1、108s1、110s1相反的方向的第二侧表面106s2、108s2、110s2。如图1所示，第一掩模元件106、第二电极108和第二掩模元件110的第一侧表面106s1、108s1、110s1可以基本上垂直对准。第一掩模元件106的长度l
106
、第二电极108的长度l
108
和第二掩模元件110的长度l
110
可以近似相等。因此，第一掩模元件106、第二电极108和第二掩模元件110的第二侧表面106s2、108s2、110s2也可以基本上垂直对准。
26.此外，如图1所示，第二掩模元件110的厚度t
110
可以大于第一掩模元件106的厚度t
106
。在各种非限制性实施例中，第二掩模元件110的厚度t
110
可以是第一掩模元件106的厚度t
106
的至少两倍。此外，第二掩模元件110的厚度t
110
可以小于或等于50nm。例如，第一掩模
元件106的厚度t
106
可以在从约5nm至约10nm的范围内，以及第二掩模元件110的厚度t
110
可以在从约10nm至约20nm的范围内。然而，第二掩模元件110的厚度t
110
可替代地近似等于第一掩模元件106的厚度t
106
。第一掩模元件106和第二掩模元件110中的每一个可以被称为硬掩模并且可包括绝缘掩模材料，诸如但不限于各种氧化物和氮化物，例如氧化硅(sio
x
)、氧化钽(tao
x
)、氧化铝(alo
x
)、氮化硅(si3n4)或其组合。
27.参考图1，存储器器件100可包括位于基底层102之上的切换层114的被布置在第一电极104与第三电极112之间的切换层114。具体地，切换层114可被布置为沿着第一掩模元件106、第二电极108和第二掩模元件110的基本上垂直对准的第一侧表面106s1、108s1、110s1来在第一电极104的顶表面104t与第三电极112的底表面112b之间基本上平坦地延伸。如图1所示，切换层114还可以远离第一掩模元件106在第一电极104的顶表面104t上水平地延伸。因此，第一掩模元件106可以与第一电极104的顶表面104t的部分重叠，以及切换层114可以与第一电极104的顶表面104t的整个剩余部分重叠。切换层114可以是以具有均匀的厚度t
114
的薄衬里的形式。切换层114的厚度t
114
可小于5nm。例如，切换层114的厚度t
114
可以在从约3nm至约5nm的范围内。
28.参考图1，存储器器件100还可包括被布置在基底层102之上的又一切换层116。又一切换层116可被布置为沿着第一掩模元件106、第二电极108和第二掩模元件110的基本上垂直对准的第二侧表面106s2、108s2、110s2来基本上平坦地延伸。又一切换层116也可远离第一掩模元件106在基底层102之上水平地延伸。又一切换层116可类似地为具有均匀厚度t
116
的薄衬里的形式。又一切换层116的厚度t
116
可以近似等于切换层114的厚度t
114
，以及可以小于或等于5nm。例如，又一切换层116的厚度t
116
可以在从约3nm至约5nm的范围内。在存储器器件100中，又一切换层116可以是可选的(尽管在器件100中包括又一切换层116的情况下，存储器器件100的制造过程可能是较不复杂的)。
29.如图1所示，第一电极104和第二电极108以及切换层114的第一部分1141(在第一电极104与第二电极108之间)可以形成第一存储器基元100a；而第二电极108和第三电极112以及切换层114的第二部分1142(在第二电极108与第三电极112之间)可以形成第二存储器基元110b。换句话说，存储器器件100可包括包含第一电极104和第二电极108的第一存储器基元100a以及包含第二电极108和第三电极112的第二存储器基元100b，其中第二存储器基元100b可被布置在第一存储器基元100a上方。
30.第一存储器基元110a和第二存储器基元110b可以是不同类型的存储器基元，以及第一电极104和第三电极112可包括不同的材料。具体地，第一存储器基元110a可以是基于氧化物的存储器基元，以及第二存储器基元110b可以是导电桥存储器基元。因此，第二存储器基元100b的hrs电阻可高于第一存储器基元100a的hrs电阻。每个存储器基元100a、100b可以是rram基元。例如，第一存储器基元100a可以是基于氧化物的电阻随机存取存储器(oxram)基元，以及第二存储器基元100b可以是导电桥随机存取存储器(cbram)基元。
31.如本文中所使用的，“基于氧化物的存储器基元”意味着存储器基元可基于导电丝(filament)的形成以及破裂而在状态之间可切换，该导电丝可包括氧离子相关的缺陷(例如氧空位)。在基于氧化物的存储器基元中，电极中的一者(“氧清除(scavenging)电极”)可以是可氧化的以形成氧离子相关的缺陷的层。当在电极之间施加设定电压差时，这些氧离子相关的缺陷可迁移到另一电极(“惰性”电极)。基于氧化物的存储器基元可替代地被称为
阴离子丝存储器基元或价态变化存储器(vcm)基元。
32.如本文中所使用的，“导电桥存储器基元”意味着存储器基元可基于导电丝的形成以及破裂而在状态之间可切换，该导电丝可包括金属原子或分子。当在电极之间施加设定电压差时，金属原子或分子可由电极中的一者(“活性电极”)的氧化形成且可迁移到另一电极(“惰性”电极)。导电桥存储器基元可替代地被称为阳离子丝存储器基元或电化学金属化(ecm)基元。
33.在存储器器件100中，第二电极108可包括第一存储器基元100a和第二存储器基元100b两者的惰性电极。此外，第一电极104可包括第一存储器基元100a的氧清除电极，以及第三电极112可包括第二存储器基元100b的活性电极。第二电极108可各处包括相同材料，且可包括惰性电极材料，例如但不限于铂(pt)、钌(ru)、金(au)、其合金或其组合。第一电极104可包括氧清除材料，例如但不限于钛(ti)、钽(ta)、铝(al)、其合金或其组合。第三电极112可包括金属材料，例如但不限于银(ag)、铜(cu)、镍(ni)、其合金或其组合。切换层114可各处包括相同的材料。换句话说，切换层114的第一部分1141和第二部分1142可包括相同的材料。又一切换层116可以类似地各处包括相同的材料，并可包括与切换层114相同的材料。具体地，切换层114和又一切换层116可包括切换材料，诸如但不限于电介质材料。例如，切换层114和又一切换层116可包括氧化镁(mgo)、氧化钽(tao2)、氧化铪(hfo2)、氧化钛(tio2)、氧化铝(alo2)、二氧化硅(sio2)或其组合。
34.此外，存储器件100可包括连接器118和接触120。连接器118可以将接触120与第三电极112电连接，具体地，连接器118可以被布置在接触120与第三电极112之间并且可以邻接接触120和第三电极112。存储器件100还可包括被布置在基底层102之上的绝缘层122。第一和第二掩模元件106、110、第二和第三电极108、112、切换层114、又一切换层116、连接器118和接触120中的每一个可以被至少部分地布置在绝缘层122内。连接器118和接触120可包括导电材料，诸如但不限于铝、铜、钨、其合金或其组合。例如，接触118可包括导电线，例如但不限于存储器器件100的位线，以及连接器120可包括导电过孔。绝缘层122可包括绝缘材料，例如但不限于氧化硅、二氧化硅、氮化硅或其组合。例如，绝缘层122可以是层间电介质(ild)层。
35.图2a到2e示出了根据各种非限制性实施例的示例出形成存储器器件100的方法的简化截面图。为了清楚示例，从图2a至2e省略了一些附图标记。
36.参考图2a，方法可包括提供基底层102并且至少部分地在基底层102内形成第一电极104。第一电极104可以通过在将形成存储器器件100的表面上沉积氧清除材料、然后使用例如光致抗蚀剂掩模来选择性地蚀刻氧清除材料来形成。可以通过在第一电极104之上沉积绝缘材料并使用例如化学机械平坦化(cmp)工艺来平坦化绝缘材料，来提供基底层102。
37.参考图2b，方法还可包括在第一电极104和基底层102之上形成第一掩模元件106、在第一掩模元件106之上形成第二电极108、以及在第二电极108之上形成第二掩模元件110。第一掩模元件106、第二电极108和第二掩模元件110可以通过在基底层102之上沉积第一掩模材料、在第一掩模材料之上沉积惰性电极材料、在惰性电极材料之上沉积第二掩模材料、以及此后选择性地蚀刻第一掩模材料、惰性电极材料和第二掩模材料来形成。剩余的第一掩模材料、惰性电极材料和第二掩模材料可以分别形成第一掩模元件106、第二电极108和第二掩模元件110。
38.参考图2c和2d，方法可进一步包括形成切换层114、又一切换层116、以及绝缘层122的第一部分1221。如图2c所示，方法可包括在基底层102和第二掩模元件110之上并且沿着第一掩模元件106、第二电极108和第二掩模元件110的第一和第二侧表面106s1、108s1、110s1、106s2、108s2、110s2来沉积切换材料202的薄衬里。方法可另外包括在切换材料202之上沉积绝缘材料204。如图2d所示，方法还可包括去除位于第二掩模元件110上方的切换材料202的部分和绝缘材料204的部分，以形成切换层114、又一切换层116和绝缘层122的第一部分1221(如上所述，其可以是ild层)。
39.参考图2e，方法可包括形成第三电极112、连接器118和接触120、以及绝缘层122的第二和第三部分1222、1223。第三电极112可以通过在绝缘层122的第一部分1221之上沉积活性电极材料并且选择性地蚀刻活性电极材料来形成。然后可以在第三电极112之上沉积绝缘材料以形成绝缘层122的第二部分1222。然后可以使用本领域技术人员已知的任何工艺来形成连接器118和接触120，诸如但不限于后段制程(beol)工艺。例如，绝缘层122的第二部分1222可经蚀刻以形成开口，并且该开口可填充有导电材料以形成连接器118。然后可通过在绝缘层122的第二部分1222之上沉积绝缘材料来形成绝缘层122的第三部分1223，并且可通过蚀刻绝缘层122的第三部分1223以形成开口并将导电材料沉积到开口中来形成接触120。
40.上面描述的关于方法的顺序仅旨在是示例性的，并且方法不限于上述具体描述的顺序，除非另有具体说明。
41.图3a到3c示出了示例出在使用中的存储器器件100的简化截面图。再次，为了清楚示例，从图3a至图3c中省略了一些附图标记。图4示出了示例出当存储器器件100在使用中时存储器器件100的不同状态的图表。如图4所示，每个状态可表示为“xy”的形式，其中“x”和“y”中的每一者可以是0或1，且其中“x”指示第一存储器基元100a的状态，以及“y”指示位于第一存储器基元100a上方的第二存储器基元100b的状态。
42.最初，切换层114可以是整体绝缘的，以及存储器器件100可以被称为处于“00”状态，或换句话说，原始状态。
43.参考图3a和图4，可通过在第一电极104与第三电极112之间施加第一写入电压差(v
01
)来在存储器器件100上执行第一写入操作402。如图3a所示，这可以在第二电极108与第三电极112之间形成导电丝302。导电丝302可以被形成并限制在切换层114的第二部分1142内。由此，存储器器件100可以被写入到“01”状态，其中，第一存储器基元100a可仍处于hrs(“0”)状态，以及第二存储器基元100b可以被设置为lrs(“1”)状态。因此，存储器器件100的总电阻可取决于第一存储器基元100a的hrs电阻。
44.参考图3b和图4，可通过在第一电极104与第三电极112之间施加第二写入电压差(v
11
)来在存储器器件100上执行第二写入操作404。如图3b所示，这可以在第二电极108与第三电极112之间形成导电丝302，也可以在第一电极104与第二电极108之间形成导电丝304。导电丝302可以被形成并限制在绝缘层114的第二部分1142内；而导电丝304可被形成并限制在切换层114的第一部分1141内。换句话说，存储器器件100可以被写入到“11”状态，其中，第一存储器基元100a和第二存储器基元100b可以被设置为lrs(“1”)状态。
45.参考图3c和图4，可通过在第一电极104与第三电极112之间施加第三写入电压差(v
10
)来在存储器器件100上执行第三写入操作406。如图3c所示，这可以在第一电极104与第
二电极108之间形成导电丝304。导电丝304可以被形成并限制在切换层114的第一部分1141内。换句话说，存储器器件100可以被写入到“10”状态，其中，第一存储器基元100a可以被设置为lrs(“1”)状态，以及第二存储器基元100b可仍处于hrs(“0”)状态。因此，存储器器件100的总电阻可取决于第二存储器基元100a的hrs电阻。
46.为了读取存储器器件100，可以在第一电极104与第三电极112之间施加读取电压差(v读取)，并且可以确定通过存储器器件100的电流。该电流可指示存储器器件100的状态。
47.第一、第二和第三写入电压差(v
01
、v
10
、v
11
)可以与第一、第二、第三和第四阈值电压vth1
100
、vth2
100
、vth3
100
、vth4
100
相关。第三和第四阈值电压vth3
100
、vth4
100
的极性可以与第一和第二阈值电压vth1
100
、vth2
100
的极性相反。例如，第三和第四阈值电压vth3
100
、vth4
100
可以是负的(其中vth4
100
的量值(magnitude)大于vth3
100
的量值，即，|vth4
100
|>|vth3
100
|，或者换句话说，vth4
100
比vth3
100
更负)；而第一和第二阈值电压vth1
100
、vth2
100
可以是正的(其中vth2
100
的量值大于vth1
100
的量值，即，|vth2
100
|>|vth1
100
|，或者换句话说，vth2
100
比vth1
100
更正)。
48.具体地，第一写入电压差(v
01
)可以是负的并且比第四阈值电压vth4
100
更低(换句话说，更负)；第三写入电压差(v
10
)可以是正的并且大于第二阈值电压vth2
100
；以及第二写入电压差(v
11
)可以是正的并且在第一阈值电压vth1
100
与第二阈值电压vth2
100
之间，或者可以是负的并且在第三阈值电压vth3
100
与第四阈值电压vth4
100
之间。换句话说，v
01
<vth4
100
；v
10
>vth2
100
；vth1
100
<v
11
<vth2
100
或者vth4
100
<v
11
<vth3
100
。
49.状态“01”或“10”中的一者可以是存储器器件100的总“开启”状态；而另一状态“11”或“01”可以是存储器器件100的总“关断”状态。具体地，与较低总电阻相关联的状态可以是总“开启”状态，以及与较高总电阻相关联的状态可以是总“关断”状态。
50.如上文所描述的，存储器器件100的总电阻可取决于处于“01”状态的第一存储器基元100a(基于氧化物的存储器基元)的hrs电阻并且取决于处于“10”状态的第二存储器基元100b(基于导电的存储器基元)的hrs电阻。由于第二存储器基元100b可具有比第一存储器基元100a更高的hrs电阻，因此存储器器件100可具有在“01”状态下的较低总电阻和在“10”状态下的较高整体电阻。因此，对于存储器器件100，“01”状态可以是总“开启”状态，以及“10”状态可以是总“关断”状态。可将存储器器件100的开启/关断比率确定为在总“关断”状态下的较高总电阻与在总“开启”状态下的较低总电阻的比率。在示例性非限制性实施例中，存储器器件100的开启/关断比率可在从约100到约10000的范围内。
51.虽然上文将存储器器件100描述为可在三个状态“01”、“11”、“10”之间切换，但是存储器器件100可通过相应地调整第一电极104与第三电极112之间的写入电压差来在三个以上的状态之间可切换。通过将第二掩模元件110(位于导电桥存储器基元的电极108、112之间)的厚度t
110
配置为大于第一掩模元件106(位于基于氧化物的存储器基元的电极104、108之间)的厚度t
106
，可以增加导电桥存储器基元的hrs电阻，进而可以增加存储器基元100a、100b的hrs电阻之间的差。因此，可增加存储器器件100的开启/关断比率。在较高开启/关断比率的情况下，存储器器件100的较高总电阻与较低总电阻之间的间隙可能较大，且由此存储器器件100可在此间隙内在较大数目个不同状态(每一个状态与不同的总电阻相关联)之间可切换。此外，如上所述，可以通过沉积切换材料202的薄衬里来形成切换层
114。由此，切换层114的厚度t
114
可以不受光刻技术的限制。因此，导电丝302、304可以形成在较薄的切换层114内并且可以被更好地限制住。这进而可有助于降低导电丝302、304的形成的随机性以及切换层114和存储器器件100的电阻的可变性，尤其是当第一或第二存储器基元100a、100b处于hrs时。因此，可降低存储器器件100的循环到循环以及器件到器件可变性。此外，通过更好地限制导电丝302、304，可以更好地控制导电丝302、304的尺寸(并且由此，更好地控制切换层114的第一部分1141或第二部分1142的电阻)。这能够允许存储器器件100在可以清楚地彼此区分的更多状态之间可切换。因此，存储器器件100的存储能力可增加。
52.图5示出了根据替代的非限制性实施例的存储器器件500。存储器器件500类似于存储器器件100，并且由此，共同的特征用相同的参考标号来标记且不需要对其进行讨论。
53.类似于存储器器件100，存储器器件500中的第一存储器基元100a和第二存储器基元100b可以是不同类型的存储器基元，以及第一电极104和第三电极112可包括不同的材料。然而，在存储器器件500中，第一存储器基元100a可以是导电桥存储器基元，以及第二存储器基元100b可以是基于氧化物的存储器基元。因此，第一存储器基元100a的hrs电阻可大于第二存储器基元100b的hrs电阻。此外，第一掩模元件106(位于导电桥存储器基元的电极104、108之间)的厚度t
106
可以大于第二掩模元件110(位于基于氧化物的存储器基元的电极108、112之间)的厚度t
110
。在各种非限制性实施例中，第一掩模元件106的厚度t
106
可以是第二掩模元件110的厚度t
110
的至少两倍。此外，第一掩模元件106的厚度t
106
可以小于或等于50nm。例如，第一掩模元件106的厚度t
106
可以在从约10nm至约20nm的范围内，以及第二掩模元件110的厚度t
110
可以在从约5nm至约10nm的范围内。然而，第一和第二掩模元件106、110的厚度t
106
、t
110
可以替代地近似相等。
54.在使用时，存储器器件500可以以与存储器器件100类似的方式来操作。具体地，当分别在存储器器件500的第一电极104与第三电极112之间施加第一、第二和第三写入电压差v
01
、v
11
、v
10
时，存储器器件500可以在状态“01”、“11”、“10”之间可切换。这些写入电压差(v
01
、v
11
、v
10
)也可以与第一、第二、第三和第四阈值电压vth1
500
、vth2
500
、vth3
500
、vth4
500
相关。第三和第四阈值电压vth3
500
、vth4
500
的极性可以类似地与第一和第二阈值电压vth1
500
、vth2
500
的极性相反。例如，第三和第四阈值电压vth3
500
、vth4
500
可以是负的(其中vth4
500
比vth3
500
更负)；而第一和第二阈值电压vth1
500
、vth2
500
可以是正的(其中vth2
500
比vth1
500
更正)。此外，用于器件500的阈值电压vth1
500
–
vth4
500
可以不同于用于器件100的阈值电压vth1
100
–
vth4
100
。
55.具体地，对于存储器器件500，第一写入电压差(v
01
)可以是正的且大于第二阈值电压vth2
500
；第三写入电压差(v
10
)可以是负的且低于第四阈值电压vth4
500
(换句话说，比第四阈值电压vth4
500
更负)；以及第二写入电压差(v
11
)可以是正的且在第一阈值电压vth1
500
与第二阈值电压vth2
500
之间，或者可以是负的且在阈值电压vth3
500
与第四阈值电压vth4
500
之间。换句话说，v
01
>vth2
500
；v
10
<vth4
500
；vth1
500
<v
11
<vth2
500
或者vth4
500
<v
11
<vth3
500
。
56.在“01”状态下，存储器器件500的总电阻可类似地取决于第一存储器基元100a的hrs电阻，以及在“10”状态下，存储器器件500的总电阻可类似地取决于第二存储器基元100b的hrs电阻。然而，与存储器器件100相比，第一存储器基元100a的hrs电阻可替代地大于第二存储器基元100b的hrs电阻。由此，存储器器件500可具有在“10”状态下的较低总电
阻以及在“01”状态下的较高总电阻。因此，对于存储器器件500，“01”状态可以是总“关断”状态，以及“10”状态可以是总“开启”状态。
57.如上文所描述的，在存储器器件100、500中，第一存储器基元100a和第二存储器基元100b可以是不同类型的存储器基元，其中第一电极104和第三电极112可包括不同的材料。然而，第一存储器基元100a和第二存储器基元100b可以替代地是包括导电桥存储器基元或基于氧化物的存储器基元的相同类型的存储器基元，以及第一电极104和第三电极112可包括相同的材料。
58.在该替代的非限制性实施例中，当分别在存储器器件的第一电极104与第三电极112之间施加第一、第二和第三写入电压差v
01
、v
11
、v
10
时，存储器器件可类似地在状态“01”、“11”、“10”之间可切换。第一、第二和第三写入电压差(v
01
、v
11
、v
10
)也可以与第一、第二、第三和第四阈值电压vth1
eq
、vth2
eq
、vth3
eq
、vth4
eq
相关。类似地，第三和第四阈值电压vth3
eq
、vth4
eq
的极性可以与第一和第二阈值电压vth1
eq
、vth2
eq
的极性相反。例如，第三和第四阈值电压vth3
eq
、vth4
eq
可以是负的(其中vth4
eq
比vth3
eq
更负)；而第一和第二阈值电压vth1
eq
、vth2
eq
可以是正的(其中vth2
eq
比vth1
eq
更正)。此外，用于该存储器器件的阈值电压vth1
eq
–
vth4
eq
可不同于用于存储器器件100、500的阈值电压vth1
100
–
vth4
100
和vth1
500
–
vth4
500
。
59.具体地，第一写入电压差(v
01
)可以是正的且低于第一阈值电压vth1
eq
，或者可以是负的且低于第四阈值电压vth4
eq
(换句话说，比第四阈值电压vth4
eq
更负)。第二写入电压差(v
10
)可以是正的且大于第二阈值电压vth2
eq
，或者可以是负的且大于第三阈值电压vth3
eq
(换句话说，不如第三阈值电压vth3
eq
负)。第三写入电压差(v
11
)可以是正的且在第一阈值电压vth1
eq
与第二阈值电压vth2
eq
之间，或者可以是负的且在第三阈值电压vth3
eq
与第四阈值电压vth4
eq
之间。换句话说，0<v
01
<vth1
eq
或v
01
<vth4
eq
；v
10
>vth2
eq
或vth3
eq
<v
10
<0；vth1
eq
<v
11
<vth2
eq
或vth4
eq
<v
11
<vth3
eq
。
60.由于第一和第二存储器基元100a、100b可以具有相同的类型，因此如果第一和第二掩模元件106、110的厚度t
106
、t
110
近似相等，则这些存储器基元100a、100b的hrs电阻也可以近似相等。在这种情况下，存储器器件在“10”状态和“01”状态下可以具有近似相同的总电阻。因此，“10”和“01”状态中的任一者可以是总“开启”状态，而另一者可以是总“关断”状态。
61.替代地，第一和第二掩模元件106、108的厚度t
106
、t
110
中的一者可以较大。在这种情况下，当分别在存储器器件的第一电极104与第三电极112之间施加第一、第二和第三写入电压差v
01
、v
11
、v
10
时，存储器器件可以类似地在状态“01”、“11”、“10”之间可切换。此外，该存储器器件的第一、第二和第三写入电压差v
01
、v
11
、v
10
也可以以与上文针对厚度t
106
、t
110
近似相等时类似的方式与第一到第四阈值电压vth1
uneq
、vth2
uneq
、vth3
uneq
、vth4
uneq
相关。然而，在vth1
uneq
和vth3
uneq
可以分别近似等于vth1
eq
和vth3
eq
的同时，vth2
uneq
可以比vth2
eq
更高(换句话说，更正)，以及vth4
uneq
可以比vth4
eq
更低(换句话说，更负)。如上文所陈述的，存储器器件的总电阻较低的状态(“01”或“10”)可以是总“开启”状态，而另一状态(“01”或“10”)可以是总“关断”状态。因此，如果第一掩模元件106的厚度t
106
大于第二掩模元件110的厚度t
110
，则第一存储器基元100a的hrs电阻可以大于第二存储器基元100b的hrs电阻，并由此，“01”状态可以是总“关断”状态，以及“10”状态可以是总“开启”状态。另一方面，如果第二掩模元件110的厚度t
110
大于第一掩模元件t
106
的厚度t
106
，则第二存储器基元100b的
hrs电阻可以大于第一存储器基元100a的hrs电阻，并由此，“01”状态可以是总“开启”状态，以及“10”状态可以是总“关断”状态。
62.图6示出了根据替代的非限制性实施例的存储器器件600。存储器器件600类似于存储器器件100，且因此共同特征用相同参考标号来标记且不需要对其进行讨论。
63.与存储器器件100相比，存储器器件600可另外包括第三存储器基元600a以及第四存储器基元600b。具体地，第三存储器基元600a可包括被至少部分地布置在基底层102内的第四电极604，以及第四存储器基元600b可包括被至少部分地布置在绝缘层122内的第五电极612，如图6所示，第一掩模元件106可以被布置在第四电极604的部分之上并且与第四电极604横向偏移，以及第五电极612可以被布置在第二掩模元件110的部分之上并且与第二掩模元件110横向偏移。具体地，第一掩模元件106的底表面106b可以部分地与第四电极604重叠并且可选地直接接触第四电极604，以及第二掩模元件110的顶表面110t可以部分地与第五电极612重叠并且可选地直接接触第五电极612。
64.又一切换层116可以被布置在第四电极604与第五电极612之间。具体地，又一切换层116可以沿着第一掩模元件106、第二电极108和第二掩模元件110的基本上垂直对准的第二侧表面106s2、108s2、110s2在第四电极604的顶表面604t与第五电极612的底表面612b之间基本上平坦地延伸。又一切换层116也可远离第一掩模元件106在第四电极604的顶表面604t上水平地延伸。由此，第一掩模元件106可与第四电极604的顶表面604t的部分重叠，以及又一切换层116可与第四电极604的顶表面604t的整个剩余部分重叠。第三存储器基元600a可进一步包括又一切换层116的第一部分1161(位于第四电极604与第二电极108之间)，以及第四存储器基元600b可进一步包括又一切换层116的第二部分1162(位于第五电极612与第二电极108之间)。
65.第四电极604可以与第一电极104横向间隔开，或者换句话说，基底层102(包括绝缘材料)的部分可以被布置在第一电极104与第四电极604之间。类似地，第五电极612可以与第三电极112横向间隔开，或者换句话说，绝缘层122(包括绝缘材料)的部分可以被布置在第三电极112与第五电极612之间。因此，第四电极604和第一电极104可以彼此电隔离，以及第五电极612和第三电极112可以彼此电隔离。换句话说，第一和第二存储器基元100a、100b可以与第三和第四存储器基元600a、600b电隔离。
66.存储器器件600可包括被至少部分地布置在绝缘层122内的又一连接器618和又一接触620。又一连接器618可以将又一接触620与第五电极612电连接。具体地，又一连接器618可以被布置在又一接触620与第五电极612之间并且可以邻接又一接触620和第五电极612。又一连接器618和又一接触620可包括导电材料，例如但不限于铝、铜、钨、其合金或其组合。例如，又一接触620可包括又一导电线，诸如但不限于存储器器件600的又一位线，以及又一连接器618可包括导电过孔。
67.类似于第一存储器基元100a，第三存储器基元600a可以是基于氧化物的存储器基元，以及类似于第二存储器基元100b，第四存储器基元600b可以是导电桥存储器基元。第四电极604可包括第三存储器基元600a的氧清除电极。具体地，第四电极604可包括氧清除材料，诸如但不限于钛(ti)、钽(ta)、铝(al)、其合金或其组合。第五电极612可包括第四存储器基元600b的活性电极。具体地，第五电极612可包括金属材料，诸如但不限于银(ag)、铜(cu)、镍(ni)、其合金或其组合。如上所述，又一切换层116可包括相同的材料。换句话说，又
一切换层116的第一部分1161和又一切换层116的第二部分1162可包括相同的材料。
68.第一和第二存储器基元100a、100b可形成存储器器件600的第一存储器单元，以及第三和第四存储器基元600a、600b可形成存储器器件600的第二存储器单元。第一存储器单元可以以与存储器器件100类似的方式来操作。具体地，当分别在第一电极104与第三电极104之间施加第一、第二和第三写入电压差v
01
、v
11
、v
10
时，第一存储器单元可在状态“01”、“11”、“10”之间可切换。第二存储器单元也可以以与存储器器件100类似的方式来操作，除了写入电压差可以替代地被施加在第四电极604与第五电极612之间。具体地，当分别在第四电极604与第五电极612之间施加第一、第二和第三写入电压差v
01
、v
11
、v
10
时，第二存储器单元也可在状态“01”、“11”、“10”之间可切换。第一和第二存储器单元可以彼此独立地在“01”、“11”、“10”状态之间可切换。因此，与存储器器件100相比，通过进一步提供第四和第五电极604、612，存储器器件600可类似地紧凑但具有更大的存储容量。
69.图7示出了根据替代的非限制性实施例的存储器器件700。存储器器件700类似于存储器器件600，且因此共同特征用相同参考标号来标记且不需要对其进行讨论。
70.存储器器件700可类似地包括包含第一和第二存储器基元100a、100b的第一存储器单元以及包含第三和第四存储器基元600b、600b的第二存储器单元。然而，第一和第三存储器基元100a、600a可以替代地是导电桥存储器基元，以及第二和第四存储器基元100b、600b可以替代地是基于氧化物的存储器基元。此外，第二掩模元件110的厚度t
110
可以小于第一掩模元件106的厚度t
106
。第一和第二掩模元件106、110的厚度t
106
、t
110
可以近似等于存储器器件500中的掩模元件106、110的厚度t
106
、t
110
。在使用时，存储器器件700的第一和第二存储器单元中的每一者可以以与如上所述的存储器器件500类似的方式来操作。具体地，可以通过针对第一存储器单元来在第一电极104与第三电极112之间以及针对第二存储器单元来在第四电极604与第五电极612之间施加第一、第二和第三写入电压差v
01
、v
11
、v
10
，以使得第一和第二存储器单元可以彼此独立地在“01”、“11”、“10”状态之间可切换。因此，与存储器器件500相比，通过进一步提供第四和第五电极604、612，存储器器件700可以类似地紧凑但具有更大的存储容量。
71.存储器器件600、700中的第一和第二掩模元件106、110的厚度t
106
、t
110
可以替代地近似相等。此外，第一存储器单元中的存储器基元100a、100b可替代地具有相同的类型(基于氧化物的存储器基元或导电桥存储器基元)，且类似地，第二存储器单元中的存储器基元600a、600b可替代地具有相同的类型(基于氧化物的存储器基元或导电桥存储器基元)。在该替代的非限制性实施例中，不同的存储器单元中的存储器基元100a、100b、600a、600b可具有相同的类型或不同的类型。此外，每一个存储器单元可以以与上文关于具有相同类型的第一和第二存储器基元100a、100b的存储器器件所描述的方式类似的方式来操作。
72.图8示出了根据替代的非限制性实施例的存储器器件800。存储器器件800类似于存储器器件100，且因此共同特征用相同参考标号来标记且不需要对其进行讨论。
73.与存储器器件100相比，存储器器件800的第二电极108可替代地包括第一电极层1081和被布置在第一电极层1081之上的第二电极层1082。第一电极层1081和第二电极层1082可包括不同的材料。
74.如图8所示，第一存储器基元100a可包括第一电极104、第一电极层1081和切换层114的第一部分1141，以及第二存储器基元100b可包括第三电极112、第二电极层1082和切
换层114的第二部分1142。第一电极层1081可包括第一存储器基元100a的惰性电极，以及第二电极层1082可包括第二存储器基元100b的惰性电极，其中第一电极层1081和第二电极层1082可包括不同的惰性电极材料。惰性电极材料可包括铂(pt)、钌(ru)、金(au)、其合金或其组合、或者本领域技术人员已知的任何其他惰性电极材料。
75.替代地，第一电极104和第三电极112可以分别包括第一存储器基元100a和第二存储器基元100b的惰性电极；而第一电极层1081可包括第一存储器基元100a的氧清除电极，以及第二电极层1082可包括第二存储器基元100b的活性电极。第一电极104和第三电极112可包括相同或不同的惰性电极材料。第一电极层1081可包括氧清除材料，例如但不限于钛(ti)、钽(ta)、铝(al)、其合金或其组合，以及第二电极层1082可包括金属材料，例如但不限于银(ag)、铜(cu)、镍(ni)、其合金或其组合。
76.在存储器器件500
‑
700以及具有如上所述的相同类型的存储器基元100a、100b/600a、600b的存储器器件中，第二电极108可以类似地包括包含不同材料的第一和第二电极层1081、1082。例如，在存储器器件500中，第二电极108可包括第一电极层1081和第二电极层1082。第一电极层1081可包括第一存储器基元100a的活性电极，第二电极层1082可包括第二存储器基元100b的氧清除电极，以及第一电极104和第三电极112可以分别包括第一存储器基元100a和第二存储器基元100b的惰性电极。
77.本发明可以在不脱离本发明的精神或本质特征的情况下以其他特定形式来体现。因此，前述实施例在所有方面都被认为是说明性的，而不是限制本文中所描述的本发明。因此，本发明的范围由所附权利要求书而非前述描述指示，以及落入权利要求书的等同物的含义和范围内的所有改变旨在被包括在其中。