半导体封装装置及其制造方法与流程

1.本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。


背景技术：

2.随着智能移动装置的发展与需求，功能越来越多样，相应地集成电路整合便凸显重要，为达成封装规格缩小，将主动组件、被动组件埋入基板中是一种主要的做法，埋入基板可以有效减少电传输路径，进一步将功率损耗降低，以利将各种功能的集成电路整合成一颗小型的半导体封装装置。
3.由于半导体封装装置线路与功能越来越多与复杂，为确保产品之质量，大多会以飞针测试的电气测量方法来量测产品信赖性，将探针的针头扎入顶部和底部探针垫。而飞针测试将破坏线路的金面，使其下方镍层裸露出来，可能影响后续焊接的可靠性。


技术实现要素：

4.第一方面，本公开提供了一种半导体封装装置，包括：
5.基板，第一侧设置有第一线路和第二线路，所述第一线路具有第一表面，所述第二线路设置于所述第一表面上，所述第一表面具有第一凹陷结构。
6.在一些可选的实施方式中，所述第一线路和所述第二线路之间设置有介电层，所述介电层覆盖所述第一线路的至少部分。
7.在一些可选的实施方式中，所述第一凹陷结构经所述介电层露出。
8.在一些可选的实施方式中，所述介电层覆盖所述第一凹陷结构。
9.在一些可选的实施方式中，所述第二线路设置于所述第一凹陷结构上。
10.在一些可选的实施方式中，所述第二线路与所述第一凹陷结构表面连接。
11.在一些可选的实施方式中，所述装置还包括：
12.第一电子元件，所述第一电子元件埋设于所述基板内，所述第二线路经所述第一线路与所述第一电子元件电连接。
13.在一些可选的实施方式中，所述装置还包括：
14.第二电子元件，设置于所述第二线路上。
15.在一些可选的实施方式中，所述基板与所述第一侧相对的第二侧设置有第三线路，所述第三线路具有与所述第一表面相对的第二表面，所述第二表面具有第二凹陷结构。
16.在一些可选的实施方式中，所述装置还包括：
17.封装层，包覆所述第二线路。
18.在一些可选的实施方式中，所述封装层包覆所述第一凹陷结构。
19.在一些可选的实施方式中，所述第一线路的线宽大于所述第二线路的线宽。
20.在一些可选的实施方式中，所述第一线路的线距小于所述第二线路的线距。
21.第二方面，本公开提供了一种半导体封装装置的制造方法，包括：
22.提供基板，所述基板第一侧设置有第一线路，所述第一线路具有第一表面；
23.通过探针在所述第一表面进行电气测试，以在所述第一表面形成第一凹陷结构；
24.在所述第一表面上设置第二线路。
25.在一些可选的实施方式中，所述在所述第一表面上设置第二线路，包括：
26.对应所述第一凹陷结构在所述第一表面上设置所述第二线路。
27.在一些可选的实施方式中，所述方法还包括：
28.在所述第一线路和所述第二线路之间设置介电层，所述介电层覆盖所述第一线路的至少部分。
29.在本公开提供的半导体封装装置及其制造方法，通过设计半导体封装装置包括：基板，第一侧设置有第一线路和第二线路，第一线路具有第一表面，第二线路设置于第一表面上，第一表面具有第一凹陷结构。通过在第一表面上设置第二线路，基板可通过第二线路与外界电连接，进而避免第一线路的第一凹陷结构降低基板与外界电连接的可靠性。
附图说明
30.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
31.图1a是根据本公开的半导体封装装置的一个实施例的纵向截面结构示意图；
32.图1b、1c和1e是图1a中虚线部分在不同实施例的局部放大示意图；
33.图1d是图1b和1c对应的水平截面局部透视图；
34.图1f是图1e对应的水平截面局部透视图；
35.图1g是根据本公开的半导体封装装置的又一个实施例的结构示意图；
36.图2a
‑
2d是根据本公开的一个实施例在各个阶段制造的半导体封装装置的纵向截面结构示意图；
37.图3a
‑
3d是根据本公开的又一个实施例在各个阶段制造的半导体封装装置的纵向截面结构示意图；
38.图4a
‑
4d是根据本公开的再一个实施例在各个阶段制造的半导体封装装置的纵向截面结构示意图。
39.符号说明：
40.11
‑
基板；111
‑
第一线路；111a
‑
第一表面；1111
‑
第一凹陷结构；112
‑
第二线路；113
‑
第三线路；113a
‑
第二表面；1131
‑
第二凹陷结构；114
‑
介电层；12
‑
第一电子元件；13
‑
第二电子元件；14
‑
封装层；15
‑
探针。
具体实施方式
41.下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
42.需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公
开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，应当也视为本公开可实施的范畴。
43.还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
44.另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。
45.参考图1a，图1a是根据本公开的半导体封装装置的一个实施例的纵向截面结构示意图。
46.如图1a所示，半导体封装装置100a可包括：基板11，第一侧设置有第一线路111和第二线路112，第一线路111具有第一表面111a，第二线路112设置于第一表面111a上，第一表面111a具有第一凹陷结构1111。
47.基板11可以是由导电材料和介电材料(dielectric)组成的基板、线路层或重布线层。这里，介电材料可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(polyamide，pa)、聚酰亚胺(polyimide，pi)、环氧树脂(epoxy)、聚对苯撑苯并二噁唑(poly
‑
p
‑
phenylene benzobisoxazole，pbo)纤维、fr
‑
4环氧玻璃布层压板、pp(prepreg，预浸材料或称为半固化树脂、半固化片)、abf(ajinomoto build
‑
up film)等，而无机物例如可以是硅(si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(ti)，钨(w)，镍(ni)等，而金属层例如可以是金(au)、银(ag)、铝(al)、镍(ni)、钯(pd)、铜(cu)或其合金。
48.第一线路111和第二线路112可以是由导电材料组成的导电迹线。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(ti)，钨(w)，镍(ni)等，而金属层例如可以是金(au)、银(ag)、铝(al)、镍(ni)、钯(pd)、铜(cu)或其合金。
49.第一凹陷结构1111可以是通过探针在第一表面111a进行电气测试形成的凹陷结构。
50.通过在第一线路111的第一表面111a上设置第二线路112，基板11可通过第二线路112与外界电连接，进而避免第一线路111的第一凹陷1111结构降低基板11与外界电连接的可靠性的问题。
51.在一些可选的实施方式中，如图1a所示，第一线路111和第二线路112之间设置有介电层114，介电层114覆盖第一线路111的至少部分。
52.介电层114可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(polyamide，pa)、聚酰亚胺(polyimide，pi)、环氧树脂(epoxy)、聚对苯撑苯并二噁唑(poly
‑
p
‑
phenylene benzobisoxazole，pbo)纤维、fr
‑
4环氧玻璃布层压板、pp(prepreg，预浸材料或称为半固化树脂、半固化片)、abf(ajinomoto build
‑
up film)等，而无机物例如可以是硅(si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。
53.图1b为图1a中虚线部分在一些实施例的局部放大示意图，如图1b所示，在一些可选的实施方式中，介电层114覆盖第一凹陷结构1111。
54.图1c为图1a中虚线部分在一些实施例的局部放大示意图，如图1c所示，在一些可选的实施方式中，第一凹陷结构1111经介电层114露出。
55.图1d为图1b和1c对应的水平截面局部透视图，如图1a、1b、1c及1d所示，第二线路112设置于第一线路111上，基板11可通过第二线路112与外界电连接。
56.在一些可选的实施方式中，如图1d所示，第一线路111的线宽大于第二线路112层的线宽。
57.在一些可选的实施方式中，如图1d所示，第一线路111的线距小于第二线路112层的线距。
58.图1e为图1a中虚线部分在一些实施例的局部放大示意图，图1f是图1e对应的水平截面局部透视图，如图1e和图1f所示，在一些可选的实施方式中，第二线路112设置于第一凹陷结构1111上。
59.在一些可选的实施方式中，如图1e所示，第二线路112与第一凹陷结构1111表面连接。
60.在一些可选的实施方式中，如图1a所示，半导体封装装置100a还包括：
61.第一电子元件12，第一电子元件12埋设于基板11内，第二线路112经第一线路111与第一电子元件12电连接。
62.第一电子元件12例如可包括晶粒(die)、asic(application specific integrated circuit，专用集成电路)芯片或hbm(high bandwidth memory，高带宽存储器)芯片、电容、电感、电阻等。
63.在一些可选的实施方式中，如图1a所示，半导体封装装置100a还包括：
64.第二电子元件13，设置于第二线路112上。
65.第二电子元件13例如可包括晶粒(die)、asic(application specific integrated circuit，专用集成电路)芯片或hbm(high bandwidth memory，高带宽存储器)芯片等。
66.在一些可选的实施方式中，如图1a所示，基板11与第一侧相对的第二侧设置有第三线路113，第三线路113具有与第一表面111a相对的第二表面113a，第二表面113a具有第二凹陷结构1131。
67.第三线路113可以是由导电材料组成的导电迹线。
68.第二凹陷结构1131可以是通过探针在第二表面113a进行电气测试形成的凹陷结构，或者，第二凹陷结构1131可以是在进行飞针测试时电极接触第二表面113a形成凹陷结构。
69.继续参考图1g，图1g所示的半导体封装装置100g类似于图1a中所示的半导体封装装置100a，不同之处在于，半导体封装装置100g还包括：封装层14，包覆第二线路112。
70.封装层14可以由各种模封材料(molding compound)形成。例如，模封材料可包括环氧树脂(epoxy resin)、填充物(filler)、催化剂(catalyst)、颜料(pigment)、脱模剂(release agent)、阻燃剂(flame retardant)、耦合剂(coupling agent)、硬化剂(hardener)、低应力吸收剂(low stress absorber)、粘合促进剂(adhesion promoter)、离子捕获剂(ion trapping agent)等。
71.在一些可选的实施方式中，封装层14包覆第一凹陷结构1111。
72.下面参考图2a至图2d，图2a至图2d是根据本公开的一个实施例在各个阶段制造的半导体封装装置200a、200b、200c及200d的纵向截面结构示意图。
73.参考图2a，提供基板11，基板11第一侧设置有第一线路111，第一线路111具有第一表面111a。
74.参考图2b，通过探针15在第一表面111a进行电气测试，以在第一表面111a形成第一凹陷结构1111。
75.参考图2c，首先，在基板11上设置介电层114，介电层114包覆第一线路111。
76.然后，去除部分介电层114以使第一线路111的第一表面111a至少部分经介电层114露出。
77.这里，可通过刻蚀刻出去部分介电层114，刻蚀方式可包括激光蚀刻或电浆(plasma)蚀刻等。
78.参考图2d，在第一线路111经介电层114露出的第一线路111上设置第二线路112。
79.制程上可以采用当前已知或未来开发的基板形成技术，本公开对此不做具体限定，例如可采用包括但不限于光刻、电镀(plating)，化学镀(electroless plating)等形成第二线路112。
80.下面参考图3a至图3d，图3a至图3d是根据本公开的一个实施例在各个阶段制造的半导体封装装置300a、300b、300c及300d的纵向截面结构示意图。
81.参考图3a，提供基板11，基板11第一侧设置有第一线路111，第一线路111具有第一表面111a。
82.参考图3b，首先，在基板11上设置介电层114，介电层114包覆第一线路111。
83.然后，去除部分介电层114以使第一线路111的第一表面111a至少部分经介电层114露出。
84.参考图3c，通过探针15在第一表面111a经介电层114露出的部分进行电气测试，以在第一表面111a形成第一凹陷结构1111。
85.参考图3d，对应第一凹陷结构1111在第一线路111经介电层114露出的第一线路111上设置第二线路112。
86.下面参考图4a至图4d，图4a至图4d是根据本公开的一个实施例在各个阶段制造的半导体封装装置400a、400b、400c及400d的纵向截面结构示意图。
87.参考图4a，提供基板11，基板11第一侧设置有第一线路111，第一线路111具有第一表面111a。
88.参考图4b，首先，在基板11上设置介电层114，介电层114包覆第一线路111。
89.然后，去除部分介电层114以使第一线路111的第一表面111a至少两处经介电层114露出。
90.参考图4c，在第一表面111a经介电层114露出的一处上设置第二线路112。
91.参考图4d，通过探针15在第一表面111a经介电层114露出的另一处进行电气测试，以在第一表面111a形成第一凹陷结构1111。
92.本公开的提供的制造半导体结构的方法能够实现与前述半导体结构类似的技术效果，这里不再赘述。
93.尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效组件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘
制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。