扇出型封装结构的制作方法

1.本技术的实施例涉及扇出型封装结构。


背景技术：

2.目前后芯片工艺的扇出型封装结构，尤其是扇出型衬底上芯片(focos)封装结构中，具有填充材料发生破裂的问题，填充材料在高温的过程中材料膨胀而导致其与电子元件之间的界面产生分层和破裂进而往下破坏。


技术实现要素：

3.针对相关技术中存在的问题，本发明的目的在于扇出型封装结构，以至少实现提高扇出型封装结构的良率。
4.本技术的实施例提供一种扇出式封装结构，包括：衬底；第一电子元件和第二电子元件，位于衬底上；加强结构，位于衬底上并且包围第一电子元件和第二电子元件的所有侧壁，加强结构是一体的。
5.在一些实施例中，还包括：填充层，位于衬底和第一电子元件、第二电子元件之间。
6.在一些实施例中，加强结构中有复数个开孔，填充层位于开孔中。
7.在一些实施例中，第一部分开孔位于加强结构的面向第一电子元件或第二电子元件的内侧壁上。
8.在一些实施例中，位于第一部分开孔中的填充层与第一电子元件或第二电子元件接触。
9.在一些实施例中，填充层填充开孔的下部分。
10.在一些实施例中，还包括：模塑层，位于第一电子元件和第二电子元件的上表面上，模塑层填充开孔的上部分。
11.在一些实施例中，还包括：线路层，位于衬底和加强结构之间，填充层接触线路层的上表面。
12.在一些实施例中，线路层的侧壁和模塑层的侧壁齐平。
13.在一些实施例中，衬底的横向尺寸大于线路层的横向尺寸。
14.在一些实施例中，加强结构高于第一电子元件和第二电子元件。
15.在一些实施例中，加强结构高于第二电子元件并且低于第一电子元件。
16.在一些实施例中，在俯视图中，第一电子元件和第二电子元件的相邻侧壁平行。
17.在一些实施例中，第一电子元件和第二电子元件的主动面朝向衬底。
18.本技术的实施例还提供一种形成扇出型封装结构的方法，包括：提供加强结构；将第一电子元件和第二电子元件设置在加强结构的第一腔和第二腔内，加强结构接触第一电子元件和第二电子元件；将加强结构、第一电子元件和第二电子元件设置在衬底上。
19.在一些实施例中，将第一电子元件和第二电子元件放置在第一腔和第二腔内包括：将加强结构加热；将第一电子元件和第二电子元件放置在第一腔和第二腔中；冷却加强
结构使得加强结构和第一电子元件和第二电子元件接触。
20.在一些实施例中，第一腔的横向尺寸大于第二腔的横向尺寸。
21.在一些实施例中，加强结构中包括纤维。
22.在一些实施例中，第一腔和第二腔的横向尺寸由上到下逐渐减小。
23.在一些实施例中，第一腔和第二腔的侧壁倾斜。
24.在一些实施例中，第一电子元件和第二电子元件和加强结构的底面齐平。
附图说明
25.当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
26.图1至图23示出了根据本技术实施例的扇出型封装结构的形成过程。
27.图24至图27示出了根据本技术不同实施例的扇出型封装结构的结构示意图。
具体实施方式
28.为更好的理解本技术实施例的精神，以下结合本技术的部分优选实施例对其作进一步说明。
29.本技术的实施例将会被详细的描示在下文中。在本技术说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本技术的基本理解。本技术的实施例不应该被解释为对本技术的限制。
30.如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的
±
10％的变化范围，例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±
0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的
±
10％(例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±
0.05％)，那么可认为所述两个数值“大体上”相同。
31.在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本技术以特定的方向建构或操作。
32.另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。
33.再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
34.扇出型封装结构在加热过程中，弯曲应力受应力集中系数的影响放大为有效应力(放大至1.5倍至3倍)，在加热和冷却过程中均会由热力矩引起弯曲应力，电子元件的拐角处的应力集中系数kt为1.5至3。
35.下面将参照附图，对本技术的扇出型封装结构及其形成方法作具体阐述。
36.参见图1，释放层12位于第一载体10上，将加强结构14设置在释放层12上。第一载体10可以是玻璃载体衬底、陶瓷载体衬底等。第一载体10可以是晶圆，从而使得可以在第一载体10上同时形成多个封装结构。释放层12可以由基于聚合物的材料形成，其可以与第一载体10一起从将在后续步骤中形成的上面的结构中去除。在一些实施例中，释放层12是基于环氧树脂的热释放材料，其在加热时失去其粘合性，诸如光热转换(lthc)释放涂层。在其他实施例中，释放层12可以是紫外(uv)胶，当暴露于uv光时会失去其粘合性。释放层12可以以液体的形式分配并且固化，可以是层压在第一载体10上的层压膜，或者可以是类似的。释放层12的顶面可以是水平的并且可以具有较高的平面度。加强结构14中具有第一腔16和第二腔18。在一些实施例中，加强结构14的材料包括合成玻璃(cte：4-7)、tio2(cte：4-5)、alsic(cte：6.5-7)、fe2o3(cte：4-5)、cr合金(cte：6-6.5)、ain(cte：4-5)、cao(cte：5-6)、sic(cte：4.2-4.8)、w合金(cte：4.5-5)、si3n4(cte：3.5-4)、nio(cte：4-5)、碳纤维复合物(cte：3.5-4)、al2o3(cte：4-5)、si(cte：2.6-4)或其组合。
37.参见图2a和图2b，图2a是俯视图，可以看出加强结构14是一体的，图2b是沿图2a的a-a’线的截面图。在一些实施例中，第一腔16的横向尺寸大于第二腔18的横向尺寸。在一些实施例中，在一些实施例中，加强结构14中包括纤维20。在一些实施例中，纤维20是玻璃纤维，具有较高的结构强度。在一些实施例中，加强结构14中包括第一部分开孔22和第二部分开孔24，第一部分开孔22位于第一腔16和第二腔18的侧壁上，第二部分开孔24围绕第一腔16和第二腔18。在一些实施例中，如图2a所示的步骤，在将加强结构14放置在第一载体10上之后，使用切刀28对加强结构14和第一载体10进行切割以形成单片化的结构。在一些实施例中，仅存在第一部分开孔22，不存在第二部分开孔24。
38.图2c至图2g示出了图2a中虚线框26的放大图，其中，图2c所示的第一部分开孔22的截面是矩形，图2d所示的第一部分开孔22的截面是椭圆形的一部分，图2e所示的第一部分开孔22的截面是三角形，图2f所示的第一部分开孔22的截面是不规则形状，图2g所示的第一部分开孔22的截面是排成一排的方孔。第一部分开孔22的截面的形状不限于已示出的形状。
39.图2h示出了根据本技术不同实施例的俯视图，与图2a不同的是，图2a所示的实施例第一腔16和第二腔18的相邻侧壁平行，两第二腔18的尺寸相同，图2h所示的实施例第一腔16和其中一个第二腔18的相邻侧壁不平行，两第二腔18的尺寸不相同。在一些实施例中，第一腔16和第二腔18的数量不限于图中所示的数量。
40.参见图3a和图3b，其中，图3a是俯视图，图3b是沿图3a的b-b’线截取的截面图。对加强结构14进行加热工艺31，使得加热结构14中的第一腔16和第二腔18膨胀，使用夹持件33将第二电子元件30放置在第二腔18中。在一些实施例中，夹持件33和第二电子元件30之间具有真空腔35。
41.参见图4，继续执行加热工艺31，并使用夹持件33将第一电子元件40放置在第一腔16中。在一些实施例中，第一电子元件40是特定应用集成电路(asic)芯片，第二电子元件30是高带宽存储器(high bandwidth memory,hbm)管芯。
42.参见图5a和图5b，其中，图5a是俯视图，图5b是沿图5a的c-c’线截取的截面图。执行冷却工艺51使得加强结构14缩小以接触第一电子元件40和第二电子元件30的所有侧壁。第一部分开孔22保持在加强结构14和第一电子元件40、第二电子元件30之间。
43.参见图6，使用夹持件33吸持第一电子元件40、第二电子元件30和加强结构14以脱离第一载体10。在一些实施例中，夹持件33与第一电子元件40、第二电子元件30和加强结构14之间具有真空腔35。
44.参见图7，在第二载体70上形成第一导电图案72。在一些实施例中，第二载体70的材料与第一载体10相似。在一些实施例中，第一导电图案72的材料可以是cu、au、ag、al、pd、pt、ni、其合金或其组合等。可以使用物理气相沉积(physical vapour deposition，pvd)、溅射、电镀、无电镀(electroless，e’less)和/或印刷、层压和/或灌封等工艺形成第一导电图案72。
45.参见图8，在第二载体70及第一导电图案72上形成第一介电层80。在一些实施例中，第一介电层80可以包括聚酰胺(polyamide，pa)材料，并对第一介电层80实施曝光工艺81以进行固化。
46.参见图9，图案化第一介电层80以暴露第一导电图案72，并在第一导电图案72上以及第一介电层80上形成第一种子层90，在第一种子层90上形成第一掩模92。在一些实施例中，第一掩模92是光致抗蚀剂(pr)，并实施曝光工艺91固化第一掩模92。
47.参见图10，图案化第一掩模92以暴露第一种子层90，在第一种子层90上形成第一金属层100。在一些实施例中，第一种子层90、第一金属层100的材料可以是cu、au、ag、al、pd、pt、ni、其合金或其组合等。可以使用物理气相沉积(physical vapour deposition，pvd)、溅射、电镀、无电镀(electroless，e’less)和/或印刷、层压和/或灌封等工艺形成第一金属层100。
48.参见图11，去除第一掩模92并以第一金属层100为掩模图案化第一种子层90。
49.参见图12，以与第一节点中80、第一种子层92和第一金属层100相似的步骤和工艺形成第二介电层126、第二种子层122和第二金属层124。至此，线路层120形成。
50.参见图13，使用夹持件33将第一电子元件40、第二电子元件30和加强结构14放置在线路层120上。在一些实施例中，真空腔35位于夹持件33和第一电子元件40、第二电子元件30、加强结构14之间。
51.参见图14a和图14b，其中，图14a是俯视图，图14b是沿图14a的d-d’线截取的截面图。其中，d-d’线截取到了第二部分开孔24。在一些实施例中，在第一电子元件40、第二电子元件30与线路层120之间形成填充层(underfill)140。在一些实施例中，填充层(underfill)140形成在第一部分开孔22和第二部分开孔24的下部分中。
52.参见图15，模塑层150包封加强结构14、第一电子元件40和第二电子元件30。在一些实施例中，模塑层150填充第一部分开口22(未在此截面示出)和第二部分开口24的上部分。模塑层150和填充层140填充第一部分开孔22和第二部分开孔24可以使结构强度更高。第一电子元件40和第二电子元件30受到两种密封剂的保护，填充层140具有高结构强度以
抵抗应力。在一些实施例中，不形成模塑层150。
53.参见图16，移除第二载体70。
54.参见图17，在线路层120上形成第三种子层170，并在第三种子层170上形成第二掩模172。在一些实施例中，第二掩模172是光致抗蚀剂(pr)，并实施曝光工艺171固化第二掩模172。在一些实施例中，第三种子层170的材料可以是cu、au、ag、al、pd、pt、ni、其合金或其组合等。可以使用物理气相沉积(physical vapour deposition，pvd)、溅射、电镀、无电镀(electroless，e’less)和/或印刷、层压和/或灌封等工艺形成第三种子层170。
55.参见图18，图案化第二掩模172以暴露第三种子层170。在第三种子层170上形成第三金属层180和焊料182。在一些实施例中，第三金属层180的材料可以是cu、au、ag、al、pd、pt、ni、其合金或其组合等。可以使用物理气相沉积(physical vapour deposition，pvd)、溅射、电镀、无电镀(electroless，e’less)和/或印刷、层压和/或灌封等工艺形成第三金属层180。在一些实施例中，焊料182的材料包括cu。
56.参见图19，去除第二掩模172并以焊料182和第三金属层180为掩模图案化第三种子层170。
57.参见图20，对焊料182执行回流工艺201以形成为焊球。在图7至图20所示的实施例中，以一个单元的线路层120为例进行示意，在实际生产过程中，线路层120上设置有多个加强结构14及其中的第一电子元件40和第二电子元件30，在完成图20所示的步骤后再执行单片化工艺形成如图所示的一个单元的结构。
58.参见图21，将线路层120及其上的结构放置在衬底210上。在一些实施例中，夹持件31吸持模塑层150，在夹持件31和模塑层150之间存在真空腔35。
59.参见图22，在一些实施例中，线路层120通过焊料182电连接衬底210。在一些实施例中，在线路层120和衬底210之间形成模制化合物220，模制化合物包封焊料182。
60.参见图23，在衬底210的背侧形成背侧连接件230。在一些实施例中，背侧连接件230是焊球。在图21至图23所示的实施例中，以一个单元的衬底210为例进行示意，在实际生产过程中，衬底210上设置有多个线路层210及其上的加强结构14及其中的第一电子元件40和第二电子元件30，在完成图23所示的步骤后再执行单片化工艺形成如图所示的一个单元的扇出式封装结构2300。在一些实施例中，扇出式封装结构2300的横向尺寸为50mm至80mm，加强结构14的高度为20μm至200μm，第一电子元件40、第二电子元件30与线路层120之间的距离为5μm至50μm，第二电子元件30的横向尺寸与第一电子元件40、第二电子元件30之间的距离的比值为0.2至20，扇出式封装结构2300的热膨胀系数(cte)是1ppm至10ppm，加强结构14与第一电子元件40、第二电子元件30的底面之间的差值小于3μm，加强结构的侧壁与水平面之间的夹角α为60
°‑
90
°
。在一些实施例中，第一腔16和第二腔18的横向尺寸沿靠近线路层120的方向逐渐减小。
61.图24示出了与图23不同的实施例，在图24中，第一电子元件40的主动面贝利线路层120，并且还包括位于第一电子元件40上的第二连接件240。
62.图25示出了与图23不同的实施例，在图25中，第一电子元件40高于第二电子元件30并且高于加强结构14，第一电子元件40与模塑层150的顶面齐平。
63.图26示出了与图23不同的实施例，在图26中，不存在填充层140，模塑层150位于加强结构14和线路层120之间并且延伸到第一电子元件40和第二电子元件30上方。模塑层150
填充第一部分开孔22(此截面未示出)第二部分开孔24的所有空间。
64.参见图27，第四金属层270形成在模塑层150上。第四金属层270的材料可以是cu、au、ag、al、pd、pt、ni、其合金或其组合等。可以使用物理气相沉积(physical vapour deposition，pvd)、溅射、电镀、无电镀(electroless，e’less)和/或印刷、层压和/或灌封等工艺形成第四金属层270。
65.本技术的实施例使用低cte的加强结构14紧紧抓住第一电子元件40和第二电子元件30并提供平整平面以避免集中系数。此外，第一电子元件40、第二电子元件30和加强结构14的边缘由填充层140和/或模塑层150填充以密封和固定电子元件。
66.本技术的实施例的加强结构14在水平方向保护第一电子元件40和第二电子元件30，减少了结构的翘曲。本技术实施例的第一电子元件40、第二电子元件30的cte小于加强结构14、填充层140和模塑层150的cte。填充层140或模塑层150填充位于第一电子元件40和第二电子元件30之间的空间，保护了线路层120的位于第一电子元件40、第二电子元件之间的空间直接下方的桥接线。填充层140高于第一电子元件40、第二电子元件30的底面，增加了结构强度。
67.本技术的实施例先将第一电子元件40和第二电子元件30放置在加强结构14中并固定，一方面可以固定第一电子元件40和第二电子元件30之间的相对位置，另一方面可以借由加强结构14吸收在后续热制程中填充层140/模塑层150膨胀所产生的应力。
68.以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。