半导体器件及其制造方法与流程

1.本公开涉及半导体器件和制造该半导体器件的方法，例如，包括铁电膜的半导体器件和制造该半导体器件的方法。


背景技术：

2.下面列出一种公开的技术。
3.[专利文献1]日本未审查专利申请公开号2019-121633
[0004]
包括铁电膜的铁电存储器被称为在低电压下操作的存储元件。在铁电存储器中，写入状态和擦除状态根据铁电膜的极化方向来确定。
[0005]
专利文献1中描述的半导体器件包括半导体衬底、形成在半导体衬底上的顺电膜、形成在顺电膜上的铁电膜、形成在铁电膜上的金属膜和形成在金属膜上的控制栅极电极。专利文献1中描述的铁电体膜是通过热处理使包括铪(hf)的非晶态的高k膜结晶化而形成的。


技术实现要素：

[0006]
然而，在常规半导体器件中，从提高特性的角度出发，还有改进的余地。
[0007]
本实施例的问题是改进半导体器件的特性。根据说明书和附图的描述，其他问题和新颖特征将变得清楚。
[0008]
根据实施例的一种半导体器件包括：半导体衬底，半导体衬底包括形成在半导体衬底的主表面上的源极区和漏极区；形成在半导体衬底的主表面上的绝缘膜，使得绝缘膜在平面图中位于源极区与漏极区之间；形成在绝缘膜上的铁电膜，该铁电膜包括铪和氧；形成在铁电膜上的第一种子层，以及形成在铁电膜上的控制栅极电极。第一种子层的材料包括铁电膜的至少一种材料和第一导电膜的至少一种材料。
[0009]
根据实施例的一种制造半导体器件的方法包括：在绝缘膜上形成非晶膜、在非晶膜上形成导电膜、在第一温度下对非晶膜和导电膜执行热处理以在非晶膜与导电膜之间形成种子层、在第一温度下执行热处理之后，在高于第一温度的第二温度下对非晶膜执行热处理以形成铁电膜。第一种子层的材料包括铁电膜的至少一种材料和第一导电膜的至少一种材料。
[0010]
通过根据实施例的半导体器件和制造半导体器件的方法，可以改善半导体器件的特性。
附图说明
[0011]
图1是示出根据第一实施例的半导体器件的主要部分的示例性构造的平面图；
[0012]
图2是示出根据第一实施例的半导体器件的主要部分的示例性构造的截面图；
[0013]
图3是示出在写入操作、擦除操作和读取操作中的每个中施加到根据第一实施例的半导体器件的相应部分的示例性电压的表；
[0014]
图4是示出根据第一实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0015]
图5是示出根据第一实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0016]
图6是示出根据第一实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0017]
图7是示出根据第一实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0018]
图8是示出根据第一实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0019]
图9是示出根据第一实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0020]
图10是示出根据第一实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0021]
图11是示出根据第一实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0022]
图12是示出根据第一实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0023]
图13是示出根据第一实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0024]
图14是示出根据第一实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0025]
图15是示出根据第一实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0026]
图16是示出根据第一实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0027]
图17是示意性地示出在形成第一种子层和结晶化时的温度序列的图；
[0028]
图18是示出非晶膜的加热温度、从非晶膜解吸的水的解吸量和从非晶膜解吸的氢的解吸量之间的关系的图；
[0029]
图19是示出根据第一实施例的修改的半导体器件的主要部分的示例性构造的平面图；
[0030]
图20是示出根据第一实施例的修改的制造半导体器件的方法中包括的去除第一导电膜的示例性步骤的截面图；
[0031]
图21是示出根据第二实施例的半导体器件的主要部分的示例性构造的平面图；
[0032]
图22是示出根据第二实施例的半导体器件的主要部分的示例性构造的截面图；
[0033]
图23是示出根据第二实施例的半导体器件的主要部分的等效电路的电路图；
[0034]
图24是示出在写入操作、擦除操作和读取操作中的每个中施加到根据第二实施例的半导体器件的相应部分的示例性电压的表；
[0035]
图25是示出根据第二实施例的制造半导体器件的方法中包括的示例性步骤的截
面图；
[0036]
图26是示出根据第二实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0037]
图27是示出根据第二实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0038]
图28是示出根据第二实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0039]
图29是示出根据第二实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0040]
图30是示出根据第二实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0041]
图31是示出根据第二实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0042]
图32是示出根据第二实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0043]
图33是示出根据第二实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0044]
图34是示出根据第二实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0045]
图35是示出根据第二实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0046]
图36是示出根据第二实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0047]
图37是示出根据第二实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0048]
图38是示出根据第二实施例的制造半导体器件的方法中包括的示例性步骤的截面图；
[0049]
图39是示出根据第二实施例的制造半导体器件的方法中包括的示例性步骤的截面图；以及
[0050]
图40是示出根据第三实施例的半导体器件的主要部分的示例性构造的截面图。
具体实施方式
[0051]
在下文中，将参考附图详细描述根据实施例的半导体器件。在说明书和附图中，相同或相当的元素由相同的附图标记或阴影表示，并且省略其重复描述。在附图中，为了便于描述，可以省略或简化构造。此外，从可见性的观点出发，截面图可以示出为端视图。
[0052]
[第一实施例]
[0053]
根据第一实施例的半导体器件sd1包括第一种子层sl1，该第一种子层sl1形成在铁电膜fef的上表面上。
[0054]
(半导体器件的构造)
[0055]
图1是示出半导体器件sd1的主要部分的示例性构造的平面图。图2是示出半导体器件sd1的主要部分的示例性构造的截面图。图2是沿着图1的线a-a截取的截面图。
[0056]
半导体器件sd1包括半导体衬底sub、隔离绝缘膜iif、绝缘膜if、铁电膜fef、第一种子层sl1、第一导电膜cf1、控制栅极电极cg、侧壁绝缘膜对swf、应力膜sf、层间绝缘层iil、插塞plg和布线wr。在图1中，从可见性的观点出发，应力膜sf、层间绝缘层iil和布线wr被省略。
[0057]
半导体衬底sub具有第一表面(主表面)sf1和与第一表面sf1相对的第二表面sf2。在半导体衬底sub的第一表面sf1上，可以形成有诸如晶体管、电阻器和电容器等半导体元件。在第一实施例中，在半导体衬底sub的第一表面sf1上形成有铁电存储器单元。一种类型的半导体衬底sub例如是单晶硅衬底。半导体衬底sub的电阻率例如为1ωcm以上且10ωcm以下。
[0058]
在半导体衬底sub的第一表面sf1中，形成有阱区wlr、源极区sr、漏极区dr和隔离绝缘膜iif。阱区wlr、源极区sr和漏极区dr构成铁电存储器单元的一部分。
[0059]
阱区wlr与源极区sr和漏极区dr直接接触。在第一表面sf1中，阱区wlr的一部分形成在源极区sr与漏极区dr之间。在平面图中，阱区wlr的另一部分与源极区sr和漏极区dr重叠。阱区wlr包括预定浓度的杂质。
[0060]
源极区sr和漏极区dr彼此间隔开。源极区sr和漏极区dr中的每个包括预定浓度的杂质。从降低与插塞的接触电阻的观点出发，可以在源极区sr和漏极区dr中的每个的上表面上形成硅化物层。硅化物层的材料例如是硅化钴、硅化镍、硅化铂或硅化镍铂。源极区sr和漏极区dr中的每个可以包括所谓的轻掺杂漏极(ldd)区。在平面图中，ldd区域形成在侧壁绝缘膜swf与ldd区域重叠的位置处。
[0061]
在平面图中，隔离绝缘膜iif包围用作铁电存储器单元的区域。在平面图中，隔离绝缘膜iif被形成为使得隔离绝缘膜iif包围被夹在源极区sr与漏极区dr之间的区域(阱区wlr的一部分)、源极区sr和漏极区sr。隔离绝缘膜iif形成在半导体衬底sub的第一表面sf1上。隔离绝缘膜iif的材料例如是氧化硅。
[0062]
绝缘膜if抑制在半导体器件sd操作时电子从半导体衬底sub被无意地引入铁电膜fef中。绝缘膜if形成在半导体衬底sub的第一表面sf1上。在平面图中，绝缘膜if被形成为使得绝缘膜if位于源极区sr与漏极区dr之间。绝缘膜if的一部分可以形成在隔离绝缘膜iif上。
[0063]
绝缘膜if可以是单层膜或叠层膜。在本实施例中，绝缘膜if是例如由氧化硅膜制成的单层膜。当绝缘膜if是多层膜时，绝缘膜if例如是包括氧化硅膜和氧化铪膜的叠层膜。氧化铪膜形成在氧化硅膜上。绝缘膜if的厚度例如为1nm以上且3nm以下。
[0064]
铁电膜fef形成在绝缘膜if上。铁电膜fef的厚度例如为5nm以上且20nm以下。铁电膜fef可以是单层膜或叠层膜。在本实施例中，铁电膜fef为单层膜。
[0065]
铁电膜fef的材料是铁电体。铁电体具有在施加电场时发生电介质极化并且之后即使不施加电场也维持极化状态的特性。铁电膜fef的晶体结构主要是矩形。因此，铁电体的特性得以获得。当不是矩形时，铁电膜fef的晶体结构表现出顺磁性的特性，作为铁电存储器的期望特性不可能获得。铁电膜fef的材料具有比氮化硅更高的介电常数。例如，铁电膜fef的材料包括铪(hf)和氧(o)。即，铁电膜fef是氧化铪膜。铁电膜fef还可以包括锆
(zr)、硅(si)、锗(ge)、钇(y)、镧(la)或镱(yb)。
[0066]
铁电膜fef优选地还包括结晶化促进剂。结晶化促进剂在结晶化(形成铁电膜fef)时用作用以促进铁电膜fef的结晶化的核。结晶化促进剂例如是铝(al)、碳(c)或氟(f)。结晶化促进剂可以作为整体均匀地被包括在铁电膜fef中或者部分地被包括在铁电膜fef中。当结晶化促进剂部分地被包括在铁电膜fef中时，结晶化促进剂优选地在铁电膜fef的厚度方向上分散在铁电膜fef的中心附近。结果，在作为整体的铁电膜fef中均匀地促进了结晶化。
[0067]
第一种子层sl1形成在铁电膜fef的上表面上。第一种子层sl1夹在铁电膜fef与第一导电膜cf1之间。即，第一种子层sl1与铁电膜fef和第一导电膜cf1直接接触。从均匀地促进铁电膜fef的结晶化的观点出发，第一种子层sl1优选地形成在铁电膜fef的整个上表面上。
[0068]
优选地，第一种子层sl1包括铁电膜fef的至少一种材料(在本实施例中为氧)和第一导电膜cf1的至少一种材料(在本实施例中为钛)。因此，第一种子层sl1可以增加铁电膜fef与第一导电膜cf1之间的键合强度。此外，第一种子层sl1在结晶化步骤中用作核并且促进结晶化。因此，与第一导电膜cf1的材料的晶格常数相比，第一种子层sl1的材料的晶格常数优选地接近铁电膜fef(矩形晶系)的材料的晶格常数。第一种子层sl1的材料包括选自第一组中的至少一种和选自第二组中的至少一种，第一组包括钛、铱、铝、铁、钙、钌、锶、镧、镍和钴，第二组包括氧和氮。第一种子层sl1的材料例如是氧化钛、氧化铱、氧化钌、氧化铝、氧化铁、caruo3、sriro3、lanio3或lacacoo3。
[0069]
例如，当铁电膜fef的材料为氧化铪并且第一导电膜cf1的材料为氮化钛时，第一种子层sl1的材料包括钛和氧。第一种子层sl1的材料还可以包括氮。例如，第一种子层sl1的材料为氧化钛和氮氧化钛中的一种或两种。
[0070]
第一种子层sl1的材料可以具有接近铁电膜fef(矩形晶系)的材料的晶格常数的两倍的晶格常数。在这种情况下，第一种子层sl1的材料例如是氧化铟、氧化钇、氧化铒、氧化镱或氧化镥。
[0071]
第一种子层sl1的厚度没有特别限制，只要可以获取上述功能。从提高结晶化促进效果的观点出发，优选地，第一种子层sl1的厚度较大。从这样的观点出发，第一种子层sl1的厚度优选地为0.5nm以上，更优选地为2nm以上。另一方面，如果第一种子层sl1的电阻较大，则第一种子层sl1可以是在铁电膜fef与第一导电膜cf1之间的电容元件。与铁电膜fef串联连接的电容元件降低了分配到铁电膜fef中的电压。因此，优选地，上述电容元件较小。从减小电容元件的观点出发，优选地，第一种子层sl1的厚度较小。优选地，第一种子层sl1的厚度小于例如铁电膜fef和第一导电膜cf1中的每个的厚度。从这样的观点出发，第一种子层sl1的厚度优选地为2nm以下，更优选地为0.5nm以下。
[0072]
第一导电膜cf1形成在第一种子层sl1上。在半导体器件sd1的制造过程中，第一导电膜cf1对铁电膜fef施加应力以控制铁电膜fef的晶体的取向。从均匀地控制铁电膜fef的晶体的取向的观点出发，优选地，第一导电膜cf1直接或间接地形成在铁电膜fef的整个上表面上。
[0073]
当铁电膜fef的晶体的取向被强烈地控制到即使去除第一导电膜cf1铁电膜fef的晶体取向也被保留的程度时，半导体器件sd1可以不包括第一导电膜cf1。从减小铁电膜fef
的取向的偏差的观点出发，优选地，半导体器件sd1包括第一导电膜cf1。
[0074]
第一导电膜cf1的厚度例如为10nm以上且20nm以下。第一导电膜cf1的材料包括例如钛、钽或钨以及氮。第一导电膜cf1的材料例如是钛、氮化钛、铝、铁、钙和钌的二元合金、锶和铱的二元合金、镧和镍的二元合金、以及镧、钙和钴的三元合金。
[0075]
控制栅极电极cg具有导电性。控制栅极电极cg的厚度例如为60nm以上且150nm以下。控制栅极电极cg的材料例如是具有导电性的多晶硅。
[0076]
在半导体衬底sub的第一表面sf1上形成有侧壁绝缘膜对swf，使得该侧壁绝缘膜对swf夹着第一结构，该第一结构包括绝缘膜if、铁电膜fef、第一种子层sl1、第一导电膜cf1和控制栅极电极cg。侧壁绝缘膜swf可以是单层膜或叠层膜。在本实施例中，侧壁绝缘膜swf是包括第一侧壁绝缘膜sw1和第二侧壁绝缘膜sw2的叠层膜。在截面图中，第一侧壁绝缘膜sw1包括沿着半导体衬底sub的主表面延伸的第一部分和沿着半导体衬底sub的主表面的法线延伸的第二部分。第一部分形成在半导体衬底sub的第一表面sf1上。第二部分形成在第一结构的侧表面(侧壁)上。第二侧壁绝缘膜sw2形成在第一侧壁绝缘膜sw1上。侧壁绝缘膜swf的材料为氧化硅或氮化硅。例如，第一侧壁绝缘膜sw1为氮化硅膜，并且第二侧壁绝缘膜sw2为氧化硅膜。
[0077]
应力膜sf形成在半导体衬底sub上使得应力膜sf覆盖第二结构，该第二结构包括绝缘膜if、铁电膜fef、种子层sl、第一导电膜cf1、控制栅极电极cg和该侧壁绝缘膜对swf。应力膜sf具有张应力或压应力。应力膜sf向第二结构施加应力。应力膜sf向位于源极区sr与漏极区dr之间的半导体衬底sub的一部分施加应力。因此，可以增加在源极区sr与漏极区dr之间流动的载流子的迁移率。应力膜sf的材料例如是氮化硅。
[0078]
层间绝缘层iil形成在半导体衬底sub的第一表面sf1上使得层间绝缘层iil通过应力膜sf覆盖第二结构。层间绝缘层iil的材料例如是氧化硅。
[0079]
插塞plg形成在层间绝缘层iil中使得插塞plg到达源极区sr、漏极区dr或控制栅极电极cg。插塞plg的材料例如是钨。
[0080]
布线wr形成在层间绝缘层iil上。布线wr通过插塞plg电连接到源极区sr、漏极区dr或控制栅极电极cg中的每个。例如，布线wr是叠层膜，其中依次层叠有第一阻挡金属膜、导电膜和第二阻挡金属膜。第一阻挡金属膜和第二阻挡金属膜的材料的示例包括钛(ti)、钽(ta)、氮化钛(tin)和氮化钽(tan)。导电膜的材料例如是铝、铜或钨。
[0081]
(半导体器件的操作)
[0082]
接下来，将描述半导体器件sd1的操作。这里，将描述构成半导体器件sd1的一个铁电存储器单元的操作。在下文中，将分别描述写入操作、擦除操作和读取操作。
[0083]
图3是示出分别在写入操作、擦除操作和读取操作中施加到半导体器件sd1的相应部分的电压的示例的表。在图3中，vs表示施加到源极区sr的电压。vd表示施加到漏极区dr的电压。vg表示施加到控制栅极电极cg的电压。vw表示施加到阱区wlr的电压。
[0084]
这里，其中铁电膜fef的极化状态是第一极化状态(向上)的情况被称为“写入状态”。另外，其中铁电膜fef的极化状态是与第一极化状态不同的第二极化状态(向下)的情况被描述为“擦除状态”。假定写入状态的铁电存储器单元的阈值电压大于擦除状态的铁电存储器单元的阈值电压。
[0085]
(写入操作)
[0086]
向控制栅极电极cg施加负电压-v
ec
，同时向源极区sr和漏极区dr施加相同幅度的电压。因此，铁电膜fef的极化状态变为第一极化状态。即，铁电存储器单元的状态是写入状态。电压v
ec
例如为3v。源极区sr、漏极区dr和阱区wlr中的每个的电压例如为0v。
[0087]
(擦除操作)
[0088]
向控制栅极电极cg施加正电压v
ec
，同时向源极区sr和漏极区dr施加相同幅度的电压。因此，铁电膜fef的极化状态变为第二极化状态。即，铁电存储器单元处于擦除状态。源极区sr、漏极区dr和阱区wlr中的每个的电压例如为0v。
[0089]
(读取操作)
[0090]
在源极区sr与漏极区dr之间施加偏压。例如，向源极区sr施加电压v
dd
，并且控制栅极电极cg、漏极区dr和阱区wlr的电位被设置为0v。电压v
dd
例如为1v。电压vdd设置为大于擦除状态下的铁电存储器单元的阈值电压并且小于写入状态下的铁电存储器单元的阈值电压。结果，写入状态的铁电存储器单元中没有电流流动，而擦除状态的铁电存储器单元中有电流流动。以这种方式，基于流过铁电存储器单元的电流值的幅度，可以读出铁电存储器单元的状态。
[0091]
(制造半导体器件的方法)
[0092]
接下来，将描述制造根据第一实施例的半导体器件sd1的示例性方法。图4至16是示出制造半导体器件sd1的方法中包括的示例性步骤的截面图。图17是示意性地示出在形成第一种子层sl1和结晶化时的温度序列的图。图18是示出以下项之间关系的图：非晶膜amf的加热温度、从非晶膜amf解吸的水的解吸量、以及从非晶膜amf解吸的氢的解吸量。在图18中，实线表示水解吸量，并且虚线表示氢解吸量。
[0093]
制造根据第一实施例的半导体器件sd1的方法包括：(1)提供半导体晶片sw，(2)形成绝缘膜if，(3)形成非晶膜amf，(4)形成第一导电膜cf1，(5)形成第一种子层sl1，(6)结晶化，(7)形成控制栅极电极cg，(8)图案化，(9)形成侧壁绝缘膜swf，(10)形成应力膜sf，(11)形成源极区sr和漏极区dr，(12)形成层间绝缘层iil，以及(13)形成插塞plg和布线wr。
[0094]
(1)提供半导体晶片sw
[0095]
首先，如图4所示，提供半导体晶片sw。根据第一实施例的半导体晶片sw包括半导体衬底sub，其中阱区wlr和隔离绝缘膜iif形成在半导体衬底sub的第一表面sf1上。半导体晶片sw可以作为商品制造或购买。半导体晶片sw例如是硅晶片。例如，可以形成作为商品购买的硅晶片、阱区wlr和隔离绝缘膜iif。
[0096]
形成阱区wlr的方法没有特别限制。例如，阱区wlr通过离子注入和激活退火来形成。
[0097]
形成隔离绝缘膜iif的方法没有特别限制。例如，隔离绝缘膜iif可以通过将绝缘膜掩埋在形成在半导体衬底sub上的凹陷部分中来形成。此外，隔离绝缘膜iif可以通过用locos法来氧化半导体衬底sub的第一表面sf1的一部分来形成。
[0098]
(2)形成绝缘膜if
[0099]
随后，如图5所示，在半导体衬底sub的第一表面sf1上形成绝缘膜if。绝缘膜if例如通过化学气相沉积(cvd)法形成。在该步骤中，绝缘膜if未被图案化，而是形成在半导体衬底sub的整个第一表面sf1上。
[0100]
(3)形成非晶膜amf
[0101]
随后，如图6所示，在绝缘膜if上形成非晶膜amf。非晶膜amf是结晶化之前的铁电膜fef。非晶膜amf例如通过原子层沉积(ald)法来形成。
[0102]
当向非晶膜amf添加结晶化促进剂时，在形成第一非晶膜之后，可以通过例如溅射法在第一非晶膜上形成结晶化促进剂。在这种情况下，在形成结晶化促进剂之后，在第一非晶膜上形成第二非晶膜。进一步地，在形成非晶膜amf之后，例如，可以通过离子注入法在非晶膜amf中形成结晶化促进剂。
[0103]
(4)形成第一导电膜cf1
[0104]
随后，如图7所示，在非晶膜amf上形成第一导电膜cf1。形成第一导电膜cf1的方法例如是溅射法。在该步骤中，第一导电膜cf1没有被图案化，而是形成在整个非晶膜amf上。
[0105]
(5)形成第一种子层sl1
[0106]
随后，如图8所示，在非晶层amf与第一导电膜cf1之间形成第一种子层sl1。具体地，如图17所示，在第一温度t1下对非晶膜amf和第一导电膜cf1执行热处理。这里，第一温度t1是执行热处理时的设定温度。第一温度t1是水和氢从非晶膜amf解吸的温度。结果，第一导电膜cf1被氢还原并且被水氧化。因此，在铁电膜fef与第一导电膜cf1之间形成第一种子层sl1。
[0107]
在这种情况下，优选地，解吸的水量大于解吸的氢量。这是因为，当氢解吸的量大于水解吸的量时，还原反应比氧化反应更加速，结果不能充分促进第一种子层sl1的形成。从这样的观点出发，第一温度t1优选地为300℃以上且550℃以下，更优选地为400℃以上且500℃以下(参见图18)。
[0108]
第一温度t1没有特别限制，只要能够形成第一种子层sl1，并且第一温度t1可以根据铁电膜fef的材料和第一导电膜cf1的材料适当设置。第一温度t1可以是恒定温度或变化温度，只要低于预定温度。例如，第一温度t1可以以预定升温速率改变。
[0109]
在第一温度t1下的热处理的第一加热时间可以根据第一种子层sl1的期望厚度适当调节。例如，第一加热时间为10秒以上且25秒以下。
[0110]
(6)结晶化
[0111]
随后，使非晶膜amf结晶以形成铁电膜fef，如图9所示。具体，如图17所示，第二温度t2下对非晶膜amf执行热处理。这里，第二温度t2是执行热处理时的设定温度。第二温度t2大于第一温度t1。第二温度t2没有特别限制，只要非晶膜amf可以被结晶成矩形晶系。例如，第二温度t2为600℃以上且800℃以下。此时，当第二温度t2大于800℃且小于或等于1000℃时，铁电膜fef的晶体结构可能是单斜晶系。结果，非晶膜amf不会变成铁电膜，而是变成顺电膜。第二温度t2可以是恒定温度或变化温度，只要它是大于第一温度t1的温度。例如，第二温度t2可以以预定升温速率改变。
[0112]
在第二温度t2下的热处理的第二加热时间，根据非晶膜amf(铁电膜fef)的厚度、诸如加热温度等条件来被适当调节。例如，第二加热时间为10秒以上90秒以下。从以下观点出发，优选地第二加热时间比第一加热时间长：通过在第一温度t1下进行的热处理而形成的第一种子层sl1层的厚度比铁电膜fef层更薄，以及充分促进通过在第二温度t2下进行的热处理而形成的铁电膜fef膜的晶核的形成和晶体生长。
[0113]
在第一实施例中，在非晶膜amf的上表面上形成第一种子层sl1的同时执行结晶化。与第一导电膜cf1的晶格常数相比，第一种子层sl1的晶格常数接近具有矩形晶系的铁
电膜fef的晶格常数。因此，与未形成第一种子层sl1的情况相比，容易促进非晶膜amf的结晶化。
[0114]
在第一实施例中，在非晶膜amf上经由第一种子层sl1形成第一导电膜cf1的同时执行结晶化。因此，来自第一导电膜cf1的应力进一步促进了铁电膜fef的形成。
[0115]
(7)形成控制栅极电极cg
[0116]
随后，如图10所示，在第一导电膜cf1上形成控制栅极电极cg。控制栅极电极cg例如通过cvd法形成。
[0117]
(8)图案化
[0118]
随后，如图11所示，对包括绝缘膜if、铁电膜fef、第一种子层sl1、第一导电膜cf1和控制栅极电极cg的第一结构进行图案化以使其成为期望图案。例如，图案化通过光刻法和蚀刻法来执行。虽然没有特别示出，但是抗蚀剂掩模形成在待被蚀刻的区域之外的区域上。
[0119]
(9)形成侧壁绝缘膜swf
[0120]
随后，如图12所示，在半导体衬底sub的第一表面sf1上形成侧壁绝缘膜对swf以夹住包括绝缘膜if、铁电膜fef、第一种子层sl1、第一导电膜cf1和控制栅极电极cg的第一结构。在半导体衬底sub的第一表面sf1上形成包括第一绝缘膜和第二绝缘膜的叠层膜以覆盖第一结构，然后去除叠层膜的一部分，使得位于第一结构的侧壁上的部分保留。叠层膜的该部分通过例如光刻法和蚀刻法来去除。
[0121]
(10)形成应力膜sf
[0122]
随后，如图13所示，在半导体衬底sub的第一表面sf1上形成应力膜sf以覆盖包括第一结构和该侧壁绝缘膜对swf的第二结构。形成应力膜sf的方法例如是cvd法。随后，在形成应力膜sf之后，可以执行热处理。这使由于应力膜sf而产生的应力更有效地施加到半导体衬底sub、第二结构。随后，可以在热处理之后去除应力膜sf。
[0123]
(11)形成源极区sr和漏极区dr
[0124]
随后，如图14所示，在半导体衬底sub的第一表面sf1上形成源极区sr和漏极区dr。源极区sr和漏极区dr的形成方法没有特别限制。例如，源极区sr和漏极区dr通过离子注入和激活退火来形成。另外，虽然没有特别示出，但在离子注入法中，抗蚀剂掩模形成在待被执行离子注入的区域之外的区域上。
[0125]
(12)形成层间绝缘层iil
[0126]
随后，如图15所示，在应力膜sf上形成层间绝缘层iil。层间绝缘层iil的形成方法例如是cvd法。
[0127]
(13)形成插塞plg和布线wr
[0128]
随后，如图16所示，形成插塞plg和布线wr。插塞plg形成在层间绝缘层iil和应力膜sf中以到达源极区sr、漏极区dr或控制栅极电极cg。通过在层间绝缘层iil和应力膜sf中形成通孔、通过在通孔中掩埋导电材料，可以形成插塞plg。例如，通过溅射法形成导电膜，然后将导电膜图案化为期望形状，可以形成布线wr。
[0129]
最后，通过切割通过上述步骤获取的结构，可以获取多个单片化半导体器件sd1。
[0130]
通过上述制造方法，制造了根据第一实施例的半导体器件sd1。
[0131]
(第一种子层的效果)
[0132]
在根据实施例的半导体器件sd1中，第一种子层sl1形成在铁电膜fef与第一导电膜cf1之间。第一种子层sl1的材料包括铁电膜fef的至少一种材料和第一导电膜cf1的至少一种材料。结果，估计的是：铁电膜fef与第一种子层sl1之间的分子间力以及第一导电膜cf1与第一种子层sl1之间的分子间力，大于铁电膜fef与第一导电膜cf1之间的分子间力。结果，在根据第一实施例的半导体器件sd1中，与半导体器件sd1不包括第一种子层sl1的情况相比，铁电膜fef和第一导电膜cf1通过第一种子层sl1更牢固地键合。结果，可以抑制在半导体器件sd1的制造过程中铁电膜fef和第一导电膜cf1的剥离。因此，可以增强半导体器件sd1的特性。
[0133]
当半导体器件sd1包括应力膜sf和侧壁绝缘膜swf时，包括第一种子层sl1的半导体器件sd1更有效。由应力膜sf和侧壁绝缘膜swf引起的应力不仅被施加到半导体衬底sub，而且被施加到铁电膜fef和第一导电膜cf1。如上所述，第一种子层sl1增强了铁电膜fef与第一导电膜cf1之间的键合强度。因此，第一种子层sl1可以抑制铁电膜fef从第一导电膜cf1的剥离。因此，可以抑制由于铁电膜fef从第一导电膜cf1的剥离而导致的半导体器件sd1的特性的降低。因此，可以增强半导体器件sd1的特性。
[0134]
此外，与第一导电膜cf1的材料的晶格常数相比，第一种子层sl1的材料的晶格常数更接近具有矩形晶系的铁电膜fef的晶格常数。因此，在上述结晶化步骤中，可以促进非晶膜amf的结晶化。因此，可以增强半导体器件sd1的特性。
[0135]
(效果)
[0136]
根据第一实施例的半导体器件sd1包括形成在铁电膜fef与第一导电膜cf1之间的第一种子层sl1。因此，可以增强半导体器件sd1的特性。
[0137]
[修改]
[0138]
图19是示出根据第一实施例的修改的半导体器件msd1的主要部分的示例性构造的截面图。如图19所示，根据修改的半导体器件msd1不包括第一导电膜cf1。控制栅极电极cg形成在第一种子层sl1上而没有导电膜cf。在根据修改的半导体器件msd1中，控制栅极电极cg直接形成在第一种子层sl1上。因此，可以增加控制栅极电极cg与第一种子层sl1之间的粘附力。因此，可以改善半导体器件msd1的特性。
[0139]
图20是示出根据修改的制造半导体器件msd1的方法中包括的去除第一导电膜cf1的示例性步骤的截面图。根据修改的制造半导体器件msd1的方法还包括在结晶化(参见图9)与形成控制栅极电极cg(参见图10)之间去除第一导电膜cf1。去除第一导电膜cf1的方法例如是干蚀刻法。此时，第一种子层sl1用作蚀刻停止层。结果，可以抑制铁电膜fef由于过蚀刻而损坏。
[0140]
[第二实施例]
[0141]
根据第二实施例的半导体器件sd2包括：形成在铁电膜fef的上表面上的第一种子层sl1和形成在铁电膜fef的下表面上的第二种子层sl2。在下文中，与根据第一实施例的半导体器件sd1的组件相同的组件将由相同的附图标记表示，并且将省略其描述。
[0142]
(半导体器件的构造)
[0143]
图21是示出半导体器件sd2的主要部分的示例性构造的平面图。图22是示出半导体器件sd2的主要部分的示例性构造的截面图。图22是沿着图21的线a-a截取的截面图。
[0144]
半导体器件sd2包括半导体衬底sub、隔离绝缘膜iif、绝缘膜if、第二导电膜cf2、
第二种子层sl2、铁电膜fef、第一种子层sl1、第一导电膜cf1、侧壁绝缘膜对swf、层间绝缘层iil、插塞plg和布线wr。
[0145]
第二导电膜cf2形成在绝缘膜if上。第二导电膜cf2形成在绝缘膜if与铁电膜fef之间。第二导电膜cf2的一部分从铁电膜fef露出。因此，如图21所示，可以确保形成用于插塞plg到达第二导电膜cf2的区域。在平面图中，第二导电膜cf2的尺寸大于第一导电膜cf1和铁电膜fef的尺寸。
[0146]
从抑制插塞plg穿透第二导电膜cf2的观点出发，优选地，第二导电膜cf2的厚度较大。此外，在多个铁电存储器单元(未示出)中，当第二导电膜cf2一体地形成为单个构件时，从抑制电压被施加到另一铁电存储器单元的观点出发，优选地，第二导电膜cf2的电阻值较大。在这种情况下，优选地，第二导电膜cf2的厚度较小。例如，优选地，第二导电膜cf2的厚度小于第一导电膜cf1的厚度。从上述观点出发，第二导电膜cf2的厚度优选地为1nm以上且5nm以下。
[0147]
第二导电膜cf2的材料例如是氮化钛。第二导电膜cf2的材料可以与第一导电膜cf1的材料相同或不同。
[0148]
第二种子层sl2形成在第二导电膜cf2上。第二种子层sl2形成在铁电膜fef的下表面上。第二种子层sl2夹在铁电膜fef与第二导电膜cf2之间。即，第二种子层sl2与铁电膜fef和第二导电膜cf2直接接触。
[0149]
第二种子层sl2的功能与第一种子层sl1的功能相同。第二种子层sl2的材料和厚度的示例与第一种子层sl1的材料和厚度相似。
[0150]
第二种子层sl2的材料可以与第一种子层sl1的材料相同或不同。
[0151]
第二种子层sl2的厚度可以与第一种子层sl1的厚度相同或不同。
[0152]
插塞plg形成在层间绝缘层iil中使得插塞plg到达源极区sr、漏极区dr、第一导电膜cf1或第二导电膜cf2。
[0153]
(半导体器件的操作)
[0154]
接下来，将描述半导体器件sd2的操作。这里，将描述构成半导体器件sd2的一个铁电存储器单元的操作。在下文中，将分别描述写入操作、擦除操作和读取操作。
[0155]
图23是示出半导体器件sd2的主要部分的等效电路的电路图。图24是示出在写入操作、擦除操作和读取操作中的每个中施加到半导体器件sd2的相应部分的电压的示例的表。在图23和24中，vs表示施加到源极区sr的电压。vd表示施加到漏极区dr的电压。vw表示施加到阱区wlr的电压。v1表示施加到第一导电膜cf1的电压。v2表示施加到第二导电膜cf2的电压。
[0156]
(写入操作)
[0157]
在向源极区sr和漏极区dr施加相同幅度的电压的同时，向第二导电膜cf2施加负电压-v
ec
、并且向阱区wlr和第一导电膜cf1施加正电压v
ec
。因此，铁电膜fef的极化状态变为第一极化状态。即，铁电存储器单元的状态是写入状态。电压v
ec
例如是3v。源极区sr和漏极区dr的相应电压例如是0v。
[0158]
(擦除操作)
[0159]
向第二导电膜cf2施加正电压v
ec
，向源极区sr和漏极区dr施加相同幅度的电压，向阱区wlr和第一导电膜cf1施加负电压-v
ec
。因此，铁电膜fef的极化状态变为第二极化状态。
即，铁电存储器单元处于擦除状态。源极区sr和漏极区dr中的每个的相应电压例如为0v。
[0160]
(读取操作)
[0161]
在源极区sr与漏极区dr之间施加偏置，同时向第一导电膜cf1和第二导电膜cf2施加预定幅度的电压vr。例如，向源极区sr施加电压v
dd
，并且漏极区dr和阱区wlr的电位被设置为0v。电压v
dd
例如为1v。从防止铁电膜fef的极化状态改变的观点出发，施加到第一导电膜cf1的电压v1和施加到第二导电膜cf2的电压v2彼此相同。电压vr被设置为大于擦除状态下的铁电存储器单元的阈值电压并且小于写入状态下的铁电存储器单元的阈值电压。结果，在编程状态下的铁电存储器单元中几乎没有电流流动，而在擦除状态下的铁电存储器单元中有电流流动。以这种方式，基于在铁电存储器单元中流动的电流值的幅度，可以读出铁电存储器单元的状态。电压vr例如为0v。从抑制电压vr对铁电膜fef的极化状态的影响的观点出发，可以向第一导电膜cf1和第二导电膜cf2提供浮置电位。
[0162]
(制造半导体器件的方法)
[0163]
接下来，将描述制造根据第二实施例的半导体器件sd2的示例性方法。图25至图39是示出制造半导体器件sd2的方法中包括的示例性步骤的截面图。
[0164]
制造根据第二实施例的半导体器件sd2的方法包括：(1)提供半导体晶片sw，(2)形成绝缘膜if，(3)形成第二导电膜cf2，(4)形成非晶膜amf，(5)形成第一导电膜cf1，(6)形成第一种子层sl1和第二种子层sl2，(7)结晶化，(8)第一图案化，(9)形成牺牲层sl，(10)第二图案化，(11)形成侧壁绝缘膜swf，(12)形成源极区sr和漏极区dr，(13)去除牺牲层sl，(14)形成层间绝缘层iil，以及(15)形成插塞plg和布线wr。
[0165]
(1)提供半导体晶片sw(参见图25)、(2)形成绝缘膜if(参见图26)、(4)形成非晶膜amf(参见图28)、(5)形成第一导电膜cf1(参见图29)、(7)结晶化(参见图31)、(12)形成源极区sr和漏极区dr(参见图36)、(14)形成层间绝缘层iil(参见图38)、以及(15)形成插塞plg和布线wr(参见图39)与第一实施例相同，并且因此将省略其描述。因此，将描述(3)形成第二导电膜cf2、(6)形成第一种子层sl1和第二种子层sl2、(8)形成第一图案化、(9)形成牺牲层sl、(10)第二图案化、(11)形成侧壁绝缘膜swf、以及(13)去除牺牲层sl。
[0166]
(3)形成第二导电膜cf2
[0167]
随后，如图27所示，在绝缘膜if上形成第二导电膜cf2。形成第二导电膜cf2的方法例如是溅射法。在该步骤中，第二导电膜cf2未被图案化，而是形成在整个绝缘膜if上。
[0168]
(6)形成第一种子层sl1和第二种子层sl2
[0169]
随后，如图30所示，在第一导电膜cf1与非晶膜amf的上表面之间形成第一种子层sl1，并且在第二导电膜cf2与非晶膜amf的下表面之间形成第二种子层sl2。具体地，类似于第一实施例，在第一温度t1下对非晶膜amf、第一导电膜cf1和第二导电膜cf2执行热处理(参见图18和图19)。
[0170]
(8)第一图案化
[0171]
随后，如图32所示，对第二种子层sl2、铁电膜fef、第一种子层sl1和第一导电膜cf1图案化，从而实现期望图案。图案化例如通过光刻法和蚀刻法来执行。虽然没有特别示出，但是抗蚀剂掩模形成在待被蚀刻的区域之外的区域上。第一种子层sl1可以被图案化或者可以不被图案化。在第二实施例中，第一种子层sl1被图案化。
[0172]
(9)形成牺牲层sl
[0173]
随后，如图33所示，在第二导电膜cf2上形成牺牲层sl以覆盖第二导电膜cf2、铁电膜fef和第一导电膜cf1。牺牲层sl例如是多晶硅层。牺牲层sl例如通过cvd法来形成。
[0174]
(10)第二图案化
[0175]
随后，对绝缘膜if、第二导电膜cf2和牺牲层sl进行图案化，从而实现期望图案，如图34所示。图案化的方法例如是光刻法和蚀刻法。虽然没有特别示出，但是抗蚀剂掩模形成在待被蚀刻的区域之外的区域上。
[0176]
(11)形成侧壁绝缘膜swf
[0177]
随后，如图35所示，在半导体衬底sub的第一表面sf1上形成侧壁绝缘膜对swf，以夹住包括绝缘膜if、第二导电膜cf2和牺牲层sl的结构。在半导体衬底sub的第一表面sf1上形成包括第一绝缘膜和第二绝缘膜的叠层膜以夹住该结构之后，去除叠层膜的一部分使得位于该结构的侧壁上的叠层膜的一部分保留。例如，叠层膜的该部分通过光刻法和蚀刻法来去除。
[0178]
(13)去除牺牲层sl
[0179]
随后，去除牺牲层sl，如图37所示。去除牺牲层sl的方法例如包括湿蚀刻法或各向同性干蚀刻法。用于湿蚀刻的蚀刻溶液例如是氨水和双氧水的混合溶液。
[0180]
最后，通过切割通过上述步骤获取的结构，可以获取多个单片化半导体器件sd2。
[0181]
通过上述制造方法，制造了根据第二实施例的半导体器件sd2。
[0182]
(效果)
[0183]
第二实施例具有与第一实施例相同的效果。根据第二实施例的半导体器件sd2包括第一种子层sl1和第二种子层sl2。因此，铁电膜fef通过第一种子层sl1牢固地键合到第一导电膜cf1并且通过第二种子层sl2牢固地键合到第二导电膜cf2。此外，在结晶化步骤中，第一种子层sl1和第二种子层sl2进一步促进了非晶膜amf的结晶化。结果，可以进一步增强半导体器件sd2的特性。
[0184]
此外，根据第二实施例的半导体器件sd2包括：被形成为使得插塞plg到达第二导电膜cf2的插塞plg，以及被形成为使得插塞plg经由第一导电膜cf1到达铁电膜fef的插塞plg。因此，电压被施加到两个插塞plg之间的铁电膜fef而不通过阱区wlr。因此，在写入操作和擦除操作中，施加到铁电膜fef的电压不会被分配到绝缘膜if中。可以将期望幅度的电压施加到铁电膜fef。结果，可以增强半导体器件sd2的可靠性。此外，由于施加到铁电膜fef的电压没有被分配到绝缘膜if中，所以没有必要增加所施加的电压。因此，第二实施例可以降低半导体器件sd2的驱动电压。
[0185]
[第三实施例]
[0186]
根据第三实施例的半导体器件sd3包括形成在铁电膜fef的上表面上的第一种子层sl1，以及形成在铁电膜fef的下表面上的第二种子层sl2。在下文中，与根据第一实施例的半导体器件sd1和根据第二实施例的半导体器件sd2的元素相同的元素由相同的附图标记表示，并且省略其描述。
[0187]
(半导体器件的构造)
[0188]
图40是示出根据第三实施例的半导体器件sd3的主要部分的示例性构造的截面图。半导体器件sd3包括：半导体衬底sub、隔离绝缘膜iif、绝缘膜if、控制栅极电极cg、侧壁绝缘膜对swf、应力膜sf、层间绝缘层iil、插塞plg、第二导电膜cf2、第二种子层sl2、铁电膜
fef、第一种子层sl1、第一导电膜cf1和布线wr。
[0189]
除了形成元件的位置之外，每个元件都类似于第一实施例和第二实施例。因此，省略详细描述。在层间绝缘层iil上形成依次包括第二导电膜cf2、第二种子层sl2、铁电膜fef、第一种子层sl1和第一导电膜cf1的结构。第二导电膜cf2通过插塞plg与漏极区dr电连接。顺便提及，该结构可以形成在与第一层的布线wr相同的层中，或者可以形成在与第二层或更高层相同的层中。在作为第一层的布线wr与半导体衬底之间没有任何布线。在第三实施例中，该结构形成在与第一层的布线wr相同的层中。
[0190]
(制造半导体器件的方法)
[0191]
除了形成结构的位置之外，制造根据第三实施例的半导体器件sd3的方法也与第一实施例和第二实施例相同。因此，省略详细描述。
[0192]
(效果)
[0193]
第三实施例具有与第二实施例相同的效果。根据第三实施例的半导体器件sd3包括如下结构，该结构包括：第二导电膜cf2、第二种子层sl2、铁电膜fef、第一种子层sl1和第一导电膜cf1，该结构与其中形成有布线wr的层形成在同一层中。因此，半导体器件sd3不需要包括绝缘膜if。因此，在写入操作和擦除操作期间电压可以仅被施加到铁电膜fef。结果，可以降低写入和擦除电压，从而降低功耗。
[0194]
应当注意，本发明不限于上述实施例，并且在不脱离其主旨的范围内能够进行各种修改。例如，根据第二实施例和第三实施例的半导体器件sd2、sd3可以不包括第一导电膜cf1。
[0195]
此外，第一种子层sl1和第二种子层sl2可以不通过对铁电膜fef、第一导电膜cf1和第二导电膜cf2进行热处理来形成。第一种子层sl1和第二种子层sl2可以通过例如溅射法来形成。
[0196]
此外，半导体器件可以仅包括形成在铁电膜fef的下表面上的第二种子层sl2而不包括第一种子层sl1。
[0197]
另外，即使描述了具体数值例，但是也可以是超过具体数值的数值，也可以是小于具体数值的数值，除非理论上明显限定为该数值。另外，成分是指“以a为主要成分的b”等，并且不排除包括其他成分的情况。