屏蔽栅沟槽型MOSFET器件及其制作方法与流程

屏蔽栅沟槽型mosfet器件及其制作方法
技术领域
1.本技术涉及半导体制造领域，具体涉及一种屏蔽栅沟槽型mosfet器件及其制作方法。


背景技术：

2.随着电子产品的需求增长，功率mosfet器件的需求也越来越大。沟槽型mosfet由于其器件集成度较高，导通电阻较低，以及较大的电流容量等特点，被广泛地应用在低压功率领域。
3.基于电子产品性能的需求提升，电子产品内所使用的功率mosfet器件的性能要求也越来越高，屏蔽栅沟槽型mosfet器件追求更快的开关转换速度。


技术实现要素：

4.为了解决相关技术中的问题，本技术提供了一种屏蔽栅沟槽型mosfet器件及其制作方法。该技术方案如下：
5.第一方面，本技术实施例提供了一种屏蔽栅沟槽型mosfet器件，包括：
6.衬底，衬底中设置有沟槽；
7.沟槽的下部被屏蔽栅介质层和第一多晶硅层填充，屏蔽栅介质层覆盖沟槽下部的侧壁和底部，第一多晶硅层位于屏蔽栅介质层之间；
8.沟槽的上部被第一介质层、第二多晶硅层和第二介质层填充，第一介质层位于屏蔽栅介质层和第一多晶硅层的上方，第二多晶硅层位于第一介质层的上方，第二介质层位于第二多晶硅层的上方，第二多晶硅层的顶部低于衬底表面；第二介质层的表面高于阱区表面，或，第二介质层的表面与阱区表面平齐；
9.衬底中设置有阱区和肖特基注入区，阱区中设置有源区和阱接触区；
10.阱区位于沟槽的外侧，肖特基注入区位于阱区的外侧，肖特基注入区的底部高于阱区的底部，阱接触区位于阱区的侧壁且与肖特基注入区相邻，肖特基注入区的表面低于阱接触区的底部，源区位于沟槽的两侧且呈倒l型分布。
11.可选的，还包括位于衬底正面的正面金属层，和，位于衬底背面的背面金属层
12.第二方面，本技术实施例提供了一种屏蔽栅沟槽型mosfet器件的制作方法，该方法包括：
13.在衬底表面形成硬掩膜层，通过光刻和刻蚀工艺在衬底中形成沟槽；
14.形成屏蔽栅介质层和第一多晶硅层，屏蔽栅介质层覆盖沟槽下部的侧壁和沟槽的底部，第一多晶硅层位于屏蔽栅介质层之间；
15.形成第一介质层和第二多晶硅层，第一介质层位于第一多晶硅层的上方，第二多晶硅层位于第一介质层的上方，第二多晶硅层的表面低于衬底的表面；
16.对硬掩膜层进行横向刻蚀，并在沟槽外侧的衬底中形成阱区；
17.通过离子注入工艺在阱区形成呈倒l型分布的源区；
18.形成覆盖第二多晶硅层和阱区的第二介质层，第二介质层不覆盖硬掩膜层；
19.去除硬掩膜层，在阱区的侧壁形成阱接触区，阱接触区远离沟槽；
20.在阱区外侧形成肖特基注入区，肖特基注入区的底部高于阱区的底部，肖特基注入区的表面低于阱接触区的底部；
21.刻蚀第二介质层，露出源区的表面；刻蚀后的第二介质层表面高于阱区表面，或，刻蚀后的第二介质层表面与阱区表面平齐。
22.可选的，形成屏蔽栅介质层和第一多晶硅层，包括：
23.在沟槽的侧壁和底部形成屏蔽栅介质层；
24.形成第一多晶硅填充沟槽；
25.对第一多晶硅进行回刻蚀，形成第一多晶硅层，第一多晶硅的表面低于衬底的表面。
26.可选的，形成第一介质层和第二多晶硅层，包括：
27.在沟槽内的第一多晶硅层上方形成第一介质层，第一介质层的表面低于衬底的表面，沟槽内第一介质层上方的屏蔽栅介质层被去除；
28.在第一介质层的上方形成第二多晶硅层，第二多晶硅层的表面低于衬底表面。
29.可选的，对硬掩膜层进行横向刻蚀，并在沟槽外侧的衬底中形成阱区，包括：
30.对硬掩膜层进行横向刻蚀，定义沟槽外侧的阱注入区图案；
31.通过离子注入工艺在沟槽外侧的衬底中形成阱区。
32.可选的，通过离子注入工艺在阱区形成呈倒l型分布的源区，包括：
33.进行带角度离子注入，在阱区顶部和第二多晶硅层上方的沟槽侧壁形成源区，源区呈倒l型分布。
34.可选的，形成覆盖第二多晶硅层和阱区的第二介质层，包括：
35.形成第二介质层，第二介质层覆盖硬掩膜层、阱区和沟槽内的第二多晶硅层；
36.去除硬掩膜层上方的第二介质层。
37.可选的，去除硬掩膜层，在阱区的侧壁形成阱接触区，包括：
38.去除硬掩膜层；
39.以第二介质层为掩膜，进行第一次接触孔刻蚀，形成第一道接触孔；
40.通过带角度离子注入，向第一道接触孔的底部和第一道接触孔外侧的阱区侧壁注入掺杂离子。
41.可选的，在阱区外侧形成肖特基注入区，包括：
42.以第二介质层为掩膜，进行第二次接触孔刻蚀，形成第二道接触孔，第二道接触孔的底部低于阱接触区的底部；
43.通过离子注入工艺，在第二道接触孔下方的衬底中形成肖特基注入区，肖特基注入区的底部高于阱区的底部。
44.可选的，刻蚀第二介质层，露出源区的表面之后，该方法还包括：
45.在衬底正面形成正面金属层；
46.在衬底背面形成背面金属层。
47.本技术技术方案，至少包括如下优点：
48.通过在衬底中制作沟槽屏蔽栅，在阱区的侧壁形成阱接触区，在阱区外侧低于阱
接触区的位置形成肖特基注入区，令肖特基注入区和外延层形成肖特基接触，解决目前屏蔽栅沟槽型mosfet器件的开关转换速度慢的问题，达到了降低体二极管正向导通电压，提升转换速度的效果。
附图说明
49.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
50.图1是本技术一实施例提供的一种屏蔽栅沟槽型mosfet器件的结构示意图；
51.图2是本技术另实施例提供的一种屏蔽栅沟槽型mosfet器件的结构示意图；
52.图3是本技术一实施例提供的一种屏蔽栅沟槽型mosfet器件的结构示意图；
53.图4是本技术另一实施例提供的一种屏蔽栅沟槽型mosfet器件的结构示意图；
54.图5是本技术实施例提供的一种屏蔽栅沟槽型mosfet器件的制作方法的流程图；
55.图6是本技术实施例提供的屏蔽栅沟槽型mosfet器件制作过程中的器件示意图；
56.图7是本技术实施例提供的屏蔽栅沟槽型mosfet器件制作过程中的器件示意图；
57.图8是本技术实施例提供的屏蔽栅沟槽型mosfet器件制作过程中的器件示意图；
58.图9是本技术实施例提供的屏蔽栅沟槽型mosfet器件制作过程中的器件示意图；
59.图10是本技术实施例提供的屏蔽栅沟槽型mosfet器件制作过程中的器件示意图；
60.图11是本技术实施例提供的屏蔽栅沟槽型mosfet器件制作过程中的器件示意图；
61.图12是本技术实施例提供的屏蔽栅沟槽型mosfet器件制作过程中的器件示意图；
62.图13是本技术实施例提供的屏蔽栅沟槽型mosfet器件制作过程中的器件示意图；
63.图14是本技术实施例提供的屏蔽栅沟槽型mosfet器件制作过程中的器件示意图；
64.图15是本技术实施例提供的屏蔽栅沟槽型mosfet器件制作过程中的器件示意图；
65.图16是本技术实施例提供的屏蔽栅沟槽型mosfet器件制作过程中的一种器件示意图；
66.图17是本技术实施例提供的屏蔽栅沟槽型mosfet器件制作过程中的一种器件示意图；
67.图18是本技术实施例提供的屏蔽栅沟槽型mosfet器件制作过程中的另一种器件示意图；
68.图19是本技术实施例提供的屏蔽栅沟槽型mosfet器件制作过程中的另一种器件示意图；
69.其中，110，衬底；111，屏蔽栅介质层；112，第一多晶硅层；113，第一介质层；114、第二多晶硅层；115、第二介质层；116，阱区；117，肖特基注入区；118，源区；119，阱接触区；120，正面金属层；121，背面金属层；210，硬掩膜层；211，沟槽；212，第一道接触孔；213，第二道接触孔。
具体实施方式
70.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的
实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
71.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
72.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
73.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
74.请参考图1和图2，其示出了本技术实施例提供的一种屏蔽栅沟槽型mosfet器件的结构示意图。该屏蔽栅沟槽型mosfet器件包括：
75.衬底110，衬底110中设置有沟槽。
76.可选的，衬底由硅衬底和硅衬底上方的外延层组成。
77.沟槽内的空间分为上部和下部。
78.沟槽的下部被屏蔽栅介质层111、第一多晶硅层112填充，屏蔽栅介质层111覆盖沟槽下部的侧壁和沟槽底部，第一多晶硅层112位于屏蔽栅介质层111之间。
79.沟槽的上部被第一介质层113、第二多晶硅层114、第二介质层115填充，第一介质层113位于屏蔽栅介质层111和第一多晶硅层112的上方，第二多晶硅层114位于第一介质层113的上方，第二介质层115位于第二多晶硅层114的上方，第二多晶硅层115的顶部低于衬底110表面。
80.衬底110中设置有阱区116和肖特基注入区117，阱区116中设置有源区118和阱接触区119。
81.阱区116位于沟槽的外侧，肖特基注入区117位于阱区116的外侧，肖特基注入区117的底部高于阱区116的底部，肖特基注入区117的表面低于阱区116的表面。
82.阱接触区119位于阱区的侧壁且与肖特基注入区117相邻。
83.肖特基注入区117的表面低于阱接触区119的底部。
84.源区118位于沟槽的两侧且呈倒l型分布。
85.在一个例子中，在屏蔽栅沟槽型mosfet器件中，第二介质层115的表面高于阱区116的表面，如图1所示。
86.在另一个例子中，在屏蔽栅沟槽型mosfet器件中，第二介质层115的表面与阱区116的表面平齐，如图2所示。
87.该屏蔽栅沟槽型mosfet器件还包括位于衬底正面的正面金属层和位于衬底背面的背面金属层。
88.如图3所示，第二介质层115的表面高于阱区116的表面，衬底110正面设置有正面金属层120，衬底110背面设置有背面金属层121，正面金属层120和阱接触区119、源区118、肖特基注入区117连接。
89.如图4所示，第二介质层115的表面与阱区116的表面平齐，衬底110正面设置有正面金属层120，衬底110背面设置有背面金属层121，正面金属层120和阱接触区119、源区118、肖特基注入区117连接。
90.本技术实施例提供的屏蔽栅沟槽型mosfet器件，在阱区形成呈倒l型分布的源区，在阱区的侧壁形成阱接触区，在阱接触区外侧形成低于阱接触区的肖特基注入区，正面金属层与源区表面、阱接触区侧面和肖特基注入区表面接触，接触孔底部的肖特基注入区域外延形成肖特基接触，降低了体二极管正向导通电压，可以提升转换速度。
91.请参考图5，其示出了本技术实施例提供的一种屏蔽栅沟槽型mosfet器件的制作方法的流程图，该方法至少包括如下步骤：
92.步骤501，在衬底表面形成硬掩膜层，通过光刻和刻蚀工艺在衬底中形成沟槽。
93.可选的，衬底由硅衬底和硅衬底上方的外延层组成。
94.步骤502，形成屏蔽栅介质层和第一多晶硅层，屏蔽栅介质层覆盖沟槽下部的侧壁和沟槽的底部，第一多晶硅层位于屏蔽栅介质层之间。
95.沟槽内的空间被分为上部空间和下部空间。
96.步骤503，形成第一介质层和第二多晶硅层。
97.第一介质层位于第一多晶硅层的上方，第二多晶硅层位于第一介质层的上方，第二多晶硅层的表面低于衬底的表面。
98.第一多晶硅层被第一介质层和屏蔽栅介质层完全包围。
99.步骤504，对硬掩膜层进行横向刻蚀，并在沟槽外侧的衬底中形成阱区。
100.横向刻蚀沟槽两侧的硬掩膜层，露出部分衬底表面；通过离子注入工艺在露出的衬底表面下方形成阱区。
101.步骤505，通过离子注入工艺在阱区中形成呈倒l型分布的源区。
102.步骤506，形成覆盖第二多晶硅层和阱区的第二介质层。
103.第二介质层不覆盖硬掩膜层。
104.步骤507，去除硬掩膜层，在阱区的侧壁形成阱接触区。
105.阱接触区远离沟槽。
106.去除阱区外侧的硬掩膜层，并刻蚀阱区外侧的衬底，令阱区外侧的衬底表面低于阱区的表面；再通过离子注入工艺在阱区的侧壁形成阱接触区。
107.步骤508，在阱区外侧形成肖特基注入区，肖特基注入区的底部高于阱区的底部，肖特基注入区的表面低于阱接触区的表面。
108.由于阱接触区位于阱区的侧壁，在形成肖特基注入区时，需要继续刻蚀阱区外侧的衬底至衬底表面低于阱接触区的表面，再通过离子注入工艺形成肖特基注入区。
109.肖特基注入区与硅表面形成肖特基接触，有助于降低体二极管正向导通电压，可以提升转换速度。
110.步骤509，刻蚀第二介质层，露出源区的表面。
111.在一个例子中，刻蚀后的第二介质层表面高于阱区表面。
112.在另一个例子中，刻蚀后的第二介质层表面与阱区表面平齐。
113.综上所述，本技术实施例提供的屏蔽栅沟槽型mosfet器件的制作方法，在衬底中制作沟槽屏蔽栅，在阱区的侧壁形成阱接触区，在阱区外侧低于阱接触区的位置形成肖特基注入区，令肖特基注入区和外延层形成肖特基接触，解决目前屏蔽栅沟槽型mosfet器件的开关转换速度慢的问题，达到了降低体二极管正向导通电压，提升转换速度的效果。
114.本技术另一实施例提供了一种屏蔽栅沟槽型mosfet器件的制作方法，该方法包括如下步骤：
115.步骤601，在衬底表面形成硬掩膜层，通过光刻和刻蚀工艺在衬底中形成沟槽。
116.可选的，在衬底表面形成若干层硬掩膜层。比如，在衬底表面形成三层硬掩膜层。
117.通过光刻工艺在硬掩膜层表面定义沟槽图案，刻蚀硬掩膜层，将沟槽图案复制到硬掩膜层中，去除硬掩膜层表面的光刻胶；以刻蚀后的硬掩膜层为掩膜，刻蚀衬底，在衬底中形成沟槽。
118.如图6所示，衬底110表面形成硬掩膜层210，衬底110中形成沟槽211。
119.步骤602，在沟槽的侧壁和底部形成屏蔽栅介质层。
120.生长屏蔽栅介质层，如图7所示，沟槽211的侧壁和底部形成了屏蔽栅介质层111。
121.步骤603，形成第一多晶硅填充沟槽。
122.如图8所示，淀积第一多晶硅112填充沟槽。
123.步骤604，对第一多晶硅进行回刻蚀，形成第一多晶硅层，第一多晶硅层的表面低于衬底的表面。
124.将沟槽内的空间分为上部空间和下部空间，对第一多晶硅进行回刻蚀后形成的第一多晶硅层112位于沟槽的下部，如图9所示。
125.步骤605，在沟槽内的第一多晶硅层上方形成第一介质层，第一介质层的表面低于衬底表面。
126.可选的，生长第一介质层填充沟槽，对衬底进行回刻蚀，保留预定厚度的第一介质层，第一介质层上方的屏蔽栅介质层也被去除。
127.如图10所示，第一介质层113的表面低于衬底110的表面，第一介质层113覆盖第一多晶硅层112，第一多晶硅层112被第一介质层113和屏蔽栅介质层111包围。
128.步骤606，在第一介质层的上方形成第二多晶硅层，第二多晶硅层的表面低于衬底表面。
129.淀积第二多晶硅填充沟槽，并对第二多晶硅进行回刻蚀，形成第二多晶硅层。第二多晶硅层在沟槽内，且第二多晶硅层的表面低于衬底的表面。
130.如图11所示，第二多晶硅层114的表面低于衬底110的表面。
131.步骤607，对硬掩膜层进行横向刻蚀，定义沟槽外侧的阱注入区图案。
132.横向刻蚀沟槽两侧的硬掩膜层，露出部分衬底表面，形成阱注入区图案。
133.步骤608，通过离子注入工艺在沟槽外侧的衬底中形成阱区。
134.以刻蚀后的硬掩膜层210为掩膜，对阱注入区图案对应的衬底进行阱区离子注入，并进行推阱，如图12所示，沟槽外侧的衬底110中形成阱区116。
135.步骤609，进行带角度离子注入，在阱区顶部和第二多晶硅层上方的沟槽侧壁形成源区，源区呈倒l型分布。
136.如图13所示，位于第二多晶硅层114上方的沟槽侧壁和阱区顶部形成源区118，源区118呈倒l型。
137.步骤610，形成第二介质层，第二介质层覆盖硬掩膜层、阱区、沟槽内的第二多晶硅层。
138.如图14所示，在衬底110上淀积第二介质层115，第二介质层115填充沟槽内的剩余空间，第二介质层115覆盖硬掩膜层122、阱区116和沟槽内的第二多晶硅层114。
139.步骤611，去除硬掩膜层上方的第二介质层。
140.对第二介质层115进行回刻蚀或cmp处理，减少第二介质层115的厚度，令第二介质层115的顶部与硬掩膜层210平齐，如图15所示。
141.步骤612，去除硬掩膜层。
142.如图16所示，去除第二介质层115外侧硬掩膜层。
143.步骤613，以第二介质层为掩膜，进行第一次接触孔刻蚀，形成第一道接触孔。
144.以第二介质层115为掩膜，刻蚀衬底110，形成第一道接触孔，第一道接触孔的底部低于衬底表面。
145.步骤614，通过带角度离子注入，向第一道接触孔的底部和第一道接触孔外侧的阱区侧壁注入掺杂离子。
146.如图17所示，通过带角度离子注入，在第一道接触孔212的底部和第一道接触孔外侧的阱区侧壁形成阱接触区119。
147.步骤615，以第二介质层为掩膜，进行第二次接触孔刻蚀，形成第二道接触孔，第二道接触孔的底部低于阱接触区的底部。
148.以第二介质层115为掩膜，进行第二次接触孔刻蚀，刻穿第一道接触孔底部的阱接触区，形成第二道接触孔213，第二道接触孔213的底部低于位于阱区116侧壁的阱接触区119的底部，如图18所示。
149.步骤616，通过离子注入工艺，在第二道接触孔下方的衬底中形成肖特基注入区，肖特基注入区的底部高于所述阱区的底部。
150.如图19所示，向第二道接触孔213的底部注入掺杂离子，形成肖特基注入区117，肖特基注入区117的底部高于阱区116的底部。
151.肖特基注入区117与外延形成肖特基接触，降低体二极管正向导通电压，有利于提升开关转换速度。
152.步骤617，刻蚀第二介质层，露出源区。
153.如图19所示，源区118的表面被第二介质层115覆盖。刻蚀第二介质层，露出源区的表面。
154.在一个例子中，如图1所示，刻蚀后的第二介质层115表面高于阱区116表面。
155.在另一个例子中，如图2所示，刻蚀后的第二介质层115表面与阱区116表面平齐。
156.步骤618，在衬底正面形成正面金属层。
157.在衬底110正面形成正面金属层，正面金属层与肖特基注入区117的表面、源区118的表面、阱接触区119的侧面连接。
158.步骤619，在衬底背面形成背面金属层。
159.可选的，对衬底背面减薄，在衬底背面淀积金属，形成背面金属层。
160.如图3或图4所示，衬底110的正面形成正面金属层120，衬底110的背面形成背面金属层121。
161.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。