显示用基板及电致发光显示装置的制作方法

1.本技术涉及显示技术领域，尤其涉及一种显示用基板及电致发光显示装置。


背景技术：

2.电致发光显示装置由于具有自发光、低功耗、宽视角、响应速度快以及高对比度等优点，因而已成为显示装置的主流发展趋势。
3.如图1所示，电致发光显示装置1包括阵列分布的多个亚像素10，每个亚像素均包括发光器件和像素驱动电路，像素驱动电路包括电源电压端vdd，用于为像素驱动电路提供电源电压。电致发光显示装置1还包括电源电压线vdd，每个亚像素的像素驱动电路中的电源电压端vdd均与电源电压线vdd连接。
4.然而，由于电源电压线vdd本身存在一定的电阻，因此电源电压由电源电压线vdd的一端传输至另一端的过程中，会因为电压降而产生信号的损失，因此通过电源电压线vdd提供给每个亚像素的像素驱动电路的电源电压端vdd的电源电压就会不同。而亚像素的亮度会受到电源电压端vdd提供的电源电压大小的影响，这样一来，便会导致亚像素的实际亮度与预设亮度存在差异，从而影响显示亮度均一性，进而影响了电致发光显示装置1的显示效果。


技术实现要素：

5.本技术的实施例提供一种显示用基板及电致发光显示装置，可以解决现有的电致发光显示装置中，因电源电压线存在电压降影响显示效果的问题。
6.为达到上述目的，本技术的实施例采用如下技术方案：
7.第一方面，提供一种显示用基板，包括多个亚像素、第一电源线和第二电源线，亚像素包括像素驱动电路和与像素驱动电路电连接的发光器件；像素驱动电路包括电源电压端；每个亚像素的像素驱动电路中的电源电压端均与第一电源线电连接；第二电源线与第一电源线设置于不同层，且与第一电源线电连接；第二电源线围成网格结构。由于本技术实施例提供的显示用基板除包括第一电源线外，还包括第二电源线，第二电源线与第一电源线电连接，即第一电源线与第二电源线并联，而并联的第一电源线与第二电源线的电阻小于第一电源线的电阻，因而相对于利用第一电源线向电源电压端vdd提供电源电压而言，利用并联的第一电源线与第二电源线向电源电压端vdd提供电源电压，可以减小压降，从而可以减小提供给每个亚像素的像素驱动电路的电源电压端vdd的电源电压的差异性，进而有利于提高显示亮度均一性和电致发光显示装置的显示效果。在此基础上，由于本技术实施例中第二电源线围成网格结构，相对于第二电源线由多条平行的金属线构成而言，因网格结构的金属密度较大，因而网格结构的电阻较大，因此第二电源线的电阻较大，这样一来，并联的第一电源线与第二电源线的电阻较小，因而可以进一步地减小压降，进一步地提高显示亮度均一性和电致发光显示装置的显示效果。
8.在一种可能的实施方式中，发光器件包括依次层叠设置的第一电极、发光功能层
和第二电极，第一电极相对于第二电极靠近像素驱动电路；第二电源线与第一电极同层同材料，能够简化制作工艺，降低制作成本。
9.在一种可能的实施方式中，第一电极包括第一电极本体和电极连接部；多个第一电极包括多个第一图案电极和多个第二图案电极；第一图案电极中的电极连接部设置在第一电极本体沿第一方向的一侧；第二图案电极中的电极连接部设置在第一电极本体沿第二方向的一侧；其中，第二方向垂直于第一方向；沿第一方向，第一图案电极和第二图案电极交替排列，且沿第二方向，第一图案电极和第二图案电极交替排列；第二电源线包括多条第一金属线以及设置在相邻两条第一金属线之间的多条第二金属线；其中，多条第一金属线的延伸方向与第一方向大致平行；相邻两条第一金属线之间至少设置有两列亚像素；第二金属线包括弯折部，弯折部向远离电极连接部的方向弯折。在第一电极与第二电源线同层同材料的情况下，由于第二金属线的弯折部向远离电极连接部的方向弯折，因此一方面，第二金属线避开了电极连接部；另一方面，弯折部与电极连接部的距离增大，也就是说第二金属线与电极连接部的距离增大，这样一来，在同时制作第一电极与第二电源线时，能够避免第二金属线与第一电极的电极连接部接触，进而可以避免第二电源线与第一电极短路。另外，本技术通过在第二金属线上设置弯折部，以增加第二金属线的长度，这样可以增大第二电源线围成的网格的密度，从而增加第二电源线的长度，进而增加了第二电源线的电阻，因此可以减小并联的第一电源线与第二电源线的电阻，因而可以进一步地减小压降，这样一来，降低了因电压降而导致的信号的损失，提高显示亮度均一性，从而提高了显示效果。
10.在一种可能的实施方式中，第一金属线中靠近电极连接部的部分向远离电极连接部的方向弯折。由于第一金属线中靠近电极连接部的部分向远离电极连接部的方向弯折，因而一方面，第一金属线避开了电极连接部；另一方面，第一金属线中靠近电极连接部的部分与电极连接部的距离增大，也就是说第一金属线与电极连接部的距离增大，这样一来，在同时制作第一电极与第二电源线时，能够避免第一金属线与第一电极的电极连接部接触，进而可以避免第二电源线与第一电极短路。
11.在一种可能的实施方式中，第二电源线包括多条第一金属线和多条第二金属线；多条第一金属线的延伸方向大致平行，多条第二金属线的延伸方向大致平行；其中，第一金属线和第二金属线相交。第一金属线和第二金属线形成网格结构，这样可以增加第二电源线的长度，因而增加了第二电源线的电阻，因此可以减小并联的第一电源线与第二电源线的电阻，可以进一步地减小压降，这样一来，降低了因电压降而导致的信号的损失，提高显示亮度均一性，从而提高了显示效果。
12.在一种可能的实施方式中，第一电极包括第一电极本体和电极连接部；第一金属线中靠近电极连接部的部分向远离电极连接部的方向弯折；这样在同时制作第二电源线和第一电极时，可以避免第二电源线的第一金属线与第一电极的电极连接部接触，从而避免了第二电源线的第一金属线与第一电极的电极连接部在同时制作的过程中短路。和/或，第二金属线中靠近电极连接部的部分向远离电极连接部的方向弯折。这样在同时制作第二电源线和第一电极时，可以避免第二电源线的第二金属线与第一电极的电极连接部接触，从而避免了第二电源线的第二金属线与第一电极的电极连接部在同时制作的过程中短路。
13.在一种可能的实施方式中，第一电极包括第一电极本体和电极连接部；第一金属线在靠近电极连接部的位置处断开；这样在同时制作第二电源线和第一电极时，可以避免
第二电源线的第一金属线与第一电极的电极连接部接触。和/或，第二金属线在靠近电极连接部的位置处断开。这样在同时制作第二电源线和第一电极时，可以避免第二电源线的第二金属线与第一电极的电极连接部接触。
14.在一种可能的实施方式中，第二电源线中的第一金属线和第二金属线在第一电源线所在平面上的投影均与第一电源线具有重叠区域，因而第一金属线可以通过设置在第一电源线和第二电源线之间的膜层例如平坦层上的过孔直接与第一电源线电连接，第二金属线也可以通过设置在第一电源线和第二电源线之间的膜层例如平坦层上的过孔直接与第一电源线电连接。当第一金属线和第二金属线均与第一电源线电连接时，有利于提高第一电源线和第二电源线的电连接可靠性。此外，第一金属线和第二金属线均与第一电源线电连接，相当于多个电阻并联到第一电源线上，因而可以进一步降低并联的第一电源线和第二电源线的电阻。
15.在一种可能的实施方式中，显示用基板还包括至少一层第三电源线，第三电源线与第一电源线、第二电源线设置于不同层，第三电源线与第一电源线电连接，第三电源线与第一电源线并联，进一步减小第一电源线的电阻，降低因电压降而产生信号的损失，提高显示亮度均匀性，提高显示效果。
16.在一种可能的实施方式中，像素驱动电路包括晶体管；至少一层第三电源线中一层第三电源线与晶体管的栅极同层同材料。由于第三电源线与晶体管的栅极同层同材料，因而可以同时制作第三电源线与晶体管的栅极，从而可以简化制作工艺，降低制作成本。
17.在一种可能的实施方式中，像素驱动电路还包括初始电压端，显示用基板还包括初始信号线，初始电压端与初始信号线电连接；至少一层第三电源线中一层第三电源线与初始信号线同层同材料。由于第三电源线与初始信号线同层同材料，因而可以同时制作第三电源线与初始信号线，从而可以简化制作工艺，降低制作成本。
18.在一种可能的实施方式中，发光器件包括依次层叠设置的第一电极、发光功能层和第二电极，第一电极相对于第二电极靠近像素驱动电路；像素驱动电路包括晶体管；显示用基板还包括连接层，连接层设置于第一电极和像素驱动电路之间，用于将晶体管的源极或漏极与第一电极电连接在一起；其中，至少一层第三电源线中一层第三电源线与连接层同层同材料。本技术在第一电极和像素驱动电路之间设置连接层，将晶体管的源极或漏极与第一电极电连接在一起，至少一层第三电源线中一层与连接层同层同材料，因而可以同时制作第三电源线与连接层，这样能够简化制作工艺，降低制作成本。
19.在一种可能的实施方式中，显示用基板还包括：数据线，其中，第一电源线与数据线同层同材料，因而可以同时制作第一电源线与数据线，从而可以简化制作工艺，降低制作成本。
20.第二方面，提供一种电致发光显示装置，包括上述显示用基板以及用于封装显示用基板的封装层。由于第二方面提供的电致发光显示装置具有与上述第一方面提供的显示用基板相同的技术效果，因而可以参考上述第一方面的相关描述，此处不再赘述。
21.在一种可能的实施方式中，电致发光显示装置包括触控电极，触控电极设置在封装层远离显示用基板的一侧，触控电极为金属网格结构；第二电源线在触控电极上的投影与触控电极具有重叠区域，这样可以减小第二电源线和触控电极对电致发光显示装置的出光率的影响，从而保证显示效果。
层间介质层；123-半导体层；124-第一转接信号线；125-第二转接信号线；126-第三转接信号线；127-第四转接信号线；129-第一栅线；130-第二栅线；131-发光控制线；132-第一初始信号线；133-第二初始信号线；134-第三初始信号线；135-第一电极板；136-第二电极板。
具体实施方式
49.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
50.在本技术的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
51.以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0052]“a和/或b”，包括以下三种组合：仅a，仅b，及a和b的组合。
[0053]
本技术实施例提供一种电致发光显示装置，为便于对本技术中的各实施例进行理解，下面对该电致发光显示装置的结构进行示例性的介绍。然而，下面的示例性的介绍并不能理解为对本技术所提供的电致发光显示装置的结构的限定，本技术所提供的电致发光显示装置的结构不仅限于下面的示例性介绍，其还可以有其他的变化。
[0054]
本技术实施例提供的电致发光显示装置例如可以包括手机(mobile phone)、平板电脑(pad)、笔记本电脑、电视、个人数字助理(personal digital assistant，pda)、超级移动个人计算机(ultra-mobile personal computer，umpc)、上网本、可穿戴设备(例如智能手表)、虚拟现实(virtual reality，vr)显示设备、增强现实(augmented reality，ar)显示设备、车载显示装置等，本技术实施例对电致发光显示装置的类型不作限制。
[0055]
在本技术实施例中，电致发光显示装置可以是有机电致发光二极管(organic light-emitting diode，简称oled)显示装置，也可以是量子点电致发光二极管(quantum dot light emitting diodes，简称qled)显示装置。
[0056]
如图1所示，上述电致发光显示装置1包括显示区(active area，简称aa区)01和位于显示区01至少一侧的周边区02，示例的，周边区02可以围绕显示区01设置一圈，即周边区02可以包围显示区01。显示区01包括阵列分布的多个亚像素10。该多个亚像素10至少包括第一颜色亚像素、第二颜色亚像素和第三颜色亚像素，第一颜色、第二颜色和第三颜色为三基色，例如红色、绿色和蓝色。
[0057]
需要说明的是，图1中以上述多个亚像素10按照5行5列的方式进行排布为例进行示意，但本技术实施例不限于此，上述多个亚像素10还可以按照其他方式进行排布。
[0058]
如图2所示，电致发光显示装置1的主要结构包括显示用基板11以及用于封装显示用基板11的封装层12。此处，封装层12可以为封装薄膜(thin film encapsulation，tfe)，
也可以为封装基板。
[0059]
上述显示用基板11的每个亚像素10如图2所示，均包括设置在衬底101上的发光器件和像素驱动电路，像素驱动电路包括多个晶体管102，晶体管例如可以为薄膜晶体管(thin film transistor，tft)。发光器件与像素驱动电路电连接，像素驱动电路为发光器件提供驱动电流，用于驱动发光器件工作。此外，显示用基板11还包括像素界定层106，像素界定层106包括多个开口区(也可以称为像素发光区)，一个发光器件设置在一个开口区中，一个开口区对应一个亚像素，像素界定层106将多个开口区间隔开，像素界定层106位于像素界定区，像素界定区用于将多个亚像素10间隔开。
[0060]
此处，像素驱动电路中晶体管102可以是顶栅型晶体管，也可以是底栅型晶体管，图2以晶体管102为顶栅型晶体管为例进行示意。如图2所示，晶体管102包括源极117、漏极118、有源层119、栅极120以及栅绝缘层121。在一些示例中，如图2所示，晶体管102还可以包括层间介质层(inter level dielectric，ild)122。
[0061]
请继续参考图2，显示用基板11还可以包括设置在像素驱动电路和第一电极103之间的平坦层107。
[0062]
此处，栅绝缘层121、层间介质层122和平坦层107的材料例如可以是氧化硅、氮化硅或氮氧化硅中的一种或多种。
[0063]
如图2所示，上述发光器件可以包括依次层叠设置的第一电极103、发光功能层104以及第二电极105，第一电极103相对第二电极105靠近像素驱动电路或衬底101，第一电极103和多个晶体管102中作为驱动晶体管的晶体管102的漏极电连接。
[0064]
此处，可以是第一电极103为阳极，第二电极105为阴极；也可以是第一电极103为阴极，第二电极105为阳极。
[0065]
需要说明的是，各个亚像素10中发光器件的第二电极105可以电连接在一起。
[0066]
另外，在一些实施例中，发光功能层104包括发光层(emitting layer，简称el)。在另一些实施例中，发光功能层104除包括发光层外，还可以包括电子传输层(election transporting layer，简称etl)、电子注入层(election injection layer，简称eil)、空穴传输层(hole transporting layer，简称htl)以及空穴注入层(hole injection layer，简称hil)中的一层或多层。
[0067]
在此基础上，本技术的实施例对于每个亚像素10中的像素驱动电路的具体结构不进行限定，可以是2t1c、3t1c、6t1c、8t1c或7t1c等其它类型的像素驱动电路。此处，ntmc表示一个像素驱动电路包括n个晶体管(用字母“t”表示)和m个电容(用字母“c”表示)。
[0068]
图3a以像素驱动电路为2t1c像素驱动电路为例进行示意，图3a所示的像素驱动电路包括驱动晶体管md、开关晶体管ms和存储电容cst，驱动晶体管md的第一极与电源电压端vdd电连接，第二极与发光器件l的第一电极103电连接，栅极与存储电容cst的第一端电连接，存储电容cst的第二端与电源电压端vdd电连接，开关晶体管ms的第一极与驱动晶体管md的栅极电连接，第二极与数据电压端vdata电连接，栅极与扫描电压端g电连接。发光器件l的第二电极105与电压端vss(电压端vss例如可以为接地端)电连接。
[0069]
需要说明的是，在本技术实施例中，对于任意的晶体管例如驱动晶体管md的第一极和第二极，可以是第一极为源极，第二极为漏极；也可以是第一极为漏极，第二极为源极。
[0070]
图3b以像素驱动电路为7t1c像素驱动电路为例进行示意，图3b所示的像素驱动电
路包括一个存储电容cst和7个晶体管，7个晶体管分别为开关晶体管m1、m2、m3、m5、m6、m7和驱动晶体管m4。驱动晶体管m4的栅极与存储电容cst的第一端电连接，驱动晶体管m4的第一极与第二开关晶体管m2的第一极电连接，驱动晶体管m4的第二极与第五开关晶体管m5的第一极电连接。存储电容cst的第二端与电源电压端vdd电连接。第一开关晶体管m1的栅极与第一扫描信号端g-1电连接，第一开关晶体管m1的第一极与驱动晶体管m4的栅极电连接，第一开关晶体管m1的第二极与第一初始电压端vinit电连接。第七开关晶体管m7的栅极与第一扫描信号端g-1电连接，第七开关晶体管m7的第一极与第二初始电压端vinit’电连接，第七开关晶体管m7的第二极与发光器件l的第一电极103电连接。第二开关晶体管m2的第二极与数据电压端vdata电连接，第二开关晶体管m2的栅极与第二扫描信号端g电连接。第三开关晶体管m3的栅极与第二扫描信号端g电连接，第三开关晶体管m3的第一极与驱动晶体管m4的栅极电连接，第三开关晶体管m3的第二极与第五晶体管m5的第一极电连接。第五开关晶体管m5的栅极与发光控制端em电连接，第五开关晶体管m5的第二极与发光器件l的第一电极103电连接。第六开关晶体管m6的栅极与发光控制端em电连接，第六开关晶体管m6的第一极与电源电压端vdd电连接，第六开关晶体管m6的第二极与驱动晶体管m4的第一极电连接。发光器件l的第二电极105与电压端vss(电压端vss例如可以为接地端)电连接。下文中以像素驱动电路为7t1c像素驱动电路为例说明。
[0071]
在电致发光显示装置1中，发光器件l采用电流驱动发光，流过驱动晶体管的驱动电流的大小决定着亚像素的显示灰阶。基于上述像素驱动电路的结构可知，驱动电流的大小与电源电压端vdd的大小、数据电压端vdata的大小等有关。
[0072]
基于上述可知，无论是2t1c像素驱动电路，还是7t1c像素驱动电路，或者是其它类型的像素驱动电路，像素驱动电路均包括电源电压端vdd，用于为像素驱动电路提供电源电压。
[0073]
为了向像素驱动电路中的电源电压端vdd提供电源电压，如图2所示，本技术实施例提供的显示用基板11还包括第一电源线110，亚像素10的像素驱动电路中的电源电压端vdd与第一电源线110电连接。
[0074]
需要说明的是，在一些示例中，第一电源线110可以包括多条大致平行的金属线，每条金属线可以与至少一列沿金属线的延伸方向排列的多个亚像素10中的像素驱动电路中的电源电压端vdd电连接。
[0075]
此处，第一电源线110可以与显示用基板11中已有的膜层同层制作，示例的，如图15所示，显示用基板11还包括：数据线115，第一电源线110可以与数据线115同层同材料，由于第一电源线110与数据线115同层同材料，因而可以同时制作第一电源线110和数据线115，这样能够简化制作工艺，降低制作成本。
[0076]
在本技术实施例中，“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，同一构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。例如，本技术公开的实施例中，可通过同层设置多个元件/部件的图形，可不增加膜层制作数量，利于减小电致发光显示装置的厚度，简化制作工艺。
[0077]
在第一电源线110与数据线115同层同材料的情况下，如图5所示，显示用基板11包
括第一金属层，第一金属层包括第一电源线110和数据线115。
[0078]
当然，第一电源线110也可以不与显示用基板11中已有的膜层同层制作，可以单独额外制作。
[0079]
由于第一电源线110本身存在电阻，因而第一电源线110提供的电源电压由一端传输至另一端的过程中，有较明显的压降(ir drop)效应，从而导致电源电压的损失，这样一来，通过电源电压线提供给每个亚像素10的像素驱动电路的电源电压端vdd的电源电压就会不同。而由于亚像素10的显示灰阶与驱动电流的大小有关，驱动电流的大小与电源电压端vdd的大小有关，因此电源电压线的压降会影响亚像素10的显示效果，从而影响显示亮度均一性，进而影响了电致发光显示装置1的显示效果。
[0080]
为了解决因电源电压线压降大导致的上述问题，可以理解的是，可以采用减小第一电源线110的电阻的方式，来减小第一电源线110的压降。基于此，在本技术实施例中，如图2所示，上述显示用基板11还包括第二电源线111，第一电源线110和第二电源线111设置于不同层，且第二电源线111与第一电源线110电连接，如图6a所示，第二电源线111围成网格结构。
[0081]
由于本技术实施例提供的显示用基板11除包括第一电源线110外，还包括第二电源线111，第二电源线111与第一电源线110电连接，即第一电源线110与第二电源线111并联，而并联的第一电源线110与第二电源线111的电阻小于第一电源线110的电阻，因而相对于利用第一电源线110向电源电压端vdd提供电源电压而言，利用并联的第一电源线110与第二电源线111向电源电压端vdd提供电源电压，可以减小压降，从而可以减小提供给每个亚像素10的像素驱动电路的电源电压端vdd的电源电压的差异性，进而有利于提高显示亮度均一性和电致发光显示装置1的显示效果。
[0082]
在此基础上，由于本技术实施例中第二电源线111围成网格结构，相对于第二电源线111由多条平行的金属线构成而言，因网格结构的金属密度较大，因而网格结构的电阻较大，因此第二电源线111的电阻较大，这样一来，并联的第一电源线110与第二电源线111的电阻较小，因而可以进一步地减小压降，进一步地提高显示亮度均一性和电致发光显示装置1的显示效果。
[0083]
在本技术的实施例中，第二电源线111围成网格结构，示例性的，第二电源线111可以采用以下两种方式实现：第一种，如图6a所示，第二电源线111包括多条平行或近似平行的第一金属线111a和多条平行或近似平行的第二金属线111b，多条第一金属线111a和多条第二金属线111b相互交叉。
[0084]
第二种，如图6b所示，第二电源线111包括多条第一金属线111a以及设置在相邻两条第一金属线111a之间的多条第二金属线111b；其中，多条第一金属线111a的延伸方向大致平行；第二金属线111b包括至少一个弯折部111c。
[0085]
此处，第二金属线111b可以包括一个弯折部111c，也可以包括两个或多个弯折部111c。此外，不同第二金属线111b包括的弯折部111的数量可以相同，也可以不相同。图6b以第二金属线111b包括两个弯折部111为例进行示意。
[0086]
在本技术实施例中，通过在第二金属线111b上设置弯折部111c，以增加第二金属线111b的长度，这样可以增大第二电源线111围成的网格的密度，从而增加第二电源线111的长度，进而增加了第二电源线111的电阻，因此可以减小并联的第一电源线110与第二电
源线111的电阻，因而可以进一步地减小压降，这样一来，降低了因电压降而导致的信号的损失，提高显示亮度均一性，从而提高了显示效果。
[0087]
可以理解的是，当第二电源线111位于发光器件l的下方时，第二电源线111在像素界定层106上的投影可以与像素界定层106的开口区有重叠区域，也可以与像素界定层106具有重叠区域。当第二电源线111与发光器件l中的某一层同层设置，或者，第二电源线111位于发光器件l的上方时，为了不影响发光器件l的出光率和显示效果，第二电源线111在像素界定层106上的投影应与像素界定层106的开口区无重叠区域，与像素界定层106具有重叠区域。在此情况下，在设计第二电源线111时，如图7a所示，可以根据像素界定层106的开口区106a的排布(即亚像素的排布)围成网格结构。需要说明的是，图7a中未示意出像素界定层，仅示意出了像素界定层的开口区106a。
[0088]
此处，第二电源线111可以与显示用基板11中已有的膜层同层制作。例如，在一些示例中，如图7a所示，第二电源线111与第一电极103同层同材料，即第二电源线111与第一电极103同时制作，这样能够简化制作工艺，降低制作成本。
[0089]
在一些实施例中，如图7a所示，第一电极103包括第一电极本体103a和电极连接部103b；多个第一电极103包括多个第一图案电极1031和多个第二图案电极1032；第一图案电极1031中的电极连接部103b设置在第一电极本体103a沿第一方向的一侧；第二图案电极1032中的电极连接部103b设置在第一电极本体103a沿第二方向的一侧；其中，第二方向垂直于第一方向。在此基础上，如图7a所示，沿第一方向，第一图案电极1031和第二图案电极1032交替排列，且沿第二方向，第一图案电极1031和第二图案电极1032交替排列。
[0090]
可以理解的是，所有的第一图案电极1031中的电极连接部103b设置在第一电极本体103a沿第一方向的同一侧。示例的，如图7a所示，所有的第一图案电极1031中的电极连接部103b均可以设置在第一电极本体103a的上侧。同样的，所有的第二图案电极1032中的电极连接部103b设置在第一电极本体103a沿第二方向的一侧。示例的，如图7b所示，所有的第二图案电极1032中的电极连接部103b均可以设置在第一电极本体103a的左侧。
[0091]
当第二电源线111采用上述如图6b所示的方式实现时，即第二电源线111包括多条第一金属线111a以及设置在相邻两条第一金属线111a之间的多条第二金属线111b；其中，多条第一金属线111a的延伸方向与第一方向大致平行，第二金属线111b包括弯折部111c；此时，相邻两条第一金属线111a之间至少设置有两列亚像素。考虑到在第一电极103与第二电源线111同层同材料的情况下，由于在同时制作第一电极103与第二电源线111时，第一电极103的电极连接部103b可能会与第二电源线111接触从而造成信号短接。为了避免第一电极103的电极连接部103b与第二电源线111中的第二金属线111b接触，因此在一些示例中，如图7a所示，上述第二金属线111b的弯折部111c向远离电极连接部103b的方向弯折。
[0092]
当第二金属线111b的弯折部111c向远离电极连接部103b的方向弯折时，在第一电极103与第二电源线111同时制作的情况下，一方面，第二金属线111b避开了电极连接部103b；另一方面，弯折部111c与电极连接部103b的距离增大，也就是说第二金属线111b与电极连接部103b的距离增大，这样一来，在同时制作第一电极103与第二电源线111时，能够避免第二金属线111b与第一电极103的电极连接部103b接触，进而可以避免第二电源线111与第一电极103短路。
[0093]
进一步地，为了避免第一电极103的电极连接部103b与第二电源线111中的第一金
属线111a接触，因此在一些示例中，如图7b所示，第一金属线111a中靠近电极连接部103b的部分向远离电极连接部103b的方向弯折(如图7a中位置a处所示)。
[0094]
当第一金属线111a中靠近电极连接部103b的部分向远离电极连接部103b的方向弯折时，在第一电极103与第二电源线111同时制作的情况下，一方面，第一金属线111a避开了电极连接部103b；另一方面，第一金属线111a中靠近电极连接部103b的部分与电极连接部103b的距离增大，也就是说第一金属线111a与电极连接部103b的距离增大，这样一来，在同时制作第一电极103与第二电源线111时，能够避免第一金属线111a与第一电极103的电极连接部103b接触，进而可以避免第二电源线111与第一电极103短路。
[0095]
当第二电源线111采用上述如图6a所示的方式实现时，即第二电源线111包括多条第一金属线111a和多条第二金属线111b；多条第一金属线111a的延伸方向大致平行，多条第二金属线111b的延伸方向大致平行；其中，第一金属线111a和第二金属线111b相交。同样的，考虑到在第一电极103与第二电源线111同层同材料的情况下，由于在同时制作第一电极103与第二电源线111时，第一电极103的电极连接部103b可能会与第二电源线111接触从而造成信号短接。
[0096]
基于此，在一些示例中，如图7b所示，第一金属线111a中靠近电极连接部103b的部分向远离电极连接部103b的方向弯折(如图7b中位置b所示)，这样一来，在第一电极103与第二电源线111同时制作的情况下，一方面，第一金属线111a避开了电极连接部103b；另一方面，第一金属线111a中靠近电极连接部103b的部分与电极连接部103b的距离增大，也就是说第一金属线111a与电极连接部103b的距离增大，这样一来，在同时制作第一电极103与第二电源线111时，能够避免第一金属线111a与第一电极103的电极连接部103b接触，进而可以避免第二电源线111与第一电极103短路。
[0097]
和/或，第二金属线111b中靠近电极连接部103b的部分向远离电极连接部103b的方向弯折(如图7b中位置c所示)，这样可以在同时制作第一电极103与第二电源线111时，能够避免第二金属线111b与第一电极103的电极连接部103b接触，进而可以避免第二电源线111与第一电极103短路。
[0098]
此处，可以是第一金属线111a中靠近电极连接部103b的部分向远离电极连接部103b的方向弯折，第二金属线111b中靠近电极连接部103b的部分向远离电极连接部103b的方向不弯折；也可以是第一金属线111a中靠近电极连接部103b的部分向远离电极连接部103b的方向不弯折，第二金属线111b中靠近电极连接部103b的部分向远离电极连接部103b的方向弯折；当然还可以是第一金属线111a中靠近电极连接部103b的部分向远离电极连接部103b的方向弯折，且第二金属线111b中靠近电极连接部103b的部分向远离电极连接部103b的方向也弯折。
[0099]
在另一些示例中，如图7c所示，第一金属线111a在靠近电极连接部103b的位置处断开；和/或，第二金属线111b在靠近电极连接部103b的位置处断开。图7c所示的结构具有与图7b所示的结构相同的技术效果，可以参考上述，此处不再赘述。
[0100]
此处，可以是第一金属线111a在靠近电极连接部103b的位置处断开，第二金属线111b在靠近电极连接部103b的位置处不断开；也可以是第一金属线111a在靠近电极连接部103b的位置处不断开，第二金属线111b在靠近电极连接部103b的位置处断开；还可以是第一金属线111a在靠近电极连接部103b的位置处断开，且第二金属线111b在靠近电极连接部
103b的位置处也断开。
[0101]
当然，上述第二电源线111也可以不与显示用基板11中已有的膜层同层制作，可以单独额外制作。
[0102]
在此基础上，在一些示例中，如图8所示，第二电源线111中的第一金属线111a和第二金属线111b在第一电源线110所在平面上的投影均与第一电源线110具有重叠区域。
[0103]
由于第二电源线111中的第一金属线111a和第二金属线111b在第一电源线110所在平面上的投影均与第一电源线110具有重叠区域，因而第一金属线111a可以通过设置在第一电源线110和第二电源线111之间的膜层例如平坦层107上的过孔直接与第一电源线110电连接，第二金属线111b也可以通过设置在第一电源线110和第二电源线111之间的膜层例如平坦层107上的过孔直接与第一电源线110电连接。当第一金属线111a和第二金属线111b均与第一电源线110电连接时，有利于提高第一电源线110和第二电源线111的电连接可靠性。此外，第一金属线111a和第二金属线111b均与第一电源线110电连接，相当于多个电阻并联到第一电源线110上，因而可以进一步降低并联的第一电源线110和第二电源线111的电阻。
[0104]
当第二电源线111与第一电极103同层同材料，第一电源线110与数据线115同层同材料时，如图8和图9所示，第二电源线111可以通过平坦层107上的过孔107a与第一电源线110电连接。需要说明的是，图9中未示意出第二电源线111，仅示意出第一电源线110和平坦层107上的过孔107a。
[0105]
在此基础上，图10示意出了第二金属层，第二金属层包括第一栅线129，第二栅线130和发光控制线131。其中，第一栅线129的部分可以作为像素驱动电路中与第一扫描信号端g-1电连接的晶体管的栅极，第一栅线129用于为与第一扫描信号端g-1电连接的晶体管的栅极提供第一扫描信号；第二栅线130的部分可以作为像素驱动电路中与第二扫描信号端g电连接的晶体管的栅极，第二栅线130用于为与第二扫描信号端g电连接的晶体管的栅极提供第二扫描信号；发光控制线131的部分可以作为像素驱动电路中与发光控制端em电连接的晶体管的栅极，发光控制线131用于为与发光控制端em电连接的晶体管的栅极提供发光信号。
[0106]
图11示意出了半导体层123，半导体层123与第一栅线129，第二栅线130和发光控制线131重叠的部分可以作为像素驱动电路中对应晶体管的有源层。具体的，半导体层123与第一栅线129重叠的部分作为第一开关晶体管m1和第七开关晶体管m7的有源层，半导体层123与第二栅线130重叠的部分作为第二开关晶体管m2和第三开关晶体管m3的有源层，半导体层123与发光控制线131重叠的部分作为第五开关晶体管m5和第六开关晶体管m6的有源层；半导体层123中的部分还用于作为驱动晶体管m4的有源层。
[0107]
图12示意出了第三金属层，第三金属层包括第一初始信号线132，第一初始电压端vinit与第一初始信号线132电连接。
[0108]
在一些示例中，如图5所示，上述第一金属层还包括第二初始信号线133，第二初始信号线133与第一初始信号线132电连接。由于第一初始电压端vinit与第一初始信号线132电连接，第二初始信号线133与第一初始信号线132电连接，因而第二初始信号线133也与第一初始电压端vinit电连接。第一初始信号线132和第二初始信号线133用于在第一开关晶体管m1导通时将第一初始信号线132和第二初始信号线133提供的复位信号提供给存储电
容cst和驱动晶体管m4的栅极，以对存储电容cst和驱动晶体管m4的栅极进行复位。
[0109]
如图12所示，第三金属层还包括第三初始信号线134，第二初始电压端vinit’与第三初始信号线134电连接。第三初始信号线134用于在第七开关晶体管m7导通时将第三初始信号线134提供的复位信号提供给发光器件l的第一电极103，以对发光器件l的第一电极103进行复位。
[0110]
此外，如图10所示，第二金属层还可以包括存储电容cst的第一电极板135，如图12所示，第三金属层还可以包括存储电容cst的第二电极板136。可以理解的是，存储电容cst的第一电极板135和存储电容cst的第二电极板136在垂直于衬底101上的正投影具有重叠区域。
[0111]
为了进一步降低并联的第一电源线110和第二电源线111的电阻，在一些示例中，如图13所示，上述显示用基板11还包括至少一层第三电源线112，第三电源线112与第一电源线110、第二电源线111均设置于不同层，第三电源线112与第一电源线110和第二电源线111电连接。
[0112]
此处，显示用基板11可以包括一层第三电源线112，也可以包括两层或两层以上第三电源线112。
[0113]
此外，第三电源线112可以和显示用基板11中已有的膜层同层制作；也可以第三电源线112也可以不和显示用基板11中已有的膜层同层制作，而是额外单独制作。
[0114]
在第三电源线112和显示用基板11中已有的膜层同层制作的情况下，第三电源线112可以通过以下几种方式实现。
[0115]
第一种，如图13所示，至少一层第三电源线中一层第三电源线112可以与晶体管102的栅极同层同材料。由于第二金属层中第一栅线129、第二栅线130和发光控制线131的部分用于作为相应晶体管的栅极，因此第三电源线112与第一栅线129、第二栅线130和发光控制线131同层同材料，即如图14所示，第二金属层还包括第三电源线112。
[0116]
示例的，如图14所示，第三电源线112可以相对于第一栅线129大致平行设置。
[0117]
由于第三电源线112与晶体管102的栅极同层同材料，因而可以同时制作第三电源线112与晶体管102的栅极，这样能够简化制作工艺，降低制作成本。
[0118]
第二种，如图15所示，至少一层第三电源线112中一层第三电源线112与第一初始信号线132同层同材料。即，如图15所示，第三金属层还包括第三电源线112。
[0119]
由于第三电源线112与第一初始信号线132同层同材料，因而可以同时制作第三电源线112与第一初始信号线132，这样能够简化制作工艺，降低制作成本。
[0120]
图16示意出了图5和图15堆叠在一起的结构示意图，即第一金属层和第三金属层堆叠在一起的结构示意图。图17示意出了图7和图15堆叠在一起的结构示意图，即第一金属层、第三金属层以及第二电源线111和第一电极103堆叠在一起的结构示意图。
[0121]
第三种：上述显示用基板11还包括第四金属层，第四金属层包括连接层，如图4和图18所示，连接层114设置于第一电极103和像素驱动电路之间，用于将晶体管102的源极或漏极与第一电极103电连接在一起，至少一层第三电源线112中一层与连接层114同层同材料，即第四金属层还包括第三电源线112。
[0122]
由于第三电源线112与连接层114同层同材料，因而可以同时制作第三电源线112与连接层114，这样能够简化制作工艺，降低制作成本。
[0123]
上述第一金属层、第二金属层、第三金属层和第四金属层的材料例如可以是铝(al)、银(ag)、铜(cu)或铬(cr)中的一种或多种。
[0124]
另外，在一些示例中，如图5所示，第一金属层还可以包括第一转接信号线124、第二转接信号线125、第三转接信号线126和第四转接信号线127。
[0125]
其中，第一转接信号线124分别与第五开关晶体管m5的第二极、发光器件l的第一电极103电连接，用于实现第五开关晶体管m5的第二极和发光器件l的第一电极103之间信号的传输。
[0126]
第二转接信号线125分别与第三初始信号线134、第七开关晶体管m7的第一极电连接，用于实现第三初始信号线134与第七开关晶体管m7的第一极之间信号的传输。
[0127]
第三转接信号线126分别与第一初始信号线132、第一开关晶体管m1的第二极连接，用于实现第一初始信号线132与第一开关晶体管m1的第二极之间信号的传输。
[0128]
第四转接信号线127分别与第三开关晶体管m3的第一极、驱动晶体管m4的栅极电连接，用于实现第三开关晶体管m3的第一极和驱动晶体管m4的栅极之间的信号的传输。
[0129]
基于上述，在电致发光显示装置为触控显示装置的情况下，如图19所示，电致发光显示装置还包括触控电极13，触控电极13设置在封装层12远离显示用基板11的一侧。
[0130]
在一些示例中，如图20所示，电致发光显示装置11还包括盖板14，触控电极13设置在盖板14和封装层12之间。
[0131]
示例的，触控电极13可以是光学式的触控电极，光学式的触控电极的触控原理为：利用光来定位触控位置，通过设置发光源和光线捕捉感应器，当手指或物体触碰电致发光显示装置时，光线发生变化，根据光线变化从而确定触控位置。在触控电极13为光学式的触控电极的情况下，如图20所示，触控电极13为金属网格结构。可以理解的是，为了不影响电致发光显示装置的正常显示，金属网格结构中的金属线设置于亚像素10之间的像素界定区。
[0132]
在一些示例中，第二电源线111在触控电极13上的投影与触控电极13具有重叠区域。
[0133]
可以理解的是，第二电源线111在触控电极13上的投影与触控电极13可以是完全重叠，也可以部分重叠。
[0134]
由于第二电源线111和触控电极13均设置在像素界定区，考虑到若第二电源线111在触控电极13上的投影与触控电极13不重叠，则像素界定区的面积会增大，在电致发光显示装置尺寸一定的情况下，这样会导致开口区的面积减小，从而影响电致发光显示装置的出光率，因此在第二电源线111在触控电极13上的投影与触控电极13部分重叠的情况下，这样可以减小第二电源线111和触控电极13对电致发光显示装置的出光率的影响，从而保证显示效果。进一步的，在第二电源线111在触控电极13上的投影与触控电极13完全重叠的情况下，如图21所示，第一金属线111a、第二金属线111b均与触控电极13完全重叠，这样可以进一步避免第二电源线111和触控电极13对电致发光显示装置的出光率的影响。
[0135]
需要说明的是，在一些示例中，触控电极可以包括多个沿第一方向延伸的第一触控电极和多个沿第二方向延伸的第二触控电极，其中，第一方向和第二方向相交；第一触控电极和第二触控电极在显示用基板11上的投影无重叠区域。第一触控电极包括相互独立的多个子触控电极，相邻的子触控电极通过架桥电连接在一起。在此情况下，第一触控电极和
第二触控电极均为金属网格结构。
[0136]
最后应说明的是：以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围。