电容器以及包括该电容器的半导体装置的制作方法

1.本公开涉及半导体器件(例如电容器)以及包括该半导体器件的半导体装置。


背景技术：

2.随着电子设备的按比例缩小，在电子设备中用于半导体器件的空间也正减小。因此，要求诸如电容器的半导体器件具有小尺寸并具有薄的电介质层。然而，在这种情况下，大量泄漏电流可能流过电容器的电介质层，因此可能难以驱动器件。


技术实现要素：

3.提供了具有高电容率和低泄漏电流的电介质层、包括该电介质层的半导体器件以及包括该半导体器件的半导体装置。
4.额外的方面将在以下的描述中被部分地阐述，并将部分地从该描述变得明显，或者可以通过本公开的所呈现的实施方式的实践而获知。
5.根据一实施方式的一方面，一种电容器可以包括：第一电极；与第一电极间隔开的第二电极；以及在第一电极和第二电极之间的电介质层，该电介质层包括：基底材料，包括基底金属的氧化物，该基底材料可以具有约20至约70的介电常数；以及包含3族元素和5族元素的共掺杂剂。
6.基底材料可以包括hf、zr、pr、nd、gd、dy、yb、pb、zn、ti和lu中的至少一种。
7.3族元素可以包括sc、y、b、al、ga、in和tl中的至少一种，和/或5族元素可以包括v、nb、ta、n、p、as、sb和bi中的至少一种。3族元素和/或5族元素可以包括d轨道。例如，3族元素可以包括sc和/或y，和/或5族元素可以包括v、nb和/或ta。
8.在电介质层中，3族元素和5族元素可以作为掺杂剂对(dopant pair)存在，使得3族元素和5族元素共用氧原子。此外，电介质层可以包括两个或更多个这样的掺杂剂对，并且两个掺杂剂对之间的距离可以小于或等于基底金属的离子半径的约6倍。
9.包括3族元素和5族元素的掺杂剂(共掺杂剂)可以对于基底材料具有小于约0的替位形成能。
10.根据一实施方式的一方面，一种半导体装置包括上述电容器。
附图说明
11.从以下结合附图的描述，本公开的某些实施方式的以上和其它的方面、特征和优点将更加明显，附图中：
12.图1是示出根据一些示例实施方式的半导体器件的示意图；
13.图2a和图2b是示出根据一些示例实施方式的电介质层的原子排列结构的示意图；
14.图3是示出根据一些示例实施方式的半导体装置的示意图；
15.图4是示出根据一些示例实施方式的半导体装置的布局图；
16.图5和图6是图4所示的半导体装置的沿着图4的线a-a'截取的截面图；
17.图7和图8是示意性地示出根据一些示例实施方式的适用于电子设备的设备架构的概念图；
18.图9是根据一些实施方式的多层陶瓷电容器(mlcc)的示意图；以及
19.图10是根据一些实施方式的包括电容器的电子设备的示意图。
具体实施方式
20.现在将详细参照实施方式，其示例在附图中示出，其中相同的附图标记始终指代相同的元件。就此而言，实施方式可以具有不同的形式并且不应被解释为限于这里阐述的描述。因此，下面通过参照附图仅描述实施方式以说明各方面。如这里所用的，术语“和/或”包括一个或更多个相关所列项目的任何和所有组合。诸如
“……
中的至少一个”的表述，当在一列元件之后时，修饰整列元件而不是修饰该列中的个别元件。
21.在以下描述中，术语仅用于在不限制本公开的范围的同时说明具体实施方式。当一元件被称为“在”另一元件的“上方”或“在”另一元件“上”时，它可以在与该另一元件接触的同时直接在该另一元件的上侧、下侧、左侧或右侧，或者可以在不与该另一元件接触的情况下在该另一元件的上侧、下侧、左侧或右侧。
22.单数形式的术语可以包括复数形式，除非另外提及。除非另外提及，否则这里使用的术语“包括”和/或“包含”指明所陈述的特征、数量、步骤、过程、元件、部件、材料或其组合的存在，但不排除一个或更多个其他特征、数量、步骤、过程、元件、部件、材料或其组合的存在或添加。
23.尽管使用诸如“第一”、“第二”和“第三”等的术语来描述各种元件，但是这些术语仅用于将一个元件与其他元件区分开，并且元件的特征(诸如顺序和类型)不应受到这些术语的限制。此外，诸如“单元”、“机构”、“模块”、“部分”的术语可以用于表示具有一定功能或操作的综合结构的单元，并且可以用硬件、软件、和/或硬件和软件的组合来实现。
24.当在本说明书中结合数值使用术语“约”或“基本上”时，意思是相关数值包括围绕所述及数值的制造公差(例如，
±
10％)。此外，当“大体上”和“基本上”与几何形状结合使用时，意思是不要求几何形状的精确度，而是形状的宽容度在本公开的范围内。此外，无论数值或形状是否被修改为“约”或“基本上”，将理解，这些值和形状应被解释为包括围绕所述及数值或形状的制造公差或操作公差(例如，
±
10％)。
25.在下文中，将参照附图描述实施方式。在附图中，相同的附图标记指代相同的元件，并且为了图示的清楚，元件的尺寸(诸如层或区域的宽度和厚度)可以被夸大。这里描述的实施方式仅出于说明的目的，并且可以在其中进行各种修改。
26.根据一方面，可以提供具有低电流泄漏和改善的电容(electric capacity)的半导体器件。该半导体器件可以是电容器。
27.图1是示出根据一实施方式的电容器1的示意图。参照图1，电容器1可以包括第一电极100、与第一电极100间隔开的第二电极200、以及在第一电极100和第二电极200之间的电介质层300。
28.第一电极100可以布置在基板(未示出)上。基板可以是支撑电容器1的结构的一部分和/或连接到电容器1的器件的一部分。基板可以包括半导体材料图案、绝缘材料图案和/或导电材料图案。例如，如随后参照图5和图6所述，基板可以包括基板11'、栅极堆叠12、层
间绝缘层15、接触结构20'和/或位线结构13。此外，例如，基板可以包括半导体材料(诸如硅(si)、锗(ge)、硅锗(sige)、硅碳化物(sic)、砷化镓(gaas)、砷化铟(inas)和/或磷化铟(inp))，和/或可以包括绝缘材料(诸如硅氧化物、硅氮化物和/或硅氮氧化物)。
29.第二电极200可以与第一电极100间隔开同时面对第一电极100。第一电极100和/或第二电极200可以每个独立地包括导电材料，诸如金属、金属氮化物、金属氧化物和/或其组合。例如，第一电极100和/或第二电极200可以每个独立地包括：金属，诸如钌(ru)、钛(ti)、钽(ta)、铌(nb)、铱(ir)、钼(mo)、钨(w)和/或铂(pt)；导电的金属氮化物，诸如钛氮化物(tin)、钽氮化物(tan)、铌氮化物(nbn)、钼氮化物(mon)、钴氮化物(con)和/或钨氮化物(wn)；和/或导电的金属氧化物，诸如铂氧化物(pto)、铱氧化物(iro2)、钌氧化物(ruo2)、锶钌氧化物(srruo3)、钡锶钌氧化物((ba,sr)ruo3)、钙钌氧化物(caruo3)和/或镧锶钴氧化物((la,sr)coo3)。
30.在一些示例实施方式中，第一电极100和/或第二电极200可以每个独立地包括由mm'n表示的金属氮化物。m是指金属元素，m'是指与m不同的元素，n是指氮。例如，金属氮化物可以包括掺有元素m'的金属氮化物mn。m可以包括be、b、na、mg、al、si、k、ca、sc、ti、v、cr、mn、fe、co、ni、cu、zn、ga、ge、rb、sr、y、zr、nb、mo、tc、ru、rh、pd、ag、cd、in、sn、sb、te、cs、ba、la、ce、pr、nd、pm、sm、eu、gd、tb、dy、ho、er、tm、yb、lu、hf、ta、w、re、os、ir、pt、au、hg、tl、pb、bi、po、fr、ra、ac、th、pa和u中的至少一种。m'可以包括h、li、as、se、n、o、p、s、be、b、na、mg、al、si、k、ca、sc、ti、v、cr、mn、fe、co、ni、cu、zn、ga、ge、rb、sr、y、zr、nb、mo、tc、ru、rh、pd、ag、cd、in、sn、sb、te、cs、ba、la、ce、pr、nd、pm、sm、eu、gd、tb、dy、ho、er、tm、yb、lu、hf、ta、w、re、os、ir、pt、au、hg、tl、pb、bi、po、fr、ra、ac、th、pa和u中的至少一种。当金属氮化物mm'n中的m、m'和n的组成比被表示为x':y':z'(例如m
x'
m'
y'nz'
)时，0≤x'≤2，0≤y'≤2，0《z'≤4，并且x'和y'中的一个可以不为零。
31.第一电极100和/或第二电极200可以每个独立地具有单个材料层结构和/或其中堆叠多个材料层的堆叠结构。例如，在一些实施方式中，第一电极100和/或第二电极200可以每个独立地是钛氮化物(tin)的单层或铌氮化物(nbn)的单层。可选地，第一电极100和/或第二电极200可以每个独立地具有堆叠结构，该堆叠结构包括包含钛氮化物(tin)的第一电极层和包含铌氮化物(nbn)的第二电极层。
32.电介质层300可以包括具有约20至约70的介电常数的金属氧化物作为基底材料，并可以包括3族元素和5族元素作为掺杂剂。
33.基底材料可以是包括hf、zr、pr、nd、gd、dy、yb、pb、zn、ti和lu中的至少一种的金属氧化物。例如，基底材料可以包括铪氧化物(hfo2)、铪硅氧化物(hfsio4)、锆氧化物(zro2)、铪锆氧化物(hfzro2)、锆硅氧化物(zrsio4)、钛氧化物(tio2)、锶钛氧化物(srtio3)和/或类似物。此外，基底材料可以包括：金属氮氧化物，诸如铝氮氧化物(alon)、锆氮氧化物(zron)和/或铪氮氧化物(hfon)；硅酸盐，诸如zrsion和/或hfsion；和/或铝酸盐，诸如zralon和/或hfalon。电介质层300可以包括具有四方、单斜和/或正交晶相的晶粒。在一些实施方式中，基底材料可以包括具有四方晶格的晶体。例如，基底材料的晶格结构可以在环境温度和/或压力下主要是四方的。
34.3族元素和5族元素可以一起用作基底材料的共掺杂剂。这样的共掺杂剂可以通过改变电介质层300的电特性而不损害基底材料的化学稳定性来提高电介质层300的电容率。
例如，包含zro2的基底材料具有四价阳离子，并且包括3族元素和5族元素的共掺杂剂可以与基底材料的化学计量匹配并因此可以改善电介质层300的化学稳定性。
35.根据一些实施方式，3族元素可以包括sc、y、b、al、ga、in和tl中的至少一种，5族元素可以包括v、nb、ta、n、p、as、sb和bi中的至少一种。例如，3族元素可以包括元素周期表中的iii a族元素和iii b族元素，5族元素可以包括元素周期表中的v a族元素和v b族元素。
36.基底材料的金属、3族元素和/或5族元素可以根据电介质层300的电容率、电容器1的泄漏电流等以适当的量被包括在电介质层300中。例如，与共掺杂剂相比，电介质层300中的基底金属的金属含量可以为约80at％或更多、约85at％或更多、约90at％或更多、约92at％或更多、约94at％或更多、和/或约95at％或更多；和/或约100at％或更少、约98at％或更少、和/或约96at％或更少。此外，基于例如电介质层300中的总金属含量，电介质层300中的共掺杂剂的总含量(例如，电介质层300中的3族元素和5族元素的总含量)可以为约0.0at％或更多、约0.5at％或更多、约1.0at％或更多、约1.5at％或更多、约2.0at％或更多、和/或约3.0at％或更多；和/或约20.0at％或更少、约15.0at％或更少、约13.0at％或更少、约10.0at％或更少、约5.0at％或更少、约4.0at％或更少、约3.5at％或更少、和/或约3.0at％或更少。3族元素和5族元素的含量比不受限制，但是可以为约1:10至约10:1，例如，3族元素的含量和5族元素的含量可以彼此相等(1:1)。
37.例如，电介质层300可以包括由(a,b)
xcy
oz表示的化合物(其中a是指3族元素，b是指5族元素，c是指hf、zr、pr、nd、gd、dy、yb、pb、zn、ti和lu中的至少一种，x+y+z＝1、0《x≤0.2并且0《y≤0.5)。元素a和元素b的总含量(x)可以大于约0.0、大于或等于约0.001、大于或等于约0.005、大于或等于约0.01、大于或等于约0.015、和/或大于或等于约0.02；和/或小于或等于约0.2、小于或等于约0.18、和/或小于或等于约0.15。元素c的含量(y)可以大于约0.0、大于或等于约0.05、大于或等于约0.10、大于或等于约0.15、大于或等于约0.18、大于约或等于约0.20、和/或大于或等于约0.22；和/或小于或等于约0.50、小于或等于0.45、小于或等于0.40、和/或小于或等于0.35。
38.包括3族元素和5族元素的共掺杂剂可以对于基底材料具有小于零(0)的替位形成能。共掺杂剂的这种替位形成能的量可以对材料的化学稳定性有影响。
39.根据一些实施方式，3族元素和5族元素中的至少一种可以具有d轨道。基底材料的能带间隙会影响电介质层300的泄漏电流。例如，基底材料(诸如zro2)的金属元素可以具有d轨道和p轨道，基底材料的能带间隙可能由于轨道杂化而减小，导致穿过电介质层300的电流泄漏。具有d轨道的3族元素和/或5族元素可以与基底材料的金属元素的d轨道和/或p轨道相互作用，增大电介质层300的能带间隙并减少穿过电介质层300的电流泄漏。表1示出电介质层的能带间隙的计算结果，该电介质层包括zro2作为示例基底材料并包括3族和5族元素作为共掺杂剂。参照表1，具有d轨道的3族元素和/或5族元素可以使电介质层的能带间隙增大约3％或更多、约10％或更多、约15％或更多、或者约20％或更多。
40.[表1]
[0041]
[0042][0043]
在一些实施方式中，3族元素和/或5族元素的d轨道可能没有被电子完全填充。例如，3族元素可以包括sc和y中的至少一种，和/或5族元素可以包括v、nb和ta中的至少一种。
[0044]
3族元素和/或5族元素可以在电介质层300中各种各样地定位而没有限制。在一些实施方式中，3族元素和5族元素可以彼此靠近地排列。例如，如图2a和图2b所示，3族元素和5族元素中的一些可以共用氧原子，从而形成掺杂剂对。当3族元素和5族元素形成掺杂剂对时，与其中3族元素和5族元素不具有掺杂剂对的情况相比，3族元素和5族元素可以具有相对低的替位形成能，因此，电介质层300的稳定性可以提高。
[0045]
此外，在电介质层300中可以包括3族元素和5族元素的两个或更多个掺杂剂对。基底金属可以排列在两个掺杂剂对之间，并且两个掺杂剂对之间的距离(d)可以等于或小于基底材料的金属的离子半径的6倍、5倍、4倍和/或3倍。图2a和图2b是示出在两个掺杂剂对之间具有不同距离的原子排列结构的示意图。
[0046]
表2示出具有图2a和图2b所示的相同掺杂剂对和原子排列结构的电介质层的替位形成能和介电常数的计算结果。在表2中，基于电介质层中的总金属含量，掺杂剂的含量为约6.25at％。参照表2，当两个掺杂剂对之间的距离(d)等于或小于基底材料的金属的离子半径的6倍时，获得相对大的介电常数增加和相对低的替位形成能，因此，获得更稳定的电介质层。
[0047]
[表2]
[0048][0049]
电介质层300的电容率(介电常数)可以比基底材料的电容率大约10％或更多、约12％或更多、约15％或更多、约18％或更多和/或约20％或更多。此外，电介质层300的介电常数可以为约40或更大、约42或更大和/或约45或更大。
[0050]
电介质层300可以具有约至约的厚度。例如，电介质层300可以具有以下厚度：约或更大、约或更大、和/或约或更大；和/或约或更小、约或更小、约或更小、和/或约或更小。
[0051]
电容器1还可以包括在第一电极100和电介质层300之间的界面层(未示出)和/或在第二电极200和电介质层300之间的界面层(未示出)。(多个)界面层可以用作(多个)阻挡层，其可以防止和/或减轻杂质在第一电极100与电介质层300之间和/或在第二电极200与
电介质层300之间的扩散和/或移动。例如，界面层可以防止第一电极100和第二电极200中包括的一些原子(例如，氮原子)渗透到电介质层300中，并防止电介质层300中包括的一些原子(例如，氧原子)扩散到第一电极100和第二电极200中。
[0052]
在一些实施方式中，界面层可以包括具有导电性的过渡金属氧化物。例如，界面层可以包括金属氧化物(诸如钛氧化物、钽氧化物、铌氧化物和/或钼氧化物)和金属氮氧化物(诸如钛氮氧化物(tion)、钽氮氧化物(taon)、铌氮氧化物(nbon)和/或钼氮氧化物(moon))中的至少一种。在一些实施方式中，界面层可以包括第一电极100和/或第二电极200中包括的金属的氧化物。例如，其中第一电极100包括由mm'n表示的金属氮化物，并且在第一电极100和电介质层300之间的界面层可以包括由mm'on表示的金属氮氧化物。每个界面层可以具有不足以使界面层用作电介质层的厚度。例如，在一些实施方式中，界面层可以对于防止和/或可靠地减轻量子隧穿是不够厚的；和/或可以具有约至约的厚度。
[0053]
根据一些示例实施方式，半导体器件(例如，电容器1)可以通过在基板上形成第一电极100、在第一电极100上形成电介质层300(具有给定的(或以其它方式确定的)组成和厚度)以及在电介质层300上形成第二电极200来制造。第一电极100、电介质层300和第二电极200可以通过本领域已知的方法来形成。例如，第一电极100、电介质层300和第二电极200中的每个可以通过诸如原子层沉积(ald)方法、化学气相沉积(cvd)方法、物理气相沉积(pvd)方法和/或溅射方法的沉积方法被独立地形成。在列出的方法当中，ald方法能够在相对低的温度以单个原子为层厚度单位形成均匀的层。
[0054]
例如，可以执行每个独立地包括供应金属前体、吹扫金属前体、供应反应气体(例如，氧和/或氮源)以及吹扫反应气体的一个或更多个沉积循环来形成电介质层300。
[0055]
电介质层300可以通过向第一电极100供应基底材料的金属的前体、3族元素的前体、5族元素的前体和氧源来形成，并且电介质层300的组成、分数和/或厚度可以通过调节例如前体和氧源的供应顺序、时间和/或量来控制。例如，基底材料的金属的前体、3族元素的前体、5族元素的前体和/或氧源可以按给定的顺序同时或间歇地供应到第一电极100。例如，基底材料的金属的前体、3族元素的前体、5族元素的前体和氧源中的两种或更多种可以通过两个或更多个注入孔被同时供应到第一电极100；或者第一金属前体、第二金属前体、第三金属前体和氧源可以被依次供应到第一电极100。
[0056]
金属前体可以包括基底材料的金属的前体、3族元素的前体和/或5族元素的前体，并可以每个独立地包括由arn、br
n'
或cr
n”表示的金属有机化合物。a可以是指基底材料的金属元素；b可以是指3族元素；c可以是指5族元素；r可以是指从由以下组成的组中选择的至少一种：c1至c
10
烷基、c2至c
10
烯基、羰基(c＝o)、卤化物、c6至c
10
芳基、c6至c
10
环烷基、c6至c
10
环烯基、(c＝o)r(r是指氢或c1至c
10
烷基)、c1至c
10
烷氧基、c1至c
10
脒基、c1至c
10
烷基酰胺、c1至c
10
烷基酰亚胺、-n(q)(q')(q和q'每个独立地是指c1至c
10
烷基或氢)、q(c＝o)cn(q是指氢或c1至c
10
烷基)和/或c1至c
10
β-二酮酸酯；n、n'和/或n”可以每个大于0但小于或等于6。
[0057]
在一些实施方式中，o3、h2o、o2、n2o、o2和/或等离子体可以用作氧源。可以对电介质层300进行热处理。例如，可以在形成电介质层300和/或第二电极200之后进行热处理。在热处理期间，电介质层300中的金属元素可以在材料上扩散，电介质层300中的金属氧化物的一些或全部可以结晶，和/或晶粒的尺寸可以增大。
[0058]
热处理可以在约400℃至约1100℃的温度进行，但是不限于此。热处理可以进行约
1纳秒或更多、约1微秒或更多、约0.001秒或更多、约0.01秒或更多、约0.05秒或更多、约0.1秒或更多、约0.5秒或更多、约1秒或更多、约3秒或更多和/或约5秒或更多，和/或约10分钟或更少、约5分钟或更少、约1分钟或更少、和/或30秒或更少，但是不限于此。
[0059]
在将金属前体和反应气体(例如，氧化剂)供应到基板或电介质层300之后，剩余的未发生反应的金属前体和/或反应气体和/或其副产物可以通过吹扫被去除。诸如ar、he或ne的惰性气体和/或n2气体可以用于吹扫。
[0060]
界面层(未示出)可以在形成第一电极100之后形成在第一电极100上，或者在形成电介质层300之后形成在电介质层300上。界面层可以通过向第一电极100或电介质层300提供形成界面层的元素的前体和/或源来形成。可选地，界面层可以通过经由向第一电极100提供氧源使第一电极100的表面的一部分氧化来形成。
[0061]
图9是根据一些实施方式的多层陶瓷电容器(mlcc)的示意图。
[0062]
参照图9，根据一些示例实施方式的多层电容器1”可以包括多个内部电极130和交替地设置在所述多个内部电极130之间的电介质材料层220。多层电容器1”可以具有其中所述多个内部电极130和电介质材料层220交替堆叠的结构。所述多个内部电极130可以与上述第一电极100和/或第二电极200基本上相同。电介质材料层220可以与上述电介质层300基本上相同。
[0063]
相邻的内部电极130可以通过在其间的电介质材料层220而彼此电分离。多层电容器1”可以用作单个单元电容器。在多层电容器1”中，交替堆叠的内部电极130的数量和电介质材料层220的数量可以每个独立地为例如2或更大、5或更大、10或更大、20或更大、50或更大、100或更大、200或更大、500或更大、1000或更大、2000或更大、5000或更大、或10000或更大。随着堆叠的内部电极130和电介质材料层220的数量增加，其接触面积可以增大，因此提高电容。
[0064]
交替堆叠的多个内部电极130可以部分地在多层电容器1的相反的侧表面的方向上突出，和/或可以电连接到外部电极140。外部电极140可以包括例如接触多层结构(例如，电连接到内部电极130)的电极层，并且可以包括例如导电材料(例如，诸如cu和/或ni的金属)和/或在电极层上的镀层。
[0065]
根据一个或更多个实施方式的多层电容器1”可以包括具有3族和5族共掺杂剂的电介质。就此而言，多层电容器1”的电介质层可以具有改善的稳定性和/或电容率特性。因此，多层电容器1”也可以具有改善的电容特性。
[0066]
根据另一方面，可以提供半导体装置。该半导体装置可以具有存储器特性，并可以包括例如dram。此外，半导体装置可以具有其中晶体管和电容器彼此电连接的结构，并且电容器可以是上述半导体器件中的至少一个。
[0067]
图3是示出根据一些实施方式的半导体装置d1(在电容器和晶体管(例如，场效应晶体管10)之间的连接结构)的示意图。参照图3，半导体装置d1可以具有其中电容器(例如，包括电介质层300的电容器1)通过接触20电连接到晶体管(例如，场效应晶体管10)的结构。例如，电容器1的第一电极100和第二电极200中的一个可以通过接触20电连接到场效应晶体管10的源极11a和漏极11b中的一个。
[0068]
然而，半导体装置d1不限于此。例如，在一些实施方式中，电容器1可以直接连接到场效应晶体管10；电容器1可以与场效应晶体管10共用电极；和/或接触20可以是第一电极
100、第二电极200、源极11a和漏极11b中的至少一个和/或可以被包括在第一电极100、第二电极200、源极11a和漏极11b中的至少一个中。在半导体装置d1中，电容器1可以被认为是电荷存储器件并可以配置为处于充电和/或放电状态。
[0069]
场效应晶体管10可以包括基板11和面对沟道11c的栅电极12b。栅极绝缘层12a可以被进一步包括在基板11和栅电极12b之间。
[0070]
基板11可以包括半导体材料。例如，基板11可以包括半导体材料，诸如硅(si)、锗(ge)、硅锗(sige)、硅碳化物(sic)、砷化镓(gaas)、砷化铟(inas)和/或磷化铟(inp)，和/或可以改变为各种形式，诸如绝缘体上硅(soi)。例如，沟道11c可以包括半导体材料。
[0071]
基板11可以包括源极11a、漏极11b以及电连接到源极11a和漏极11b(和/或电连接在源极11a和漏极11b之间)的沟道11c。例如，源极11a可以与沟道11c的一端电连接或接触，漏极11b可以与沟道11c的另一端电连接或接触。在一些实施方式中，沟道11c可以被定义为基板11的在源极11a和漏极11b之间的区域。
[0072]
源极11a、漏极11b和沟道11c可以通过掺杂基板11的不同区域而独立地形成，在这种情况下，源极11a、沟道11c和漏极11b可以包括基板11的材料作为基底材料；和/或通过将导电材料和/或半导体材料转移和/或沉积到基板11上而独立地形成。
[0073]
例如，沟道11c可以被提供为单独的材料层(薄膜)(未示出)。在这种情况下，例如，沟道11c可以包括氧化物半导体、氮化物半导体、氮氧化物半导体、二维(2d)材料、量子点(qd)和/或有机半导体、半导体材料(诸如si、ge、sige和/或iii-v族材料)中的至少一种。例如，氧化物半导体可以包括ingazno等，2d材料可以包括过渡金属二硫族化物(tmd)和/或石墨烯，qd可以包括胶体qd和/或纳米晶体结构。
[0074]
在一些实施方式中，源极11a和漏极11b可以包括导电材料。例如，源极11a和漏极11b可以每个独立地包括金属、金属化合物和/或导电的聚合物。在一些示例中，导电材料可以是源电极和/或漏电极，和/或可以被包括在源电极和/或漏电极中。
[0075]
栅电极12b可以布置在基板11上方和/或可以在离基板11的一距离处面对沟道11c。栅电极12b可以具有约1兆欧姆/平方或更小的电导率。栅电极12b可以包括金属、金属氮化物、金属碳化物和/或多晶硅。例如，金属可以包括铝(al)、钨(w)、钼(mo)、钛(ti)和/或钽(ta)，金属氮化物可以包括钛氮化物(tin)和/或钽氮化物(tan)。金属碳化物可以包括掺有(或含有)铝和/或硅的金属碳化物，例如，金属碳化物可以包括tialc、taalc、tisic和/或tasic。栅电极12b可以具有其中多种材料被堆叠的堆叠结构，例如金属氮化物层/金属层(诸如tin/al)的堆叠结构或金属氮化物层/金属碳化物层/金属层(诸如tin/tialc/w)的堆叠结构。栅电极12b可以包括钛氮化物(tin)和/或钼(mo)，和/或可以以从上述示例修改的各种形式使用。
[0076]
栅极绝缘层12a可以布置在基板11和栅电极12b之间。栅极绝缘层12a可以包括顺电材料和/或高k电介质材料，并可以具有20至70的介电常数。栅极绝缘层12a可以包括硅氧化物、硅氮化物、铝氧化物、铪氧化物、锆氧化物等，和/或可以包括2d绝缘体诸如六方氮化硼(h-bn)。例如，栅极绝缘层12a可以包括硅氧化物(sio2)、硅氮化物(sin
x
)和/或类似物，和/或可以包括铪氧化物(hfo2)、铪硅氧化物(hfsio4)、镧氧化物(la2o3)、镧铝氧化物(laalo3)、锆氧化物(zro2)、铪锆氧化物(hfzro2)、锆硅氧化物(zrsio4)、钽氧化物(ta2o5)、钛氧化物(tio2)、锶钛氧化物(srtio3)、钇氧化物(y2o3)、铝氧化物(al2o3)、铅钪钽氧化物
(pbsc
0.5
ta
0.5
o3)、铅锌铌酸盐(pbznnbo3)和/或类似物。此外，栅极绝缘层12a可以包括：金属氮氧化物，诸如铝氮氧化物(alon)、锆氮氧化物(zron)、铪氮氧化物(hfon)、镧氮氧化物(laon)和/或钇氮氧化物(yon)；硅酸盐，诸如zrsion、hfsion、ysion和/或lasion；和/或铝酸盐，诸如zralon和/或hfalon。在一些实施方式中，栅极绝缘层12a可以包括上述电介质层300。栅极绝缘层12a可以与栅电极12b一起形成栅极堆叠。在栅极绝缘层12a包括上述电介质层300的情况下，可以认为场效应晶体管10也包括电容器，该电容器的第一电极包括沟道11c，该电容器的第二电极是栅电极12b。
[0077]
接触20可以包括合适的导电材料，诸如钨、铜、铝和/或多晶硅。
[0078]
电容器1和场效应晶体管10的布置可以各种各样地修改。例如，电容器1可以布置在基板11上或者可以埋入在基板11中。
[0079]
图3示意性地示出具有电容器1和场效应晶体管10的半导体装置d1。然而，如图4所示，半导体装置d10可以具有其中多个电容器1'和多个场效应晶体管重复地排布的结构。
[0080]
参照图4，半导体装置d10可以包括：场效应晶体管，包括栅极堆叠12和具有源极、漏极和沟道的基板11'；接触结构20'，布置在基板11'上而不与栅极堆叠12重叠；以及电容器1'，布置在接触结构20'上。半导体装置d10还可以包括位线结构13，其将场效应晶体管彼此电连接。图4示出其中接触结构20'和电容器1'在x方向和y方向上重复地排布的半导体装置d10，但是这是非限制性的示例。例如，接触结构20'可以在x方向和y方向上排布，并且电容器1'可以布置成六边形形状，诸如蜂巢结构。
[0081]
图5是沿着图4的线a-a'截取以示出半导体装置d10的示例结构(即d20)的截面图。参照图5，基板11'可以具有包括器件隔离层14的浅沟槽隔离(sti)结构。器件隔离层14可以是包括单一类型的绝缘层的单层，或者可以具有包括两种或更多种类型的绝缘层的组合的多层结构。器件隔离层14可以包括在基板11'中的器件隔离沟槽14t，并且器件隔离沟槽14t可以填充有绝缘材料。该绝缘材料可以包括但不限于氟化物硅酸盐玻璃(fsg)、非掺杂的硅酸盐玻璃(usg)、硼磷硅酸盐玻璃(bpsg)、磷硅酸盐玻璃(psg)、可流动氧化物(fox)、等离子体增强原硅酸四乙酯(pe-teos)和/或聚硅氮烷(例如东燃硅氮烷(tosz))。
[0082]
此外，基板11'还可以包括：有源区ac，其由器件隔离层14限定；以及栅极线沟槽12t，其可以平行于基板11'的上表面布置和/或在x方向上延伸。有源区ac可以具有拥有短轴和长轴的相对长的岛形状。有源区ac的长轴可以在平行于基板11'的上表面的方向d3上布置，如图5所示。栅极线沟槽12t可以具有从基板11'的上表面起的给定的(和/或以其它方式确定的)深度，并可以布置在有源区ac中或跨越有源区ac布置。栅极线沟槽12t也可以提供在器件隔离沟槽14t内部，并且提供在器件隔离沟槽14t内部的栅极线沟槽12t可以具有比提供在有源区ac中的栅极线沟槽12t的底部低的底部。
[0083]
第一源极/漏极11'ab和第二源极/漏极11”ab可以在栅极线沟槽12t的两侧布置在有源区ac的上部中。
[0084]
栅极堆叠12可以布置在栅极线沟槽12t内部。例如，栅极绝缘层12a、栅电极12b和栅极覆盖层12c可以依次布置在栅极线沟槽12t内部。栅极绝缘层12a和栅电极12b可以与上述那些相同，并且栅极覆盖层12c可以包括硅氧化物、硅氮氧化物和/或硅氮化物。栅极覆盖层12c可以布置在栅电极12b上以填充栅极线沟槽12t的剩余部分。
[0085]
此外，位线结构13可以布置在第一源极/漏极11'ab上。位线结构13可以平行于基
板11'的上表面，并可以在y方向上延伸。位线结构13可以电连接到第一源极/漏极11'ab，并可以包括依次形成在基板11'上的位线接触13a、位线13b和/或位线覆盖层13c。例如，位线接触13a可以包括多晶硅，位线13b可以包括金属材料，位线覆盖层13c可以包括绝缘材料诸如硅氮化物(sin)和/或硅氮氧化物(sion)。图5示出位线接触13a具有在与基板11'的上表面相同的水平处的底表面。然而，位线接触13a可以延伸到从基板11'的上表面形成至预定的(和/或以其它方式期望的)深度的凹陷(未示出)中，使得位线接触13a的底表面可以低于基板11'的上表面。
[0086]
可选地，位线结构13可以包括在位线接触13a和位线13b之间的位线中间层(未示出)。位线中间层可以包括金属硅化物(诸如钨硅化物)和/或金属氮化物(诸如钨氮化物)。此外，位线间隔物(未示出)可以进一步形成在位线结构13的侧壁上。位线间隔物可以具有单层结构和/或多层结构，并可以包括绝缘材料，诸如硅氧化物、硅氮氧化物和/或硅氮化物。此外，位线间隔物还可以包括气隙(未示出)。
[0087]
接触结构20'可以布置在第二源极/漏极11”ab上。接触结构20'和位线结构13可以布置在基板11'中的不同的源极/漏极上。接触结构20'可以具有其中下接触图案(未示出)、金属硅化物层(未示出)和/或上接触图案(未示出)依次堆叠在第二源极/漏极11”ab上的结构。此外，接触结构20'还可以包括阻挡层(未示出)，该阻挡层围绕上接触图案的侧表面和底表面中的至少一个。在一些实施方式中，下接触图案可以包括导电材料和/或半导体材料(例如多晶硅)，上接触图案可以包括导电材料(例如金属材料)，和/或阻挡层可以包括对劣化和/或缺陷(和/或内含物)扩散有抵抗力的导电材料(例如，导电的金属氮化物)。
[0088]
电容器1'可以电连接到接触结构20'，并可以布置在基板11'上方。例如，电容器1'具有电连接到接触结构20'的第一电极100、布置在第一电极100上的电介质层300、以及布置在电介质层300上的第二电极200。电介质层300可以平行于第一电极100的表面布置在第一电极100上。
[0089]
层间绝缘层15可以进一步布置在电容器1'和基板11'之间。层间绝缘层15可以布置在电容器1'和基板11'之间的其中没有布置其它结构的空间中。例如，层间绝缘层15可以覆盖形成在基板11'上或在基板11'中的布线和/或电极结构，诸如位线结构13、接触结构20'和栅极堆叠12。例如，层间绝缘层15可以围绕接触结构20'的壁。层间绝缘层15可以包括：第一层间绝缘层15a，围绕位线接触13a；以及第二层间绝缘层15b，覆盖位线13b和位线覆盖层13c的侧表面和/或上表面。
[0090]
电容器1'的第一电极100可以布置在层间绝缘层15上(例如，在层间绝缘层15的第二层间绝缘层15b上)。此外，当布置多个电容器1'时，多个第一电极100的底表面可以通过蚀刻停止层16而彼此分隔开。换言之，蚀刻停止层16可以包括开口16t，并且电容器1'的第一电极100的底表面可以布置在开口16t中。
[0091]
如图5所示，第一电极100可以具有圆筒形或杯子形，其具有闭合的底部。在另一示例中，如图6所示，第一电极100可以具有在垂直方向(z方向)上延伸的柱形，诸如圆柱、矩形柱或多边形柱。
[0092]
此外，电容器1'还可以包括防止第一电极100倾斜或倒塌的支撑件(未示出)。例如，支撑件可以布置在第一电极100的侧壁上。
[0093]
半导体装置(诸如图5所示的半导体装置d20和图6所示的半导体装置d30)可以通
过参照本领域已知的常规方法来制造。例如，半导体装置(诸如半导体装置d20和d30)可以通过包括以下操作的操作来制造：
[0094]
i)在基板11'中形成器件隔离沟槽14t；
[0095]
ii)用绝缘材料填充器件隔离沟槽14t的内部以在器件隔离沟槽14t中形成器件隔离层14(通过器件隔离层14和/或器件隔离沟槽14t而在基板11'中限定有源区ac)；
[0096]
iii)通过将掺杂剂离子注入到基板11'中，在有源区ac的上部区域中形成第一源极/漏极11'ab和第二源极/漏极11”ab；
[0097]
iv)在基板11'中形成栅极线沟槽12t；
[0098]
v)在栅极线沟槽12t内部形成栅极绝缘层12a、栅电极12b和栅极覆盖层12c；
[0099]
vi)在基板11'上形成第一层间绝缘层15a，并形成开口(未示出)以暴露第一源极/漏极11'ab的上表面；
[0100]
vii)在形成于操作vi中的开口中形成位线结构13，使得位线结构13可以电连接到第一源极/漏极11'ab；
[0101]
viii)形成第二层间绝缘层15b以覆盖位线结构13的上表面和侧表面；
[0102]
ix)在第一层间绝缘层15a和第二层间绝缘层15b中形成开口(未示出)以暴露第二源极/漏极11”ab的上表面；
[0103]
x)在形成于操作ix中的开口中形成接触结构20'，使得接触结构20'可以电连接到第二源极/漏极11”ab；
[0104]
xi)在第二层间绝缘层15b和接触结构20'上形成蚀刻停止层16和模制物层(未示出)；
[0105]
xii)在蚀刻停止层16和模制物层(未示出)中形成开口(未示出)以暴露接触结构20'的上表面；
[0106]
xiii)形成第一电极100以覆盖在操作xii中形成的开口的内壁(例如，底部和侧壁)；
[0107]
xiv)去除模制物层(未示出)；
[0108]
xv)在第一电极100上形成电介质层300；以及
[0109]
xvi)在电介质层300上形成第二电极200。
[0110]
上述操作的类型和/或顺序不受限制。可以适当地改变操作，并且可以省略和/或添加一些操作。此外，可以使用相关领域中已知的工艺(诸如沉积工艺、图案化工艺和/或蚀刻工艺)在所述操作中形成元件。例如，当形成电极时，可以使用回蚀刻工艺。在操作v中，可以通过在栅极绝缘层12a上形成导电层、然后经由回蚀刻工艺将导电层的上部去除预定高度来形成栅电极12b。此外，在操作xiii中，第一电极100可以通过形成电极以覆盖模制物层的上表面以及开口的底表面和侧表面、然后去除(例如，通过回蚀刻工艺)该电极的形成在模制物层的上表面上的部分来形成。以这种方式，可以形成具有多个第一电极100的结构。在另一示例中，可以使用平坦化工艺。例如，在操作v中，栅极覆盖层12c可以通过用绝缘材料填充栅极线沟槽12t的剩余部分、然后平坦化该绝缘材料直到暴露基板11'的上表面来形成。
[0111]
半导体器件和半导体装置可以应用于各种电子设备。例如，半导体器件和半导体装置可以用作各种电子设备中的逻辑器件或存储器件。例如，实施方式的半导体器件和半
导体装置可以用于诸如移动设备、计算机、膝上型计算机、传感器、网络设备、神经形态设备等的电子设备中的算术运算、程序运行、临时数据保留等。实施方式的半导体器件和半导体装置可以用于连续地大量发送和接收数据的电子设备。
[0112]
图7和图8是示意性地示出根据实施方式的适用于电子设备的电子设备架构的概念图。
[0113]
参照图7，电子设备架构1000可以包括存储单元1010、算术逻辑单元(alu)1020和控制单元1030。存储单元1010、alu 1020和控制单元1030可以彼此电连接。例如，电子设备架构1000可以被实现为包括存储单元1010、alu 1020和/或控制单元1030的单个芯片。例如，存储单元1010、alu 1020和控制单元1030可以通过芯片上的金属线彼此连接以用于在其间的直接通信。存储单元1010、alu 1020和/或控制单元1030可以单片地集成在单个基板上以形成单个芯片。输入/输出装置2000可以连接到电子设备架构(芯片)1000。控制单元1030可以包括：处理电路，诸如包括逻辑电路的硬件；硬件/软件组合，诸如运行软件的处理器；或其组合。例如，更具体地，处理电路可以包括但不限于中央处理单元(cpu)、算术逻辑单元(alu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)和可编程逻辑单元、微处理器、专用集成电路(asic)等。类似地，尽管电子设备架构1000被示出为包括alu 1020，但是电子设备架构1000不受限制，并且可以包含附加的和/或替代的处理电路。存储单元1010可以包括主存储器和高速缓冲存储器。电子设备架构(芯片)1000可以是片上存储器处理单元。
[0114]
存储单元1010、alu 1020和/或控制单元1030可以每个独立地包括上述半导体器件。参照图8，高速缓冲存储器1510、alu 1520和控制单元1530可以形成中央处理单元(cpu)1500，并且高速缓冲存储器1510可以包括静态随机存取存储器(sram)。主存储器1600和辅助存储1700可以与cpu1500分开地提供。主存储器1600可以包括动态随机存取存储器(dram)，其包括诸如上述电容器的电容器。
[0115]
在一些情况下，可以以其中单位计算器件和单位存储器件在单个芯片上彼此相邻而没有子单元的形式来实现电子设备架构。
[0116]
图10是根据一些实施方式的包括电容器的电子设备的示意图。
[0117]
参照图10，根据一些示例实施方式，电子设备900可以是个人数字助理(pda)、膝上型计算机、便携式计算机、网络平板电脑、无线电话、移动电话、数字音乐播放器、有线/无线电子设备等和/或可以被包括在它们中，但是不限于此。电子设备900可以包括通过数据总线950彼此结合的控制器910、输入/输出(i/o)装置920(例如，键板、键盘和/或显示器)、存储器件930和无线接口单元940。例如，控制器910可以包括微处理器、数字信号处理器、微控制器和其它逻辑器件中的至少一种。该其它逻辑器件可以具有与微处理器、数字信号处理器和微控制器中的任何一个类似的功能。存储器件930可以存储例如由控制器910执行的命令。另外，存储器件930还可以用于存储用户数据。
[0118]
控制器910可以例如与(图8的)中央处理单元1500和/或控制单元1530和/或(图7的)控制单元1030相同和/或基本上相似。类似地，i/o装置920可以与图8的输入/输出装置2500相同和/或基本上相似。
[0119]
存储器件930可以包括多个存储单元mc。每个存储单元mc可以包括连接到晶体管tr的电容器c。例如，晶体管tr和/或电容器c可以分别与(图3的)场效应晶体管10和/或电容
器1相同和/或基本上相似。字线wl可以连接到晶体管tr的栅极。位线bl可以连接到晶体管tr的一个源极/漏极区，并且电容器c可以连接到晶体管tr的另一个源极/漏极区。电容器c的另一端可以连接到电源电压vdd。电容器c可以包括在本技术的图1、图3-图6和图9中描述的电容器1、1'和1”中的任何一个。
[0120]
为了将数据发送到用射频(rf)信号通信的无线通信网络，或者为了从该网络接收数据，电子设备900可以使用无线接口单元940。例如，无线接口单元940可以包括天线或无线收发器。
[0121]
在一些情况下，电子设备架构可以以其中单位计算器件和单位存储器件在单个芯片上彼此相邻而没有子单元的形式来实现。
[0122]
如上所述，根据以上实施方式中的一个或更多个，可以提供具有高电容率和泄漏电流阻挡/降低特性的电介质层、包括该电介质层的半导体器件、包括该半导体器件的半导体装置。该半导体器件可以具有提高的集成度，并因此可以有助于电子设备的小型化。
[0123]
应当理解，这里描述的实施方式应当仅以描述性的意义来考虑，而不是出于限制的目的。对每个实施方式内的特征或方面的描述通常应当被认为可用于其它实施方式中的其它类似特征或方面。尽管已经参照附图描述了一个或更多个实施方式，但是本领域普通技术人员将理解，在不脱离由所附权利要求限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。
[0124]
本技术基于2020年11月27日在韩国知识产权局提交的韩国专利申请第10-2020-0163330号和2021年3月16日在韩国知识产权局提交的韩国专利申请第10-2021-0034245号并要求它们的优先权，这两个韩国专利申请的每个的公开内容通过引用整体地给合于此。