金属氧化物半导体器件与其制作方法与流程

1.本发明涉及半导体器件，特别是涉及可以提高击穿电压的金属氧化物半导体器件的制作方法与其制作方法。


背景技术：

2.图1与图2是常规的平面mos器件。图1是的元胞水平结构于水平方向上的俯视图，图2是元胞水平结构于水平方向上的俯视图。于所述mos器件的制作工艺中，jfet注入处理不使用光刻板。jfet注入区150与半导体基体130采用相同导电类型。同时，jfet注入区150的掺杂浓度大于半导体基体130的掺杂浓度。
3.图2中右侧是元胞单元的中沿著栅极交汇区123的对角方向(图1中a-a’方向)，图中左侧是沿著栅极区121(或栅极区122)的宽度方向(图1中b
’‑
b方向)的竖向截面结构。由于元胞本身结构的限制，栅极交汇区123中的jfet注入区150在对角方向的长度，会大于栅极区121(或栅极区122)中jfet注入区150的宽度。当承受反向电压时，相较于栅极区121(或栅极区122)，栅极交汇区123中两端的耗尽区不容易结合而导致击穿电压降低，从而导致平面mos器件的运作不稳定，并且适用的操作范围较小。


技术实现要素：

4.针对现有技术的不足，本发明要解决的技术问题是现有平面mos器件中，栅极交汇区下的jfet注入区对角方向长度太长，使得两端的耗尽区不容易结合而导致击穿电压降低。本发明提出一种金属氧化物半导体器件，包括：半导体基体、场氧化层、第一jfet注入区与第二jfet注入区。半导体基体上表面定义有源区与多个栅极区，每一有源区被多个栅极区环绕，并且多个栅极区是互相交错而形成重叠的栅极交汇区。场氧化层局部地覆盖栅极交汇区。第一jfet注入区是通过注入离子至半导体基体的上表面所形成，并且位于栅极交汇区，其中，第一jfet注入区是环绕场氧化层在栅极交汇区的投影区的配置。第二jfet注入区是通过注入离子至半导体基体的上表面所形成，并且位于多个栅极区中。
5.优选地，场氧化层位于栅极交汇区的中间位置。
6.优选地，第一jfet区与第二jfet区的离子掺杂浓度大于半导体基体中的离子掺杂浓度。
7.进一步地，金属氧化物半导体器件还包括栅极电极，设置于多个栅极区与栅极交汇区之上。
8.优选地，栅极电极包含形成于多个栅极区与栅极交汇区之上的栅极介质层，与堆叠于栅极介质层上的栅极电极层。
9.优选地，金属氧化物半导体器件还包括第二导电类型源区与第二导电类型阱区，所述第二导电类型阱区位于于所述多个栅极区两侧，所述第二导电类型源区位于所述有源区与所述多个栅极区之间、所述有源区与所述栅极交汇区之间，并且所述第二导电类型源区与所述栅极电极的下表面接触。
10.进一步地，金属氧化物半导体器件还包括第二导电类型的接触体，设置于所述第二导电类型阱区并且外露。
11.进一步地，金属氧化物半导体器件还包括源极电极，堆叠于接触体的上表面，并且所述接触体与所述第二导电类型阱区同时接触所述源极电极的下表面。
12.进一步地，金属氧化物半导体器件还包括漏极电极，位于半导体基体的下表面。
13.本发明还出一种金属氧化物半导体器件的制作方法，其特征在于，包括：提供第一导电类型的半导体基体；在半导体基体上表面形成场氧化层，并且蚀刻场氧化层，使ring注入区外露，并覆盖预定作为元胞区的区域；其中，元胞区定义有源区与多个栅极区，有源区是被多个栅极区环绕，并且多个栅极区是互相交错而形成重叠的栅极交汇区；对ring注入区的半导体基体实施ring注入并推结形成ring注入区，推结后继续做场氧化层生长；再次对场氧化层进行蚀刻，使场氧化层局部地覆盖栅极交汇区；其中，栅极交汇区中未被覆盖的部分环绕场氧化层；以及通过场氧化层作为光刻板，对栅极区与栅极交汇区进行jfet注入处理，扩散形成位于栅极交汇区的第一jfet注入区，与位于多个栅极区的第二jfet注入区；其中，第一jfet注入区是环绕场氧化层在栅极交汇区的投影区的配置。
14.进一步地，金属氧化物半导体器件的制作方法还包括于多个栅极区与栅极交汇区之上形成栅极电极。
15.优选地，形成栅极电极的步骤包括：于多个栅极区与栅极交汇区之上形成栅极介质层；以及在栅极介质层上堆叠栅极电极层，以构成栅极电极。
16.进一步地，金属氧化物半导体器件的制作方法还包括栅极电极形成后，通过自对准工艺，对有源区进行第二导电类型的阱注入并且进行推结，形成位于多个栅极区两侧的第二导电类型阱区。
17.进一步地，金属氧化物半导体器件的制作方法还包括还包括通过光刻板对有源区与多个栅极区之间、有源区与栅极交汇区之间进行注入高掺杂浓度的第一导电类型离子并且进行推结，形成第一导电类型源区。
18.进一步地，金属氧化物半导体器件的制作方法还包括在半导体基体的上表面淀积钝化材料形成钝化层，对钝化层蚀刻而在第二导电类型阱区的上方形成通孔；并且对通孔注入高掺杂浓度的第二导电类型离子，形成位于所述第二导电类型阱区并且外露的第二导电类型的接触体。
19.进一步地，金属氧化物半导体器件的制作方法还包括：于半导体基体上表面淀积正面金属层，并对淀积后的正面金属层进行刻蚀，形成堆叠于接触体的上表面的源极电极，并且接触体与第二导电类型阱区同时接触源极电极的下表面；以及在半导体基体下表面淀积背面金属层，以作为漏极电极。
20.本发明的有益效果在于：通过场氧化层作为光刻板所形成的第一jfet注入区，实质上形成两个在横向方向上较短(宽度较小)的jfet注入区，使得栅极交汇区两端的耗尽区更容易结合在一起，而能够提升击穿电压，进而提升了器件在栅极交汇区的对角方向上的耐压性能，改善器件的稳定性。
21.上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明较佳的实施例并配合附图对本发明进行详细说明。
附图说明
22.图1是现有个平面mos器件中，元胞水平结构于水平方向上的俯视图。
23.图2是图1中，沿a-a’方向与沿b-b’方向的竖向截面结构。
24.图3是本发明实施例的金属氧化物半导体器件中，元胞水平结构于水平方向上的俯视图。
25.图4是图3中，沿a-a’方向与沿b-b’方向的竖向截面结构。
26.图5与图6是本发明不同实施例的金属氧化物半导体器件中，元胞水平结构于水平方向上的俯视图。
27.图7a与图7b是本发明金属氧化物半导体器件的制作方法的流程图。
28.图8至图15是本发明制作方法的流程中，不同步骤时金属氧化物半导体器件的竖向截面结构。
29.110 有源区
30.111 第二导电类型源区
31.112 第二导电类型阱区
32.121,122 栅极区
33.130 半导体基体
34.131 元胞区
35.132 ring注入区
36.133 衬底
37.140 场氧化层
38.151 第一jfet注入区
39.152 第二jfet注入区
40.153 栅极介质层
41.154 栅极电极层
42.160 接触体
43.170 源极电极
44.180 漏极电极
45.s110～s190 步骤
具体实施方式
46.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
47.以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
48.应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区
域“上面”、“上表面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”、“下表面”或“下方”。
49.在本技术中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。术语“横向延伸”是指沿着大致垂直于栅极区121,122深度方向的方向延伸；术语“竖向”是指垂直于第一表面，基于平行于半导体衬底或主体的第一表面的法线方向而布置的定向。
50.参阅图3所示，是本发明实施例的金属氧化物半导体器件的元胞水平结构于水平方向上的俯视图。如图3所示，元胞水平结构是规则多边形的阵列排布结构，图中虚线框列部分表示一个元胞，并且元胞水平结构可由多的元胞组成。元胞水平结构包括并联的多个有源区110和分布于各有源区110周围的栅极区121,122。也就是半导体基体130上表面设置有多个有源区110与多个栅极区121,122。栅极区121,122围绕有源区110设置，而连接成栅极格网，以使各有源区110相隔离。以图3中的纵向与横向为例，多个栅极区121,122包含相间隔的横向栅极区121与相间隔的纵向栅极区122。横向栅极区121与纵向栅极区122交错，而形成横向栅极区121与纵向栅极区122区重叠的栅极交汇区123。多个栅极区121,122围合后形成的形状，与单个元胞单元于水平方向的元胞形状相同，为多边形，如正方形、长方形、六边形等；受元胞单元形状影响，栅极交汇区123于水平向的形状也为规则的多边形。
51.请参阅图4所示，图中右侧是元胞单元的中沿著栅极交汇区123的对角方向(图3中a-a’方向)，图中左侧是沿著栅极区121(或栅极区122)的宽度方向(图3中b
’‑
b方向)的竖向截面结构。如图4所示，金属氧化物半导体器件包含半导体基体130，半导体基体130经掺杂为第一导电类型。多个栅极交汇区123与多个栅极区121位于半导体基体130的上表面。有源区110通常由相邻的第二导电类型源区与第二导电类型阱区构成。栅极交汇区123与栅极区121都是位于相邻的多个有源区110之间，并且栅极交汇区123上形成场氧化层140，场氧化层140局部地覆盖栅极交汇区123。通过场氧化层140作为光刻板，对栅极交汇区123进行jfet注入处理，使得场氧化层140下方的半导体基体130不被进行jfet注入处理，而是形成环绕场氧化层140在栅极交汇区123的投影区的配置，而形成环绕场氧化层140的第一jfet注入区151，也就是场氧化层140的下方基本上不包含第一jfet注入区151。而在栅极交汇区123中，栅极电极150基本上是覆盖于场氧化层140与栅极交汇区123的其他部分。相反地，栅极区121,122的其他部分不被场氧化层140覆盖，因此可以形成相应于整个栅极区121,122的第二jfet注入区152。jfet注入区151,152与两侧的其他结构区形成两个相对分布的pn结，和与pn结对应的耗尽层；各耗尽层分布于jfet注入区151,152的两侧，且相对分布。
52.如图4所示，整体而言，栅极交汇区123的竖向结构仍形成有第一jfet注入区151，但是这个第一jfet注入区151是环绕非注入区，并且非注入区是位于场氧化层140下方。图4中虽然呈现两个第一jfet注入区151，实际上图4中的第一jfet注入区151大致呈现环状，而在竖向结构上切割成两个注入区域。这两个注入区域的两侧仍形成其他结构，并且同样与两侧的其他结构区形成两个相对分布的pn结，和与pn结对应的耗尽层。从竖向结构来看，第一jfet注入区151实际上是形成了两个在横向方向上较短(宽度较小)的jfet注入区，使得栅极交汇区123两端的耗尽区更容易结合在一起，而能够提升击穿电压，进而提升了器件在a-a’方向上的耐压性能，改善器件的稳定性。
53.如图4、图5与图6所示，场氧化层140局部地覆盖于栅极交汇区123的中间区域，而保留基本上环绕场氧化层的非覆盖区。场氧化层140的型态可以是多边形、圆形甚至复杂型态。如图4所示，场氧化层140的型态大致上是正方形，其边与纵向/横向栅极区121,122呈现45度夹角，但是正方形的角落延伸出横向或纵向的延伸区块，使得场氧化层140呈现复杂型态。图5所呈现的场氧化层140的型态是简单的正方形或四边形。图6所呈现的场氧化层140的型态是圆形。
54.请参阅图7a与图7b所示的流程图，配合以下附图与描述进一步说明金属氧化物半导体器件的详细结构与制作方法。
55.如图8与图9所示，首先，提供半导体基体130，在半导体基体130上表面形成场氧化层140，并且通过光刻板蚀刻场氧化层140，使ring注入区132外露，并覆盖预定作为元胞区131的区域，如步骤s110所示。
56.接著对ring注入区132的半导体基体130实施ring注入并推结形成ring注入区132，推结后继续做场氧化层140生长，如步骤s120所示。半导体基体130可以是具有第一导电类型的衬底133上形成外延层，而形成整体为第一导电类型的半导体基体层130。
57.如图10所示，半导体基体130的元胞区131可定义有多个有源区110与多个栅极区121,122(图10中仅示例横向栅极区121)，其中有源区110是被多个栅极区121,122环绕，并且多个栅极区121,122是互相交错而形成重叠的栅极交汇区123。接著，再次对场氧化层140进行蚀刻，移除有源区110与栅极区121,122的场氧化层140，使场氧化层140局部地覆盖栅极交汇区123，如步骤s130所示。其中，场氧化层140基本上位于各栅极交汇区123的中间位置，使得各栅极交汇区123中未被覆盖的部分环绕场氧化层140。
58.如图10所示，通过场氧化层140作为光刻板，对栅极区121,122与栅极交汇区123进行jfet注入处理，如步骤s140所示。
59.上述jfet注入处理包括是以场氧化层140作为光刻板，于半导体基体130的的元胞区131注入第一导电类型离子，并扩散形成位于栅极交汇区123的第一jfet注入区151，与位于栅极区121,122的第二jfet注入区152；jfet区151,152的离子掺杂浓度大于半导体基体130中的离子掺杂浓度。通过场氧化层140作为光刻板，场氧化层140下方的半导体基体130不执行jfet注入处理，使得栅极交汇区123相应的第一jfet注入区151是环绕场氧化层140在栅极交汇区123的投影区的配置，而在场氧化层140在栅极交汇区123的投影区中(也就是场氧化层140的下方)基本上不包含jfet注入区。
60.如图11所示，于栅极区121,122与栅极交汇区123之上形成栅极介质层153，并且在栅极介质层153上堆叠栅极电极层154，以构成栅极电极150，如步骤s150所示。
61.如图11所示，在栅极交汇区123中，栅极电极150基本上是覆盖于场氧化层140与栅极交汇区123的其他部分，在相应于场氧化层140的部分，栅极电极150是凸起的。栅极介质层153包括但不限于氧化层、层间介质或其他绝缘材料；栅极电极层154包括但不限多晶硅、金属或其他的导电材料。在一实施例中，堆叠栅极电极层154的过程，是直接在半导体基体130上淀积多晶硅，并且对多晶硅进行蚀刻，保留栅极介质层153上的多晶硅而以作为栅极电极层154。
62.如图12所示，栅极电极150形成后，通过自对准工艺，对有源区110进行第二导电类型的阱注入并且推结与，形成位于栅极区121,122两侧的第二导电类型阱区112，如步骤
s160所示。第二导电类型为p时，则第二导电类型阱区112为pbody，并且相应于栅极区121,122。
63.如图13所示，接著通过光刻板对有源区110与栅极区121,122之间、有源区110与栅极交汇区123之间进行注入高掺杂浓度的第一导电类型离子(如n plus)，并且进行推结，形成第一导电类型源区111，如步骤s170所示。
64.如图14所示，在半导体基体130的上表面淀积钝化材料形成钝化层，对钝化层蚀刻而在第二导电类型阱区112上方形成通孔；并且对通孔注入高掺杂浓度的第二导电类型离子(如p plus)，形成位于第二导电类型阱区112并且外露的第二导电类型的接触体160，如步骤s180所示。
65.如图15所示，于各接触体160形成后，于半导体基体130上表面淀积正面金属层，并对淀积后的正面金属层进行刻蚀，形成堆叠于接触体160的上表面的源极电极170，并且接触体160与第二导电类型阱区112同时接触源极电极170的下表面，如步骤s190所示。于此同时或之后，也可以在半导体基体130下表面淀积背面金属层，以作为漏极电极180。
66.通过上述制作方法，得到本发明金属氧化物半导体器件。在金属氧化物半导体器件中，通过场氧化层140作为光刻板所形成的第一jfet注入区151，实质上形成两个在横向方向上较短(宽度较小)的jfet注入区，使得栅极交汇区123两端的耗尽区更容易结合在一起，而能够提升击穿电压，进而提升了器件在栅极交汇区123的对角方向上的耐压性能，改善器件的稳定性。
67.本领域技术人员还要理解的是，为了清楚例示的目的，在各个附图中的要素(例如元件、区域、层等)并非按照比例画出。此外，附图中的各个要素也不一定是其实际形状。本领域技术人员要理解的是，这些形状只是为了例示的目的，例如，实际的掺杂轮廓通常具有一定的过渡区或坡度或梯度，而不是梯度在某个点或边界无限大的轮廓。
68.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。