SIP封装组件及其封装方法、制作方法与流程

sip封装组件及其封装方法、制作方法
技术领域
1.本发明属于系统级封装技术领域，特别涉及一种sip封装组件及其封装方法、制作方法。


背景技术：

2.在传统的封装或模组产品中，采用emi coating的形式达到屏蔽电磁干扰的目的，但是其在低频低功率情况下是可行的，当封装体内存在pa单元(功率放大单元)的情况下，由于emi coating表面连续，不能在电性上独立，屏蔽体反而成为了高频高功率噪声的介质，影响周边器件正常工作。
3.亦或者，通过metal can(金属盖工艺)的形式达到屏蔽电磁干扰的目的，但是由于其采用的是整个覆盖的方式，随着堆叠结构的增多，整个封装组件的尺寸会因为屏蔽盖的原因而变的更大，不符合未来封装发展的需求，且其同样还是存在屏蔽体不能在电性上独立的问题。
4.亦或者，对贴装后的电路板进行塑封后形成一个整体塑封体，对于电路基板上相互干扰的电子元器件，在二者之间的路线上生成切割道，基于切割道对整体塑封体进行贯穿切割，以得到2个及以上的分离塑封体，然后再进行屏蔽层喷涂，利用分离塑封体之间的间隔实现屏蔽体的中断。上述方法中，一方面，对于小型芯片来说，由于需要在基板的对应位置留有余地以用于形成切割道，那么相应的会占用基板的空间，并不适用小型化的需求，另一方面，对于大型芯片来说，在确定芯片之间或者区域之间的干扰时，间隔路径很有可能落在某一个元件或某一个完整的区域上，那么不可能对元件或完整区域进行切割。


技术实现要素：

5.本发明要解决的技术问题是为了克服现有技术中的上述缺陷，提供一种sip封装组件及其封装方法、制作方法。
6.本发明是通过下述技术方案来解决上述技术问题：
7.一种sip封装组件，所述封装组件的塑封体的一体外表面包括至少两个屏蔽层区域；
8.其中，任意两个屏蔽层区域之间为间隔区域。
9.较佳地，所述封装组件包括基板，所述基板上设有至少两个器件；
10.所述间隔区域的位置与所述基板上的第一区域相对应；
11.所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域。
12.较佳地，所述封装组件包括基板，所述基板上设有至少一个干扰源器件和至少一个与所述干扰源器件对应的被干扰器件；
13.所述间隔区域的位置与所述基板上的第二区域相对应；
14.所述第二区域包括干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域。
15.一种sip封装组件的封装方法，所述封装方法包括：
16.在所述封装组件的塑封体的一体外表面生成至少两个屏蔽层区域；
17.其中，任意两个屏蔽层区域之间为间隔区域。
18.较佳地，所述封装组件包括基板，所述基板上设有至少两个器件，所述在所述封装组件的外表面生成至少两个屏蔽层区域的步骤之前，所述封装方法包括：
19.确定所述基板上的第一区域，所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域；
20.基于所述第一区域确定所述间隔区域的位置。
21.较佳地，所述封装组件包括基板，所述基板上设有至少一个干扰源器件和至少一个与所述干扰源器件对应的被干扰器件，所述在所述封装组件的外表面生成至少两个屏蔽层区域的步骤之前，所述封装方法包括：
22.确定所述基板上的第二区域，所述第二区域包括干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域；
23.基于所述第二区域确定所述间隔区域的位置。
24.一种sip封装组件的制作方法，所述制作方法包括：
25.在所述封装组件的外表面放置一模具；
26.基于emi coating在包含所述模具的封装组件的塑封体的一体外表面生成屏蔽层；
27.移除所述模具，以得到间隔区域和至少两个屏蔽层区域，所述模具放置的位置为所述间隔区域的位置。
28.较佳地，还包括：
29.提供一基板；
30.在所述基板的表面安装至少两个器件；
31.对所述基板进行塑封操作得到所述封装组件；
32.基于所述基板上的第一区域的位置制作所述模具，所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域，或，基于所述基板上的第二区域的位置制作所述模具，所述第二区域包括所述至少两个器件中干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域。
33.一种sip封装组件的制作方法，所述制作方法包括：
34.基于emi coating在所述封装组件的塑封体的一体外表面生成屏蔽层；
35.基于激光蚀刻工艺在所述屏蔽层上蚀刻得到间隔区域，并得到至少两个屏蔽层区域，任意两个屏蔽层区域之间为间隔区域。
36.较佳地，还包括：
37.提供一基板；
38.在所述基板的表面安装至少两个器件；
39.对所述基板进行塑封操作得到所述封装组件；
40.其中，所述间隔区域的位置基于所述基板上的第一区域的位置确定，所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域，或，所述间隔区域的位置基于基于所述基板上的第二区域的位置确定，所述第二区域包括所述至少两个器件中干扰源器
件和对应的被干扰器件在所述基板上的安装位置之间的区域。
41.本发明的积极进步效果在于：通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响周边器件正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
附图说明
42.图1为本发明实施例1的sip封装组件的外表面屏蔽层区域的示意图。
43.图2为本发明实施例2的sip封装组件的剖面结构示意图。
44.图3为本发明实施例2的sip封装组件的外表面屏蔽层区域的示意图。
45.图4为本发明实施例3的sip封装组件的剖面结构示意图。
46.图5为本发明实施例3的sip封装组件的外表面屏蔽层区域的示意图。
47.图6为本发明实施例4的sip封装组件的封装方法的流程图。
48.图7为本发明实施例5的sip封装组件的封装方法的流程图。
49.图8为本发明实施例6的sip封装组件的制作方法的流程图。
50.图9为本发明实施例7的sip封装组件的制作方法的流程图。
具体实施方式
51.下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
52.实施例1
53.一种sip封装组件，如图1所述，所述封装组件的塑封体的一体外表面包括至少两个屏蔽层区域2；需要说明的是，本实施例的封装组件的塑封体为一个整体，屏蔽层区域生成在塑封体的一体外表面，并不涉及对塑封体的开槽等来得到间隔区域。
54.其中，任意两个屏蔽层区域2之间为间隔区域1。
55.需要说明的是，封装组件的外表面整体为其屏蔽层，本示例的实现方式不需要额外增加其他硬件结构，仅仅通过外表面屏蔽层自身的间隔划分，即可实现避免屏蔽体成为高频高功率噪声的介质，进而避免器件间的相互干扰。
56.本实施例中，通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响封装组件上的周边器件正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
57.实施例2
58.本实施例的sip封装组件是在实施例1的基础上进一步改进，如图2-3所示，所述封装组件包括基板3，所述基板3上设有至少两个器件；
59.所述间隔区域1的位置与所述基板3上的第一区域相对应；
60.所述第一区域包括任意两个器件在所述基板3上的安装位置之间的区域。
61.需要说明的是，可以根据需要在全部或者特定几个器件两两之间的区域对应位置设置间隔区域1，亦或者，参见图2，基于高频高功率噪声的影响的考虑，选择在产生高频高功率噪声的器件41(比如pa功率放大单元)与其他相邻器件42之间的区域对应位置设置间隔区域1。
62.本实施例中，为了避免部分器件生成的高频高功率噪声对其他器件的影响，基于封装组件上各器件的安装位置进一步确定间隔区域的位置。通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响封装组件上的周边器件正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
63.实施例3
64.本实施例的sip封装组件是在实施例1的基础上进一步改进，如图4-5所示，所述封装组件包括基板3，所述基板3上设有至少一个干扰源器件43和至少一个与所述干扰源器件43对应的被干扰器件44；
65.所述间隔区域1的位置与所述基板3上的第二区域相对应；
66.所述第二区域包括干扰源器件43和对应的被干扰器件44在所述基板3上的安装位置之间的区域。
67.需要说明的是，实际应用中，可以切实结合封装组件内器件之间的干扰事实，在互相干扰的器件二者之间实现干扰抑制即可，因此，在明确封装组件内部安装的器件之后，明确干扰源器件和对应的被干扰器件，进一步在干扰源器件和对应的被干扰器件之间的区域对应的位置设置间隔区域。
68.另外，考虑到屏蔽层的作用是进行电磁屏蔽，因此，在形成间隔区域后，还需要确保能够实现有效的电磁屏蔽，可以进一步结合实验检测参数，比如基于所述干扰源器件的辐射干扰范围确定所述间隔区域的宽度。
69.需要说明的是，针对大型集成芯片，干扰可能涉及多个器件与多个器件之间，或者涉及区域与区域之间，那么，在设置间隔区域的位置时，可以以区域为单位或者以多个器件所限定的区域范围为单位，获取干扰区域和被干扰区域，进而在两个区域之间的区域对应的位置设置间隔区域。
70.本实施例中，为了避免干扰源器件对对应的被干扰器件的影响，基于干扰源器件对对应的被干扰器件的安装位置进一步确定间隔区域的位置。通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响封装组件上的被干扰器件的正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
71.实施例4
72.一种sip封装组件的封装方法，所述封装组件包括基板，所述基板上设有至少两个器件，如图6所示，所述封装方法包括：
73.步骤11、确定基板上的第一区域，第一区域包括任意两个器件在基板上的安装位置之间的区域；
74.需要说明的是，可以根据需要在全部或者特定几个器件两两之间的区域对应位置设置间隔区域，亦或者，基于高频高功率噪声的影响的考虑，选择在产生高频高功率噪声的器件(比如pa功率放大单元)与其他相邻器件之间的区域对应位置设置间隔区域。
75.步骤12、基于第一区域确定间隔区域的位置。
76.步骤13、在封装组件的塑封体的一体外表面生成间隔区域和至少两个屏蔽层区域；
77.其中，任意两个屏蔽层区域之间为间隔区域。需要说明的是，本实施例的封装组件的塑封体为一个整体，屏蔽层区域生成在塑封体的一体外表面，并不涉及对塑封体的开槽等来得到间隔区域。
78.需要说明的是，封装组件的外表面整体为其屏蔽层，本示例的实现方式不需要额外增加其他硬件结构，仅仅通过外表面屏蔽层自身的间隔划分，即可实现避免屏蔽体成为高频高功率噪声的介质，进而避免器件间的相互干扰。
79.本实施例中，为了避免部分器件生成的高频高功率噪声对其他器件的影响，基于封装组件上各器件的安装位置进一步确定间隔区域的位置。通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响封装组件上的周边器件正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
80.实施例5
81.一种sip封装组件的封装方法，封装组件包括基板，基板上设有至少一个干扰源器件和至少一个与干扰源器件对应的被干扰器件，如图7所示，封装方法包括：
82.步骤21、确定基板上的第二区域，第二区域包括干扰源器件和对应的被干扰器件在基板上的安装位置之间的区域；
83.需要说明的是，实际应用中，可以切实结合封装组件内器件之间的干扰事实，在互相干扰的器件二者之间实现干扰抑制即可，因此，在明确封装组件内部安装的器件之后，明确干扰源器件和对应的被干扰器件，进一步在干扰源器件和对应的被干扰器件之间的区域对应的位置设置间隔区域。
84.需要说明的是，针对大型集成芯片，干扰可能涉及多个器件与多个器件之间，或者涉及区域与区域之间，那么，在设置间隔区域的位置时，可以以区域为单位或者以多个器件所限定的区域范围为单位，获取干扰区域和被干扰区域，进而在两个区域之间的区域对应的位置设置第二区域。
85.步骤22、基于第二区域确定间隔区域的位置。
86.其中，考虑到屏蔽层的作用是进行电磁屏蔽，因此，在形成间隔区域后，还需要确保能够实现有效的电磁屏蔽，可以进一步结合实验检测参数，比如基于所述干扰源器件的辐射干扰范围确定所述间隔区域的宽度。
87.步骤23、在封装组件的塑封体的一体外表面生成间隔区域和至少两个屏蔽层区域；
88.其中，任意两个屏蔽层区域之间为间隔区域。需要说明的是，本实施例的封装组件的塑封体为一个整体，屏蔽层区域生成在塑封体的一体外表面，并不涉及对塑封体的开槽等来得到间隔区域。
89.本实施例中，为了避免干扰源器件对对应的被干扰器件的影响，基于干扰源器件对对应的被干扰器件的安装位置进一步确定间隔区域的位置。通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响封装组件上的被干扰器件的正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
90.实施例6
91.一种sip封装组件的制作方法，如图8所示，具体包括：
92.步骤31、提供一基板；
93.步骤32、在基板的表面安装至少两个器件；
94.步骤33、对基板进行塑封操作得到封装组件；
95.需要说明的是，封装组件的工艺流程还可能包括但不限于基板烘烤、印锡膏、表面检查、表面贴装、光学检测、回流焊、去助焊剂、x光检测、机械开槽、等离子清洗、打线键合等操作流程，根据需要具体进行执行，本技术不作限定。
96.步骤34、基于基板上的第一区域的位置制作模具，或，基于基板上的第二区域的位置制作模具；
97.其中，第一区域包括任意两个器件在基板上的安装位置之间的区域，第二区域包括至少两个器件中干扰源器件和对应的被干扰器件在基板上的安装位置之间的区域，另外，还可以进一步结合实验检测参数，所述间隔区域的宽度比如基于所述干扰源器件的辐射干扰范围确定所述模具的宽度。需要说明的是，模板制作可以在封装组件的制作之前制作好。需要说明的是，针对大型集成芯片，干扰可能涉及多个器件与多个器件之间，或者涉及区域与区域之间，那么，在设置间隔区域的位置时，可以以区域为单位或者以多个器件所限定的区域范围为单位，获取干扰区域和被干扰区域，进而在两个区域之间的区域对应的位置设置第二区域。
98.步骤35、在封装组件的塑封体的一体外表面放置模具；
99.步骤36、基于emi coating在包含模具的封装组件的外表面生成屏蔽层；
100.其中，emi coating方式主要分为sputtering(溅射)和spray coating(喷涂)两种，coating(涂层)材料整体接地，以完成电磁屏蔽的作用，也可以通过其他方式实现屏蔽层的生成。需要说明的是，本实施例的封装组件的塑封体为一个整体，屏蔽层区域生成在塑封体的一体外表面，并不涉及对塑封体的开槽等来得到间隔区域。
101.步骤37、移除模具，以得到间隔区域和至少两个屏蔽层区域；模具放置的位置为间隔区域的位置。
102.本实施例中，利用模具来辅助屏蔽层的生成进而自动得到划分好区域的屏蔽层，通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响封装组件上的被干扰器件的正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
103.实施例7
104.一种sip封装组件的制作方法，如图9所示，具体包括：
105.步骤41、提供一基板；
106.步骤42、在基板的表面安装至少两个器件；
107.步骤43、对基板进行塑封操作得到封装组件；
108.需要说明的是，封装组件的工艺流程还可能包括但不限于基板烘烤、印锡膏、表面检查、表面贴装、光学检测、回流焊、去助焊剂、x光检测、机械开槽、等离子清洗、打线键合等操作流程，根据需要具体进行执行，本技术不作限定。
109.步骤44、基于emi coating在封装组件的塑封体的一体外表面生成屏蔽层；
110.其中，emi coating方式主要分为sputtering(溅射)和spray coating(喷涂)两
种，coating(涂层)材料整体接地，以完成电磁屏蔽的作用，也可以通过其他方式实现屏蔽层的生成。需要说明的是，本实施例的封装组件的塑封体为一个整体，屏蔽层区域生成在塑封体的一体外表面，并不涉及对塑封体的开槽等来得到间隔区域。
111.步骤45、基于激光蚀刻工艺在屏蔽层上蚀刻得到间隔区域，并得到至少两个屏蔽层区域；任意两个屏蔽层区域之间为间隔区域。
112.其中，所述间隔区域的位置基于所述基板上的第一区域的位置确定，所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域，或，所述间隔区域的位置基于基于所述基板上的第二区域的位置确定，所述第二区域包括所述至少两个器件中干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域，另外，还可以进一步结合实验检测参数，比如基于所述干扰源器件的辐射干扰范围确定所述间隔区域的宽度。需要说明的是，针对大型集成芯片，干扰可能涉及多个器件与多个器件之间，或者涉及区域与区域之间，那么，在设置间隔区域的位置时，可以以区域为单位或者以多个器件所限定的区域范围为单位，获取干扰区域和被干扰区域，进而在两个区域之间的区域对应的位置设置第二区域。
113.本实施例中，利用激光蚀刻或其他蚀刻加工手段对完整的屏蔽层进行时刻划分以得到间隔区域，进而通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响封装组件上的器件的正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
114.虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。