一种超结平面栅极功率MOSFET的制造方法与流程

一种超结平面栅极功率mosfet的制造方法
技术领域
1.本发明属于半导体器件与工艺制造领域，涉及平面栅极mosfet的制造方法，特别是涉及一种超结平面栅极功率mosfet的制造方法。


背景技术：

2.超结功率mosfet属于多子导电单极型器件，没有少子存储效应，开关速度快、工作效率高、开关损耗小；同时超结mosfet器件的导通电阻小，有效降低了器件的通态功耗。超结mosfet有效解决了击穿电压和导通电阻的矛盾，同时具备高击穿压和低导通电阻的特点，广泛应用于开关电源和同步整流电路中。
3.超结功率mosfet的一个重要应用领域是直流转换器。在直流转换器中，为了得到更高的转换效率，导通和开关功耗都需要降低。当前的30v沟道功率mosfet能做到的导通电阻(rdson)能低至7mω-mm2。但是,和平面栅极结构的ldmos相比，由于它的栅极和漏极/源极有更多的重合部，因而有较高的栅极电荷(qg)。另一方面，平面栅极结构的ldmos比沟道mosfet具有更高的导通电阻。所以为了得到更好的性能指标，例如品质因数(即fom，fom为导通电阻rdson与栅极电荷qg的乘积),需要在导通电阻和栅极电荷做出平衡，以得到更低的品质因数(fom)。对于直流转换器的典型应用，即dc-dc来说，由于下mosfet管的功耗主要是导通功耗，所以期望下mosfet管具有低导通电阻。但是，对上mosfet管来说，开关功耗是其主要功耗，这就要求更低的品质因数(fom)。因此需要一个既有更低的导通电阻而且更优的品质因数(fom)的功率mosfet以同时满足上下mosfet管的需要。
4.此外，业内都了解的是，更少的光掩模意味着更短的制造周期及更具竞争力的制造成本。但是，现有的超结结构的器件，包括超结(super junction)mosfet以及屏蔽栅技术(shield poly gate)mosfet普遍都需要采用6个光掩模或更多，这导致了现有结构的器件的制造周期和成本居高不下。采用更多的光掩模除了周期和成本无法下降以外，在光掩模图形化(即光刻)的过程中，更多的光掩模将带来更大的对准误差，这也会影响成品的良率，从而进一步推高了成本。


技术实现要素：

5.在本发明中,针对现有技术存在的问题，本发明提出了一种仅需要4层光掩模的超结平面栅极功率mosfet的制造方法。相对于采用6个光掩模的现有技术而言减少了光掩模的使用，从而极大地提高了制造效率，大幅度降低了制造成本。此外，本发明中源极的接触金属层(source contact)采用了自对准技术，避免了接触金属层与源极的对准误差，从而也就避免了由此可能导致的器件失效，因此也就提高了良率。
6.在本发明中，mosfet具有超结结构。超结结构可以提供低导通电阻，平面栅极结构提供了更低的栅极电荷。综合这两个特点，可以得到更优的平质因数(fom)。因此，本发明提出的超结平面栅极功率mosfet的制造方法制得的器件适用于dc-dc变压应用的上下mosfet管。与传统垂直型的vdmos制造方法的主要区别是超结的p柱是在n-外延层中通过原位选择
外延生长(insitu-seg)而形成，p柱与n型外延的掺杂浓度因此而达到电荷平衡，平面栅极长度也能够做到最小化以减少沟道电阻和栅极电荷。
7.一种超结平面栅极功率mosfet的制造方法，包括如下步骤：
8.(1)在衬底上生长外延层；
9.(2)在外延层上生长第一氧化层后形成第一掩模；
10.(3)在外延层中蚀刻形成多个深沟槽；
11.(4)去除第一掩模和第一氧化层，在深沟槽中原位选择性外延生长外延层以形成p柱；
12.(5)在外延层及p柱的表面上形成堆叠结构；所述堆叠结构依次包括栅极氧化层、多晶硅栅极层以及第二氧化层；
13.(6)在第二氧化层的表面形成第二掩模，其中所述外延层划分为第一区和第二区；在所述第一区上的第二掩模具有第一沟槽和第二沟槽；在所述第二区上的第二掩模为无沟槽的完整掩模；采用蚀刻工艺对所述第一区的所述堆叠结构进行蚀刻，依次蚀刻第二氧化层、栅极多晶硅层和栅极氧化层，从而将所述第一沟槽和第二沟槽向下延伸以露出p柱的上表面和外延层的上表面；
14.(7)去除第二掩模，利用沉积工艺形成第三氧化层；所述第三氧化层将所述多晶硅栅极层、p柱、外延层的上表面完全覆盖；
15.(8)对所述第一区上的第三氧化层进行蚀刻以便形成第三沟槽；所述第三沟槽露出p柱的上表面和外延层的上表面，并且在栅极氧化层和多晶硅栅极层组成的堆叠结构的侧面形成氧化层侧壁；
16.(9)进行离子注入工艺，从而在p柱和外延层中形成p+离子注入区和n+离子注入区；
17.(10)执行离子扩散工艺以形成p+离子扩散区和n+离子扩散区；所述离子扩散工艺为热退火工艺。进一步地，p+离子扩散区在横向的方向上对齐至栅极氧化层的边缘，使得栅极氧化层在垂直方向上的投影位于p+离子扩散区内；
18.(11)对p+离子扩散区和n+离子扩散区进行蚀刻，以形成第四沟槽；所述第四沟槽是由该蚀刻工艺在的垂直方向上将n+离子扩散区完全蚀刻且部分蚀刻p+离子扩散区后形成的；
19.(12)在所述第三氧化层的整个表面旋涂光刻胶并在所述第二区的光刻胶中图形化以形成开口，形成所述开口后的光刻胶作为第三掩模；其中所述开口露出第三氧化层的上表面；
20.(13)以该第三掩模为保护，蚀刻第三氧化层以露出多晶硅栅极层的上表面；
21.(14)溅射形成金属层；所述金属层完全覆盖第三氧化层且完全填充第四沟槽；
22.(15)在金属层上图形化形成第四掩模，所述第四掩模仅在要形成源电极和栅电极的位置保留；
23.(16)蚀刻所述金属层，以形成源电极和栅电极；
24.(17)在n+衬底的背面形成金属层作为漏电极。
25.其中，所述步骤(3)中的深沟槽具有0.4微米的宽度和1.2微米的深度，并且每个深沟槽之间的间距为1.4微米。
26.其中，所述步骤(6)中，所述第一沟槽位于p柱正上方，其宽度为0.8微米；由图形化后的栅极氧化层、栅极多晶硅层和第二氧化层所构成的堆叠结构的宽度为0.3微米；两个上述堆叠结构之间形成的第二沟槽的宽度为0.4微米。
附图说明
27.图1-15为本发明提出的超结平面栅极功率mosfet的制造方法的示意图。
28.其中，
29.图1为在衬底上生长外延层的截面图。
30.图2a和图2b分别为在外延层上通过第一次掩模形成沟道的截面图和立体视图。
31.图3a和图3b分别为对外延层进行蚀刻形成沟槽的截面图和立体视图。
32.图4a和图4b分别为在沟槽中原位选择性外延生长p型结构的截面图和立体视图。
33.图5a和图5b分别为原位选择性生长p型结构后制作栅极氧化层、多晶硅层和绝缘氧化层的截面图和立体视图。
34.图6a和图6b分别为通过第二次掩模进行蚀刻工艺形成栅极的截面图和立体视图。
35.图7a和7b分别为在栅极上沉积氧化层的截面图和立体视图。
36.图8a和图8b分别为对沉积的氧化层进行蚀刻形成侧壁的截面图和立体视图。
37.图9为对外延层进行离子注入以形成源极和体电极的工艺示意图。
38.图10为离子注入工艺后进行退火工艺以便进行离子扩散的示意图。
39.图11a-11b分别为离子扩散工艺后对源极、体电极进行蚀刻的截面图和立体视图。
40.图11c-11d为形成栅电极开口的立体视图。
41.图12a和图12b为图11a-d的蚀刻工艺后进行金属溅射工艺以便形成金属层的截面图和立体视图。
42.图13为在金属层上形成第四掩模的立体视图。
43.图14为形成栅电极和源电极后的立体视图。
44.图15为形成漏电极后的mosfet器件结构的立体视图。
45.其中，附图中的标记说明如下，需要特别说明的是，本发明包括了多个截面图和立体视图，为了使得附图更简单明了，相同结构的附图标记仅标示在截面图中。
46.100：n+衬底；101：n-外延层；102：第一氧化层；103：p柱；104：栅极氧化层；105：多晶硅栅极层；106：第二氧化层；107：第三氧化层；108：p+离子注入区；109：n+离子注入区；1081：p+离子扩散区；1091：n+离子扩散区；1082：体电极；1092：源极区；110：金属层；111：栅电极；112：源电极；11：第一掩模；12：第二掩模；13：第三掩模；14：第四掩模；1001：第一沟槽；1002：第二沟槽；1003：第三沟槽；1004：第四沟槽；1301：开口；1：栅电极；2：源电极；3：漏电极；201：深沟槽。
具体实施方式
47.下面结合附图和具体实施方式对本发明进行详细说明。
48.本发明提出的超结平面栅极功率mosfet的制造方法如图1-13所示。
49.参见图1，首先在衬底上生长外延层(epi)，在本发明中，所述衬底为n+衬底100，所述外延层为n-外延层101，典型的衬底材料和外延层材料比如为硅。所采用的外延生长方法
为气相外延生长法，按照反应类型，硅的气相外延可分为氢气还原法和直接热分解法。氢气还原法利用氢气在高温(例如1200℃)下将气相含硅前驱物还原产生硅原子在衬底表面进行外延生长。直接热分解法是以sih4为原料气的直接热分解反应能够在较低温度(例如650℃)实现硅的外延生长。
50.参见图2a和图2b，在n-外延层101上生长第一氧化层102。所述第一氧化层102可采用化学气相沉积法(cvd)来形成，其材料为氧化硅、氮化硅、氧化硅-氮化硅的堆栈结构(on)或者氧化硅-氮化硅-氧化硅的堆栈结构(ono)，在本发明中，优选采用氧化硅。在形成第一氧化层102后继续在其表面旋涂光刻胶，所述光刻胶可以采用正性光刻胶或者负性光刻胶。在本发明中，采用的是正性光刻胶。通过光刻掩模板对该光刻胶进行图形化以形成第一掩模11，然后对第一氧化层102进行蚀刻以部分露出n-外延层101的上表面，形成如图2a和图2b所示的结构。
51.参见图3a和图3b，以第一掩模11为蚀刻掩模，采用蚀刻工艺对n-外延层101进行蚀刻，从而在n-外延层101中形成垂直陡峭的多个深沟槽201。本发明所采用的蚀刻工艺为等离子体蚀刻工艺。此外，可选的是，在上述蚀刻工艺前还可以预先去除光刻胶，即去除第一掩模11。去除该第一掩模11后，留下的第一氧化层102实际上即作为蚀刻工艺的硬掩模。而且进一步地，预先去除作为第一掩模11的光刻胶，可以避免光刻胶在等离子体蚀刻过程中产生聚合物附着到深沟槽201的侧壁上，从而使得侧壁由于聚合物的附着而造成侧壁侧面的不平整或引入缺陷。此外，还需要说明的是，图3a和图3b仅示出了未去除第一掩模11的情形，去除第一掩模11后进行蚀刻的情形并未示出，但在图3a和图3b的基础上可以毫无疑义地明白其工艺过程。在本发明中，深沟槽具有0.4微米的宽度和1.2微米的深度，并且每个深沟槽之间的间距为1.4微米。
52.参见图4a和4b，形成深沟槽后去除第一掩模11和第一氧化层102。对于第一氧化层102的去除，可以采用化学法进行去除。例如第一氧化层102为氧化硅的情况可以采用氢氟酸溶液湿法去除。此后采用原位选择性外延生长(in-situ seg)在深沟槽201中形成p柱103，在本发明中，所述p柱103的材料为p型掺杂的硅。原位选择性外延生长是在原位供应硅源气体和n/p型掺杂物气体，从而生长出n/p型外延层。
53.参见图5a和5b，原位选择性外延生长p柱103后，在n-外延层101以及p柱103的表面上依次形成栅极氧化层104、多晶硅栅极层105以及第二氧化层106。栅极氧化层104采用热氧化工艺来形成。热氧化工艺能够形成致密的氧化层，从而满足栅极对氧化层的要求。多晶硅栅极层105和第二氧化层106均可采用化学气相沉积法形成。第二氧化层106与第一氧化层102可以采用相同的材料。可选地，在原位选择性生长p柱103之后形成栅极氧化层104、多晶硅栅极层105以及第二氧化层106的堆叠结构之前，还可以对n-外延层101的进行表面平坦化处理。
54.参见图6a和6b，在第二氧化层106上旋涂光刻胶，通过光刻掩模板对该光刻胶进行图形化以便形成第二掩模12。从三维立体的角度看，参见图6b；第二掩模12分为两部分，位于第一区301的第一部分被图形化以便用作形成第一沟槽1001和第二沟槽1002的蚀刻保护掩模；位于第二区302的第二掩模12的第二部分在光刻工艺中被完整保留，用于保护栅极区中的第二氧化层106。利用第二掩模12作为蚀刻保护层，采用蚀刻工艺依次对第一区301中的第二氧化层106、栅极多晶硅层105和栅极氧化层104进行蚀刻，从而形成多个沟槽，如图
6a和6b所示。其中在p柱103正上方形成的第一沟槽1001宽度为0.8微米。由图形化后的栅极氧化层104、栅极多晶硅层105和第二氧化层106所构成的堆叠结构的宽度为0.3微米。上述除p柱103正上方的第一沟槽1001以外，两个上述堆叠结构之间形成的第二沟槽1002的宽度为0.4微米。
55.参见图7a和7b，形成第一沟槽1001和第二沟槽1002的结构后，去除第二掩模12(去除第二掩模12后的结构如图6b所示)，然后通过化学气相沉积工艺形成第三氧化层107。所述第三氧化层107覆盖在第一沟槽1001和第二沟槽1002中，并同时覆盖在栅极多晶硅层105和栅极氧化层104构成的堆叠结构上。
56.参见图8a和图8b，对第三氧化层107进行蚀刻以便形成第三沟槽1003，从而在第一区301中完全露出p柱103的上表面以及n-外延层101的部分表面。并且在第三氧化层107的蚀刻工艺后，第三氧化层107还有部分覆盖在栅极多晶硅层105的上表面以及覆盖由栅极多晶硅层105和栅极氧化层104构成的堆叠结构的侧壁。
57.参见图9，以进行了蚀刻工艺后的第三氧化层107作为掩模并执行离子注入工艺。在离子注入工艺中，首先进行p型离子注入，从而在由第三沟槽1003露出的p柱103以及n-外延层101中形成p+离子注入区108，接着进行n型离子注入，从而在p+离子注入区108中进一步形成n+离子注入区109。p+离子注入区108与p柱将作为器件的体电极(即body电极)；n+离子注入区109将作为器件的源极。
58.参见图10，离子注入工艺执行后，立即进行离子扩散工艺。离子扩散工艺采用高温热退火工艺。高温退火工艺能够使得注入的掺杂离子进一步扩散以形成p+离子扩散区1081和n+离子扩散区1091。p+离子扩散区1081在器件横向的方向上扩散至栅极氧化层104的边缘，使得栅极氧化层104在垂直方向上的投影略长于(～0.1um)p+离子扩散区1081。此外，高温热退火还能够修复由于离子注入工艺造成的晶格损伤，如图10所示。
59.参见图11a、11b，离子扩散工艺后，利用第三氧化层107作为自对准蚀刻硬掩模，采用干法蚀刻工艺对第一区301中的第三沟槽1003露出的p柱103和n-外延层101进行蚀刻，以形成第四沟槽1004。第四沟槽1004是由该蚀刻工艺在第三沟槽1003的垂直方向上将n+离子扩散区1091完全蚀刻且部分蚀刻p+离子扩散区1081后形成的；此蚀刻工艺后形成体电极1082和源极区1092。参见图11c和图11d，在图11b所示的蚀刻工艺后，在图11b所示的整个器件表面旋涂光刻胶，接着对光刻胶进行图形化，从而在光刻胶中形成开口1301。该开口1301露出第三氧化层107的上表面。图形化后的光刻胶用作第三掩模13。接着以该第三掩模13为保护，再次进行蚀刻工艺，从而将第三氧化层107蚀刻掉，以便露出多晶硅栅极层105的上表面。蚀刻第三氧化层107后，将第三掩模13去除。去除第三掩模13后，露出多晶硅栅极层105上表面的结构如图11d所示。
60.参见图12a和12b，在图11a-c的蚀刻工艺后，采用溅射工艺形成金属层110。该金属层110完全填充第三沟槽1003和第四沟槽1004，并且完全覆盖第三氧化层107的上表面。金属层可以采用不同的金属材料来形成，在本发明中，采用金属铝来形成该金属层110。
61.参见图13，在金属层110上旋涂光刻胶，经图形化后在需要形成源极和栅极的位置保留光刻胶作为第四掩模14。
62.参见图14，以该第四掩模14为蚀刻掩模，采用蚀刻工艺对金属层110进行蚀刻，从而使得栅极金属和源极金属分离。蚀刻工艺完成后，去除第四掩模14，在器件表面形成栅电
极1和源电极2。
63.参见图15，在n+衬底100的背面形成金属层，该金属层作为mosfet的漏电极3。
64.至此已经完整介绍了本发明提出的超结平面栅极功率mosfet的制造方法，本发明仅用4层光掩模即完成了mosfet的制造，并且得到低导通电阻，低的栅极电荷的mosfet器件，满足例如dc-dc等直流转换器的应用。
65.以上所述仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。