一种扇出型芯片封装结构及制造方法

1.本发明涉及芯片封装技术领域，特别是涉及一种扇出型芯片封装结构及制造方法。


背景技术：

2.在高功率密度封装领域，相对于传统的打金线封装，扇出型封装可大大增加半导体芯片的引脚数目，并减小封装尺寸；同时还可有效简化封装步骤，使芯片与基板之间的距离缩短，提高芯片功能。因此，扇出型封装已成为目前业界常用的封装技术。
3.然而，通过扇出封装所得到的封装芯片往往尺寸较小，从而导致芯片散热的表面积减小，散热效果差。


技术实现要素：

4.针对上述技术问题，本发明提供一种扇出型芯片封装结构及制造方法，能够有效提高芯片的散热效果。
5.为达到上述发明目的，第一方面，本发明提供一种扇出型芯片封装结构，包括：塑封层、再布线层和n个芯片，n为非零自然数；其中，
6.n个所述芯片水平并列排放，且各所述芯片的功能面上均设置有芯片绝缘层和芯片引脚焊盘；
7.所述塑封层包裹各所述芯片的侧面，或各所述芯片的侧面与背面，且所述塑封层的下表面与各所述芯片的功能面相齐平；
8.所述再布线层包括至少一层封装绝缘层，封装互连线路和封装引脚焊盘；
9.所述再布线层覆盖设于各所述芯片的功能面以及所述塑封层的下表面，且所述再布线层上的封装引脚焊盘与各所述芯片的引脚焊盘电性连接，以扇出各所述芯片的芯片引脚；封装引脚焊盘在间距大于电击穿的距离下，覆盖除了电隔离空间为工艺制程允许的最大区域，以强化热传导，提升整个封装结构的散热性能。
10.可选的，所述塑封层下表面和所述芯片功能面上覆盖绝缘层，在所述绝缘层上制备互连孔并露出芯片引脚焊盘，所述互连孔内填充导电材料，所述导电材料使芯片引脚焊盘与再布线层电连接。
11.可选的，所述再布线层和封装引脚焊盘直接设置在所述塑封层下表面和所述芯片功能面上，直接与所述芯片引脚焊盘电连接；封装互连线路或/和封装引脚焊盘之间填充绝缘材料。
12.可选的，背离各所述芯片非功能面的一面上设置有导热层，所述导热层直接覆盖在所述芯片非功能面和其同侧的塑封层上；或者所述导热层覆盖在包裹着所述芯片非功能面上的塑封层上。
13.可选的，所述封装互连线路和所述封装引脚焊盘位于同一层。
14.可选的，所述塑封层内部设置填充有导电材料的互连孔；
15.所述互连孔设置于所述塑封层的内部，一端连接所述导热层，另一端连接所述再布线层；或一端连接导热层，另一端连接所述芯片非功能面。
16.可选的，若所述导热层覆盖在包裹着所述芯片非功能面上的塑封层上，所述芯片非功能面上的塑封层内设置有互连孔，所述互连孔内填充有热导材料或导电材料，使芯片产生的热从所述芯片背面快速传导到所述导热层。
17.可选的，所述结构还包括导通层，所述导通层设置于各所述芯片和所述再布线层之间；
18.各所述芯片引脚焊盘通过所述导通层与所述再布线层电性连接。
19.第二方面，本发明提供一种扇出型芯片封装结构的制造方法，包括：
20.将水平排列的若干芯片的功能面贴装于覆盖有可剥离胶的临时载板上；
21.利用塑封材料对各所述芯片的四个侧面进行塑封，形成塑封层；其中，所述塑封层的下表面与各所述芯片的功能面相齐平；
22.去除所述临时载板；
23.在塑封后的各所述芯片的功能面及所述塑封层的下表面淀积种子层，并形成再布线层、封装引脚焊盘；
24.将所述再布线层上的封装引脚焊盘与各所述芯片功能面的引脚焊盘进行电连接；
25.在各所述芯片的非功能面及所述塑封层的上表面处设置导热层。
26.将各所述芯片单个或多个一起切割为单个封装器件。
27.可选的，所述塑封层包裹所述芯片的非功能面的侧面和表面，在所述芯片非功能面上的所述塑封材料中制备互连孔，互连孔底部露出所述芯片非功能面；所述互连孔内填充导热材料或/和导电材料，所述互连孔内填充导热材料或/和导电材料与所述导热层连接。
28.可选的，在各所述芯片的非功能面及所述塑封层的上表面处设置导热层，具体为：
29.在各所述芯片的非功能面及所述塑封层的上表面处淀积种子层后，经工艺处理形成导热层；或：
30.采用热导粘合材料将导热材料粘合于各所述芯片的非功能面及所述塑封层的上表面，以形成导热层。
31.可选的，所述去除所述临时载板之后，还包括：在塑封后的各所述芯片的功能面上设置封装绝缘层，且在所述封装绝缘层对应于各所述芯片功能面的芯片引脚焊盘位置处开孔，以露出所述芯片引脚焊盘，并进行孔金属化和直接电镀填孔，或导电膏/浆料填孔。
32.可选的，所述在各所述芯片的非功能面及所述塑封层的上表面处设置导热层之后，还包括：在所述再布线层上的封装引脚焊盘上设置绝缘保护层。
33.相比现有技术，本发明具有以下有益效果：
34.本发明提供的扇出型芯片封装结构及其制造方法无需对塑封层进行加工减薄，仅利用再布线层便可增大芯片的引脚面积，从而有效提高芯片的散热效率。
35.另一方面，所述扇出型芯片封装结构还使用了热导率高的导热层与芯片连接，以进一步提升芯片的散热效果。
附图说明
36.为了更清楚地说明本发明的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
37.图1是本发明实施例提供的扇出型芯片封装结构图；
38.图2是本发明实施例提供的再布线层封装引脚焊盘的结构示意图；
39.图3是本发明实施例提供的扇出型芯片封装结构的制造方法的流程示意图。
具体实施方式
40.为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本技术作进一步详细的说明。
41.下面结合具体实施例对本发明进行详细描述。
42.为了提高芯片的散热效率，本发明提供一种扇出型芯片的封装结构，具体包括：塑封层、再布线层和n个芯片，n为非零自然数。
43.其中，n个所述芯片水平并列排放，且各所述芯片的功能面上均设置有芯片绝缘层和芯片引脚焊盘。
44.芯片通常由有源电路层、衬底层、层间介电层(ild)和金属间介电层(imd)等组成，且芯片的功能面(正面)上设置有芯片引脚焊盘(i/o接口)。
45.本实施例提供的封装结构主要用于高功率密度的裸die芯片封装，这类裸die芯片的热流密度很高，现有的封装方法难以满足其散热需求。
46.在本实施例中，所述塑封层包裹各所述芯片的侧面，或各所述芯片的侧面与背面，且所述塑封层的下表面与各所述芯片的功能面相齐平。
47.具体地，当塑封层包裹各芯片的侧面与背面时，所得到的单个芯片的封装结构如图1所示。
48.可以理解的是，塑封层通常由聚酰亚胺、硅胶或环氧塑封料等材料构成，本实施例利用塑封层包裹芯片的侧面，或芯片的侧面与背面，可以保护芯片免受外来热、震动、潮湿和腐蚀等影响。
49.需要说明的是，芯片的厚度一般小于塑封层的厚度，在一些实施例中可通过对塑封层进行研磨/cmp减薄、激光钻孔等方式，使芯片的i/o接口外露。
50.在本实施例中，所述再布线层包括至少一层封装绝缘层，封装互连线路和封装引脚焊盘。
51.具体地，所述封装互连线路和所述封装引脚焊盘可位于同一层。
52.请参阅图2。所述再布线层覆盖设置于各所述芯片的功能面以及所述塑封层的下表面，且所述再布线层上的封装引脚焊盘与各所述芯片的引脚焊盘电性连接，以扇出各所述芯片的芯片引脚。
53.封装引脚焊盘在间距大于电击穿的距离下，覆盖除了电隔离空间为工艺制程允许的最大区域，以强化热传导，提升整个封装结构的散热性能。
54.在本实施例中，所述再布线层和封装引脚焊盘直接设置在所述塑封层下表面和所述芯片功能面上，直接与所述芯片引脚焊盘电连接。
55.具体地，布线层和封装引脚焊盘可分别单独与芯片引脚焊盘互连，也可同时与芯片引脚焊盘电连接，具体根据器件间的信号传输规则设置。
56.在本实施例中，封装互连线路或/和封装引脚焊盘之间填充绝缘材料。
57.可以理解的是，封装互连线路之间、封装互连线路与封装引脚焊盘之间或封装引脚焊盘之间均可填充绝缘层。具体填充方式根据实际需求制定。
58.再布线层一般由一层或多层金属层组成，最外层与芯片的i/o接口电性连接，一方面可实现芯片与外部电路的封装互连，从而实现对芯片引脚的扇出功能；另一方面也作为热量从芯片传导到外部电路的通道。
59.本实施例通过尽可能地增大再布线层的铺设面积，以扩大芯片到外部电路的传热面积，提高散热效果。
60.需要说明的是，通过本发明上述实施例得到的扇出型芯片的封装结构通常包含多个完成封装的芯片，后续可通过对封装原体进行切割，以得到单个芯片的封装结构。
61.在一个实施例中，背离各所述芯片非功能面的一面上还设置有导热层，所述导热层直接覆盖在所述芯片非功能面和其同侧的塑封层上。
62.在一种具体实施方式中，所述导热层可覆盖在包裹着所述芯片非功能面上的塑封层上。
63.所述导热层除了具体导热性能外，可设置其具备电绝缘特性，或者具备导电特性。
64.具体地，导热层的制作材料包括铜、石墨烯、由铜与石墨复合而成的高热传导性散热材料、陶瓷以及高性能石墨复合热传导材料等。其中，陶瓷包括氧化铝、氮化铝和氮化硼等。
65.在另一种具体实施方式中，所述导热层还可通过涂布一层发射率大的表面涂层而形成，以通过辐射增大向外界传递的热量，提升散热性能。
66.利用导热层的高热导率特性能够有效提高散热效率，减小热阻，实现芯片的散热优化。
67.在一个实施例中，所述塑封层下表面和所述芯片功能面上还覆盖绝缘层，所述绝缘层由绝缘材料形成。
68.在所述绝缘层上制备有互连孔，所述互连孔内填充热导材料或导电材料，使得芯片引脚焊盘通过互连孔与再布线层电连接，以露出芯片引脚。
69.具体地，芯片引脚焊盘可与再布线层电连接，也可与封装引脚焊盘电连接，还可以与二者电连接；再布线层也可与封装引脚焊盘电连接。
70.在另一个实施例中，可在塑封层的内部设置填充导电材料的互连孔，所述互连孔一端连接所述导热层，另一端连接所述再布线层。
71.可以理解的是，填充了导电材料的互连孔用于连接芯片的i/o接口和再布线层，从而将导热层上负载的热量传递给再布线层，再传递到与芯片封装结构i/o引脚互连的外部电路上，实现导电和强化传热。
72.在又一个实施例中，所述互连孔一端可连接导热层，另一端连接所述芯片非功能面。
73.所述互连孔内填充的热导材料或导电材料可使芯片产生的热从芯片背面快速传导到导热层。
74.在一个实施例中，所述扇出型芯片的封装结构还包括导通层，所述导通层设置于各所述芯片和所述再布线层之间；各所述芯片引脚焊盘通过所述导通层与所述再布线层电性连接。
75.请参阅图3。第二方面，本发明提供一种扇出型芯片封装结构的制造方法，包括：
76.s1：将水平排列的若干芯片的功能面贴装于覆盖有可剥离胶的临时载板上。
77.临时载板可由铜、玻璃或者不锈钢等材质制成，主要对芯片封装起到支撑作用。载板上通常覆盖有一层临时键合层，临时键合层的材质为石墨、键合胶等。
78.s2：利用塑封材料对各所述芯片的四个侧面进行塑封，形成塑封层；其中，所述塑封层的下表面与各所述芯片的功能面相齐平。
79.s3：去除所述临时载板。
80.s4：在塑封后的各所述芯片的功能面及所述塑封层的下表面淀积种子层，并形成再布线层、封装引脚焊盘。
81.s5：将所述再布线层上的封装引脚焊盘与各所述芯片功能面的引脚焊盘进行电连接。
82.s6：在各所述芯片的非功能面及所述塑封层的上表面处设置导热层。
83.s7：将各所述芯片单个或多个一起切割为单个封装器件。
84.在另一个实施例中，s2还可通过所述塑封层包裹芯片的非功能面的侧面和表面，并在所述芯片非功能面上的所述塑封材料中制备互连孔，所述互连孔的底部露出所述芯片的非功能面。
85.具体地，所述互连孔内填充有导热材料，所述芯片可通过导热材料与导热层连接。
86.需要说明的是，在各芯片的非功能面及塑封层的上表面处淀积种子层后，还可利用化学镀、电镀等工艺处理形成导热层；或采用热导粘合材料将导热材料粘合于各所述芯片的非功能面及所述塑封层的上表面，以形成导热层。
87.在一个实施例中，通过s3去除所述临时载板之后，还可在塑封后的各芯片的功能面上设置封装绝缘层，且在所述封装绝缘层对应于各芯片功能面的芯片引脚焊盘位置处开孔，以通过开孔形成贯穿导电柱露出所述芯片引脚焊盘，并进行孔金属化和直接电镀填孔，或通过导电膏/浆料填孔。
88.具体地，可对互连孔进行孔金属化和电镀填孔；或直接用导电膏/导电浆填充；或经孔金属化后填充导电膏/导电浆。
89.封装绝缘层又称介电层，具体由abf(ajinomoto build-up film)、聚丙烯(polypropylene，pp)材质或bt树脂等材质制成，主要用于绝缘，同时还可使所贴合的芯片热量分布更加均匀。
90.在一个具体实施方式中，封装绝缘层外侧的表面还可涂布有一层阻焊层，以用于绝缘保护。
91.在一个实施例中，通过s6在各芯片的非功能面及塑封层的上表面处设置导热层之后，还可在再布线层上的封装引脚焊盘上设置绝缘保护层。
92.本发明实施例提供的扇出型芯片封装结构可无需研磨加工，能够降低芯片封装的损坏风险，提高产品的良品率；同时，通过设置导热层、互连孔和再布线层等结构可有效提升芯片的散热效率，强化了芯片封装结构的传热功能。
93.本说明书中的各个实施例采用递进的方式进行描述，每个实施例重点说明的都是该实施例与其他实施例的不同之处，对本发明实施例中所描述的特定技术特征所进行的任意不同组合而得到的实施例仍然属于本发明的保护范围内。
94.以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。