一种可优化终端电场的沟槽MOSFET结构及其制造方法与流程

一种可优化终端电场的沟槽mosfet结构及其制造方法
技术领域
1.本发明属于半导体功率器件技术领域，具体涉及一种可优化终端电场的沟槽mosfet结构及其制造方法。


背景技术：

2.对于传统的沟槽功率mosfet器件，主流工艺已优化掉终端注入掩膜版，总层数已缩减至4层，然而由于缺少终端注入掩膜版调节终端电场，器件电压越高，终端电场就越集中，如图13，使得实际终端击穿电压比较低，导致4层板沟槽mosfet向40v以上的高电压发展遇到了瓶颈，光罩层数和bv之间无法调和，所以需要一个简单的、有效的终端设计来进行优化。
3.器件的市场竞争力除了器件自身良好的电性能参数外，还取决于自身制造成本。降低单个器件成本可以从两个方便着手，一是通过优化设计，不断增加单个硅片上面的器件数量；二是降低硅片的工艺成本，而工艺成本主要取决于流片工艺中的光刻版数量。
4.目前现有的4层板沟槽mosfet在生产制造时，终端设计通常采用多个等宽度、等间距的沟槽来作为场环，无额外的结构和工艺来调节终端。


技术实现要素：

5.有鉴于此，本发明的主要目的在于提供一种可优化终端电场的沟槽mosfet结构及其制造方法。
6.为达到上述目的，本发明的技术方案是这样实现的：本发明提供一种可优化终端电场的沟槽mosfet结构，包括外延层划分的有源区与终端区，所述有源区内设置有源区沟槽，所述终端区内设置有至少包含五条并且围绕有源区沟槽的终端区沟槽，其中，至少四条靠近所述有源区沟槽的终端区沟槽为隔离环，并且隔离环沟槽宽度不一致，至少一条靠近划片槽的终端区沟槽为截止环；所述隔离环内沉积的多晶硅层浮空，所述截止环与截止环金属短接并浮空，并在有源区、隔离区、截止区的沟槽底部进行与外延类型相反的一定剂量的注入。
7.所述终端区沟槽之间的间距为0.5um及以上。
8.所述终端区沟槽之间的间距为从小到大排列。
9.所述隔离环与截止环相互靠近的两条沟槽间距在3.5um及以上。
10.所述终端区沟槽的宽度等于或大于所述有源区沟槽的宽度。
11.所述终端区沟槽的宽度不一致，并且宽度由大到小排列。
12.所述终端区沟槽不同宽度沟槽底部有不同大小的注入反型层。
13.一种可优化终端电场的沟槽mosfet结构的制造方法，该方法通过以下步骤实现：步骤一：提供 n 型重掺杂的 n+ 衬底，并在n+衬底上形成n型外延层；步骤二：在n型外延上通过光刻、干法腐蚀形成沟槽，所述沟槽包括有源区沟槽与终端区沟槽，所述终端区沟槽包围有源区沟槽，并保留硬掩膜层；
步骤三：进行第一次有源区、隔离区、截止环区沟槽底部的p-body注入后去除硬掩膜层；步骤四：经过干法热氧化工艺生长栅氧化层，形成mosfet器件栅氧，并激活沟槽底部反型注入层；步骤五：多晶硅淀积；步骤六：多晶硅干法回刻，形成浅槽mosfet器件栅极；步骤七：p-body注入以及推阱，形成p阱；步骤八：n+注入，形成器件源极；步骤九：介质层淀积，接触孔光刻及孔腐蚀；步骤十：完成接触孔钨填充，和表面金属工艺形成器件正面结构；步骤十一：最后完成背面金属工艺，形成器件漏端，完成沟槽mosfet结构。
14.与现有技术相比，本发明的有益效果如下：本发明能够在保持最少数量掩膜层下，提高终端击穿电压，使得4层掩膜版沟槽mosfet向40v以上发展，并且能够用传统的半导体制造工艺实现，不会增加工艺的难度，从而降低40v以上器件生产成本，并且使得10~100v均能够通用同一套掩膜版进行新的电阻产品衍生，减少了掩膜版的生产成本。
附图说明
15.图1为本发明器件的截面图；图2为本发明步骤一的示意图；图3为本发明步骤二的示意图；图4为本发明步骤三的示意图；图5为本发明步骤四的示意图；图6为本发明步骤五的示意图；图7为本发明步骤六的示意图；图8为本发明步骤七的示意图；图9为本发明步骤八的示意图；图10为本发明步骤九的示意图；图11为本发明步骤十的示意图。
16.图12为本发明完整结构漏极击穿时耗尽线示意图。
17.图13为未优化结构漏极击穿时耗尽线示意图。
18.图14为本发明更优化结构漏极击穿时耗尽线示意图。
具体实施方式
19.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
20.本发明实施例提供一种沟槽mosfet结构，该终端结构包括外延层划分的有源区与终端区，所述有源区内设置有有源区沟槽，所述终端区内设置有至少包含五条并且围绕有
源区沟槽的终端区沟槽，其中，至少四条靠近所述有源区沟槽的终端区沟槽为隔离环，并且隔离环沟槽宽度不一致，至少一条靠近划片槽的终端区沟槽为截止环；所述隔离环内沉积的多晶硅层浮空，所述截止环与截止环金属短接并浮空。并在有源区、隔离区、截止区的沟槽底部进行与外延类型相反的一定剂量的注入。本发明在不改变光照层数和不增加工艺难度的前提下，将终端的沟槽宽度和间距进行了大幅改变，如果沟槽刻蚀工艺能做到更大宽度形成更深深度为更优，并配合沟槽底部注入，能够在完整结构中优化终端电场，提高终端电压，如图12。
21.考虑到工艺实现问题，作为本发明的一种优选方案：所述有源区沟槽之间的间距为0.75um及以上；所述有源区沟槽宽度为0.12um及以上；所述终端沟槽之间的间距分别为小于0.50um；小于0.65um；小于0.75um；所述终端沟槽宽度分别为大于0.36um；大于0.24um；大于0.12um；小于等于0.12um所述隔离环与截止环相互靠近的两条沟槽间距在3.5um及以上；本发明实施例提供一种沟槽mosfet结构的制造方法，如图1-11所示，该方法通过以下步骤实现：步骤一：提供 n 型重掺杂的 n+ 衬底，并在n+衬底上形成n型外延层，如图2所示；步骤二：在n型外延上通过光刻、干法腐蚀形成沟槽，所述沟槽包括有源区沟槽与终端区沟槽，所述终端区沟槽包围有源区沟槽，并保留硬掩膜层，如图3所示；步骤三：进行第一次有源区、隔离区、截止环区沟槽底部的p-body注入后，去除硬掩膜层，如图4所示；步骤四：经过干法热氧化工艺生长栅氧化层，形成mosfet器件栅氧，并激活沟槽底部反型注入层，如图5所示；步骤五：通过多晶硅淀积工艺进行第一次多晶硅淀积，如图6所示；步骤六：多晶硅干法回刻，形成浅槽mosfet器件栅极，如图7所示；步骤七：p-body注入以及推阱，形成p阱，如图8所示；步骤八：n+注入，形成器件源极，如图9所示；步骤九：介质层淀积，接触孔光刻及孔腐蚀，如图10所示；步骤十：完成接触孔钨填充，和表面金属工艺形成器件正面结构，如图11所示；步骤十一：最后完成背面金属工艺，形成器件漏端，完成沟槽mosfet结构，如图1所示。
22.采用本发明所述的功率mosfet 的沟槽终端结构及制造方法，本发明在不改变光照层数和不增加工艺难度的前提下，将终端的沟槽宽度和间距进行了大幅改变，如果沟槽刻蚀工艺能做到更大宽度形成更深深度为更优，并配合沟槽底部注入，能够在完整结构中优化终端电场，提高终端电压，使得在不改变光罩情况下，使得光罩适用10~100v，节约了光罩成本。
23.所述步骤二具体为：方案一：未优化沟槽干法刻蚀氛围，所有不同宽度的沟槽深度为一致，如图13；方案二：优化沟槽干法刻蚀氛围，宽沟槽形成深沟槽，窄沟槽形成正常深度沟槽，如图14；
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。