共模电感封装结构的制作方法

1.本实用新型属于半导体封装技术领域，特别关于一种共模电感封装结构。


背景技术：

2.共模电感，也叫共模扼流圈，常用于过滤共模的电磁干扰信号。在板卡设计中，共模电感也是起emi滤波的作用，用于抑制高速信号线产生的电磁波向外辐射发射。共模电感实质上是一个双向滤波器：一方面要滤除信号线上共模电磁干扰，另一方面又要抑制本身不向外发出电磁干扰，避免影响同一电磁环境下其他电子设备的正常工作。在实际电路设计中，还可以采用多级共模电路来更好地滤除电磁干扰。
3.如图1所示，现有共模电感封装结构的制作通常包括：在硅基板1一侧的表面上制作多层交替层叠的介电层2和金属布线层3；切割治具5在硅基板1上预留的切割槽1a内切割，获得共模电感封装结构4。
4.上述共模电感封装结构4的制作过程中，1)由于需要制作多层介电层2和多层金属布线层3，多层介电层2和多层金属布线层3的热膨胀系数和硅基板1的热膨胀系数不同，因此，硅基板1容易出现翘曲；2)每一介电层2和每一金属布线层3交替层叠，随着堆叠的层数增加，膜层之间易出现高低起伏的现象，影响金属布线层3的电信号传输；3)介电层2需要在对应于硅基板1上预留的切割槽1a区域预留间隙，即，介电层2不宜覆盖切割槽1a，避免切割过程中，因切割到介电层2导致其下方的硅基板1出现崩边；4)由于介电层2不覆盖切割槽1a，因此，封装结构4的边缘和硅基板1之间出现较大的高度差d，此高度差d容易导致光刻残胶、涂胶气泡、电镀漏液等问题；5)多层介电层2中仅最下方的介电层2与硅基板1接触，上方的其他介电层2不与硅基板1接触，其中，上方堆叠的介电层2和金属布线层3多层结构存在较大的应力，此较大的应力易导致最下方的介电层2和硅基板1发生分层，封装结构4失效。
5.有鉴于此，需要提出一种共模电感封装结构和制作方法，能够克服介电层和硅基板之间的分层问题，降低硅基板的翘曲，降低共模电感封装结构的制程难度，减小共模电感封装结构对电信号传输的干扰。


技术实现要素：

6.本实用新型解决的问题是如何改善介电层的边缘和硅基板的分层，降低硅基板的翘曲，降低共模电感封装结构的制程难度以及减小共模电感封装结构对电信号传输的干扰
7.为解决上述问题，本实用新型技术方案提供了一种共模电感封装结构，所述共模电感封装结构包括：基板，所述基板包括相对的第一表面和第二表面；第一堆叠结构，所述第一堆叠结构设置于所述第一表面上，所述第一堆叠结构包括至少一层第一导电层和至少一层第一介电层，每一所述第一导电层和每一所述第一介电层交替层叠；第一包封层，所述第一包封层设置于所述第一堆叠结构远离所述基板一侧的表面上，所述第一包封层覆盖所述第一堆叠结构；以及第二堆叠结构，所述第二堆叠结构设置于所述第一包封层远离所述第一堆叠结构一侧的表面上，所述第二堆叠结构包括至少一层第二导电层和至少一层第二
介电层，每一所述第一导电层和每一所述第二介电层交替层叠。
8.作为可选的技术方案，所述第一包封层朝向所述第二堆叠层结构一侧的表面为第一平坦表面，所述第二堆叠结构设置于所述第一平坦表面上。
9.作为可选的技术方案，所述第一包封层包括第一侧墙，所述第一侧墙自所述第一平坦表面朝向所述第一表面突出；所述第一侧墙包围所述第一堆叠结构的周边，且所述第一侧墙和所述第一表面相连接。
10.作为可选的技术方案，还包括埋入所述第一包封层内导通柱，所述导通柱相对的两端分别连接所述第一导电层和所述第二导电层。
11.作为可选的技术方案，还包括焊球，所述焊球设置于所述第二堆叠结构远离所述第一包封层一侧的表面上，所述焊球与所述第二堆叠结构中的其中一层所述第二导电层电性连接。
12.作为可选的技术方案，所述至少一层第一介电层的层数和至少一层第一导电层的层数分别为2-3层。
13.作为可选的技术方案，还包括：第三堆叠结构和第二包封层；所述第二包封层设置于所述第二堆叠结构远离所述第一包封层的一侧，所述第二包封层覆盖所述第二堆叠结构；所述第三堆叠结构设置于所述第二包封层远离所述第二堆叠结构一侧的表面上，所述第三堆叠结构包括至少一层第三介电层和至少一层第三导电层，每一所述第三介电层和每一所述第三导电层交替层叠。
14.作为可选的技术方案，所述第二包封层朝向所述第三堆叠层结构一侧的表面为第二平坦表面，所述第三堆叠结构设置于所述第二平坦表面上。
15.作为可选的技术方案，所述第三堆叠结构中的每一所述第三导电层依次通过第三介电层上的过孔进行电性连接。
16.作为可选的技术方案，所述第二包封层包括第二侧墙，所述第二侧墙自所述第二平坦表面朝向所述第一表面突出；所述第二侧墙包围所述第二堆叠结构的周边，且与所述第一表面相连接。
17.作为可选的技术方案，至少一层所述第一介电层、至少一层所述第一导电层、至少一层所述第二介电层和至少一层所述第二导电层堆叠后具有膜层总厚度，其中，所述第一包封层设置于所述膜层总厚度的1/3处，且，所述第一包封层层叠于所述第一介电层或者所述第一导电层上方。
18.作为可选的技术方案，所述第二堆叠结构中的每一所述第二导电层依次通过第二介电层上的过孔进行电性连接。
19.与现有技术相比，本实用新型提供一种共模电感封装结构，在共同构成共模电感的两个堆叠结构之间设置包封层，包封层固化后具有硬度高、尺寸稳定性好的优点，因此藉由包封层提供的平坦表面，可以降低多层堆叠结构的制程难度，改善多层堆叠结构中各膜层的高低起伏，提升膜层平坦度，克服因膜层不平坦导致的对信号传输的干扰；以及藉由平坦层覆盖堆叠结构，克服堆叠结构中介电层之间的分层，提升封装良率。
20.以下结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型的限定。
附图说明
21.为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
22.图1为现有的共模电感封装结构的剖面示意图。
23.图2为本实用新型第一实施例中提供的共模电感封装结构的剖面示意图。
24.图3为本实用新型第二实施例中提供的共模电感封装结构的剖面示意图。
25.图4为本实用新型提供的共模电感封装结构的制作方法的流程图。
26.图5为本实用新型提供的共模电感封装结构中防翘曲层制作过程的局部剖面示意图。
27.图6为本实用新型提供的共模电感封装结构中第一堆叠结构制作过程的局部剖面示意图。
28.图7为本实用新型提供的共模电感封装结构中制作导通柱的局部剖面示意图。
29.图8为本实用新型提供的共模电感封装结构中第一包封层制作过程的局部剖面示意图。
30.图9为本实用新型提供的共模电感封装结构中第二堆叠结构制作过程的局部剖面示意图。
31.图10为本实用新型提供的共模电感封装结构中焊球制作的局部剖面示意图。
32.图11为本实用新型提供的共模电感封装结构中剥离防翘曲层的局部剖面示意图。
33.图12为本实用新型提供的共模电感封装结构中切割基板和第一包封层获得的共模电感封装结构的局部剖面示意图。
34.图13为本实用新型另一实施例中提供的共模电感封装结构中第一包封层制作过程的局部剖面示意图。
具体实施方式
35.为了使本实用新型的目的、技术方案及优点更加清楚明白，下面结合实施例及附图，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
36.在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
37.本实用新型提供一种共模电感封装结构，其包括基板和在基板的第一表面上堆叠的第一堆叠结构、第一包封层和第二堆叠结构，第一包封层覆盖第一堆叠结构，且第二堆叠结构堆叠于第一包封层上。其中，第一堆叠结构中包括至少一层第一导电层和至少一层第一介电层，每一第一导电层和每一第一介电层交替层叠；第二堆叠结构中包括至少一层第二导电层和至少一层第二介电层，每一第二导电层和每一第二介电层交替层叠。第一包封层夹设于第一堆叠结构和第二堆叠结构之间，且第一包封层覆盖第一堆叠结构。一方面，第
一包封层可提供平坦的表面，降低各堆叠结构中各膜层的高低起伏的问题，降低共模电感封装结构中堆叠结构的制程难度，以及，减小共模电感封装结构对电信号传输的干扰；另一方面，第一包封层覆盖第一堆叠结构，且第一包封层的边缘突出第一堆叠结构的边缘，并和基板的第一表面相连接，使得第一堆叠结构完全被第一包封层覆盖，进而能够克服第一堆叠结构中第一介电层和基板的第一表面之间的分层问题，提高共模电感封装结构的制程良率。
38.另外，第一包封层采用树脂材料制作，相较于基板，例如硅基板，脆性低，因此，于切割制程中，第一包封层可吸收部分应力，避免硅晶圆崩边。
39.如图2所示，本实用新型第一实施例中提供一种共模电感封装结构100，包括基板10、第一堆叠结构20、第一包封层30以及第二堆叠结构40，基板10包括相对的第一表面11(如图5所示)和第二表面12(如图5所示)；第一堆叠结构20设置于第一表面11上，第一堆叠结构20包括至少一层第一介电层21和至少一层第一导电层22，每一第一介电层21和每一第一导电层22交替层叠；第一包封层30设置于第一堆叠结构20远离基板10的一侧，第一包封层30覆盖第一堆叠结构20；第二堆叠结构40设置于第一包封层30远离第一堆叠结构20的一侧，第二堆叠结构40包括至少一层第二介电层41和至少一层第二导电层42，每一第二介电层41和每一第二导电层42交替层叠。
40.本实施例中，第一包封层30朝向第二堆叠结构40一侧的表面301为第一平坦表面，其中，第二堆叠结构40设置于第一平坦表面上。
41.第一包封层30的材料例如选自绝缘树脂，其覆盖于第一堆叠结构20的上方，并提供第一平坦表面，有助于使得后形成的第二堆叠结构40中的第二介电层41和第二导电层42的膜层较为平坦，而不出现明显的高低起伏。另外，由于第一堆叠结构20和第二堆叠结构40被第一包封层30所间隔，因此，第二堆叠结构40的制程对第一堆叠结构20内的第一介电层21和第一导电层22的影响减小，因此，第一堆叠结构20中的第一介电层21和第一导电层22的膜层也较为平坦。
42.继续参照图2，第一包封层30包括第一侧墙302，第一侧墙302自第一平坦表面朝向第一表面11(如图5所示)突出；第一侧墙302包围在第一堆叠结构20的周边，第一侧墙302和第一表面11相连接。由于第一侧墙302和第一表面11相连接，其提高了第一堆叠结构20和第一表面11之间的连接稳定性，克服了第一堆叠结构20中第一介电层21之间以及第一介电层21和基板11之间的分层问题。
43.继续参照图2，第一堆叠结构20包括两层第一介电层21和两层第一导电层22，其中，第一介电层21设置于第一表面11(如图5所示)上；第一导电层22层叠于第一介电层21上方；再依次层叠第一介电层21和第一导电层22；此时，第一包封层30例如设置于第一导电层22的上方。第二堆叠结构40中包括三层第二介电层41和三层第二导电层42，其中，第二介电层41设置于第一包封层30的表面301上，第二导电层42层叠于第二介电层41上方；再依次层叠第二介电层41和第二导电层42。
44.需要说明的是，第一包封层30的表面301位于第一导电层22和第二介电层41之间，但不以此为限。在本实用新型其他实施例中，第一包封层的表面也可以是位于第一介电层和第二介电层，或者，第一介电层和第二导电层之间。
45.在一较佳的实施方式中，共模电感封装结构100中，至少一层第一介电层21、至少
一层第一导电层22、至少一层第二介电层41和至少一层第二导电层42堆叠后的膜层总厚度为d(未绘示)，其中，第一包封层30设置于膜层总厚度d的1/3处，且第一包封层30层叠于第一介电层21或者第一导电层22的上方。
46.此外，在本实用新型其他实施方式中，若共模电感封装结构的膜层总厚度较厚，还可设置多层包封层。
47.如图2所示，共模电感封装结构100中，第一堆叠结构20中，两层第一导电层22可以电性连接，也可非电性连接，可依据实际的共模电感封装的功能需求而定。第二堆叠结构40中，三层第二导电层42依次通过第二介电层41上的过孔进行电性连接。
48.如图2所示，第一包封层30中埋设有导通柱31，导通柱31相对的两端分别连接第一导电层22和第二导电层42，以使第一堆叠结构20和第二堆叠结构40相互电性导通。
49.本实用新型中为了叙述方便，将共模电感封装结构100以第一包封层30为分隔，划分为第一堆叠结构20和第二堆叠结构30，需知的是，在实际的产品中，第一堆叠结构20和第二堆叠结构30共同构成共模电感。此外，第一导电层22和第二导电层42在功能和材料上相同或者相近；第一介电层21和第二介电层41在功能和材料上也相同或者相近。
50.在一较佳的实施方式中，第一导电层22和第二导电层42分别为金属再布线层，金属再布线层在俯视视角例如为螺旋结构金属线圈；第一介电层21和第二介电层41分别为聚酰亚胺层。
51.继续参照图2，第二堆叠结构40中最上层的第二导电层42与焊球50电性连接。在本实用新型其他实施例中，焊球的数量为多个时，部分焊球也可以与第一堆叠结构内的第一导电层电性连接。
52.如图3所示，本实用新型第二实施例中还提供一种共模电感封装结构200，其与共模电感结构100的区别在于，共模电感封装结构200中还包括第三堆叠结构70和第二包封层60。
53.另外，图3中与图2中相同的标号代表相同的元件，具有相似的功能，不另赘述。
54.第二包封层60设置于第二堆叠结构40远离第一包封层30的一侧，且覆盖第二堆叠结构40；第三堆叠结构70设置于第二包封层60远离第二堆叠结构40的一侧的表面上；其中，第三堆叠结构70包括至少一层第三介电层71和至少一层第三导电层72，每一第三介电层71和每一第三导电层72交替布置。
55.第二包封层60朝向第三堆叠结构70一侧的表面601为第二平坦表面，第三堆叠结构70设置于第二平坦表面上。
56.第二包封层60的材料例如选自绝缘树脂，其覆盖于第二堆叠结构40的上方，并提供第二平坦表面，有助于使得后形成的第三堆叠结构70中的第三介电层71和第三导电层72的膜层较为平坦，而不出现明显的高低起伏。另外，由于第二堆叠结构40和第三堆叠结构70被第二包封层60所间隔，因此，第三堆叠结构70的制程对第二堆叠结构40内的第二介电层41和第二导电层42的影响减小，因此，第二堆叠结构40中的第二介电层41和第二导电层42的膜层也较为平坦。
57.继续参照图3，第一包封层60包括第二侧墙602，第二侧墙602自第二平坦表面朝向第一表面11(如图5所示)突出；第二侧墙602包围在第二堆叠结构40的周边和第一包封层30的外侧，第二侧墙602和第一表面11相连接。其中，第二侧墙602位于第一侧墙302的外侧。由
于第二侧墙602和第一表面11相连接，其克服了第二堆叠结构40中上部的第二介电层41之间的分层问题。
58.第三堆叠结构70中，三层第三导电层72依次通过第三介电层71上的过孔进行电性连接。
59.如图3所示，第二包封层60中埋设有导通柱61，导通柱61相对的两端分别连接第二导电层42和第三导电层72，以使第二堆叠结构40和第三堆叠结构70相互电性导通。
60.继续参照图3，第三堆叠结构70中最上层的第三导电层72与焊球50电性连接。
61.由上述可知，本实用新型提供的共模电感封装结构中，在共同构成共模电感的两个堆叠结构之间设置包封层，藉由包封层提供的平坦表面，降低多层堆叠结构的制程难度，改善多层堆叠结构中各膜层的高低起伏，提升膜层平坦度，克服因膜层不平坦导致的对信号传输的干扰；以及藉由平坦层覆盖堆叠结构，克服堆叠结构中介电层之间的分层，提升封装良率。
62.如图4所示，本实用新型还提供一种共模电感封装结构的制作方法1000，其包括：
63.提供基板，基板包括相对的第一表面和第二表面，第一表面上设有切割道；
64.于第一表面上形成至少一层第一介电层和至少一层第一导电层，每一第一介电层和每一第一导电层交替层叠，每一第一介电层和每一第一导电层交替层叠构成第一堆叠结构；
65.涂布第一包封材料至第一堆叠结构上，形成第一包封层，第一包封层覆盖第一堆叠结构和自切割道中露出的第一表面；
66.于第一包封层的平坦表面上形成至少一层第二介电层和至少一层第二导电层，每一第二介电层和每一第二导电层交替层叠，至少一层第二介电层和至少一层第二导电层构成第二堆叠结构；以及
67.沿着切割道切割获得共模电感封装结构。
68.在一较佳的实施方式中，提供基板的步骤还包括：于基板的第二表面上形成防翘曲层。
69.在一较佳的实施方式中，沿着切割道切割获得共模电感封装结构的步骤还包括：剥离第二表面上的防翘曲层，并沿着切割道切割获得所述共模电感封装结构。
70.以下将以图2中所示的共模封装结构100为例，结合图5至图13详细说明图4中的制作方法1000的制作过程。
71.如图5所示，提供基板10，例如是圆片级的硅基板，其包括相对的第一表面11和第二表面12；于第二表面12上制作防翘曲层80。
72.防翘曲层80可以通过涂布高分子材料至第二表面12上，待高分子材料固化后形成高分子防翘曲层；或者，防翘曲层80可以通过蒸镀金属材料至第二表面12上，形成金属防翘曲层。
73.在一较佳的实施方式中，防翘曲层80可使得基板10的边缘朝向第二表面12一侧弯曲(一图5绘示的视角，基板10的边缘向下弯曲)，进而平衡后续制程中使得基板10向上翘曲，避免因翘曲问题导致的无法流片。
74.如图6所示，在圆片级的硅基板的第一表面11上，制作若干第一堆叠结构20。其中，图6中仅绘示出两个第一堆叠结构20，但不以此为限。
75.如图5和图6所示，在第一表面11上，依序制作交替层叠的第一介电层21和第一导电层22，其中，多层交替层叠的第一介电层21和第一导电层22构成第一堆叠结构20。
76.继续参照如图5和图6，第一表面11上的切割道10a位于任意两个相邻的第一堆叠结构20之间凹陷20a中。换言之，第一堆叠结构20中的第一介电层21和第一导电层22分别在对应切割道10a的区域进行图案化，且由于介电层和导电层的相互层叠，使得相邻的第一堆叠结构20之间形成了凹陷20a。
77.如图7所示，于第一堆叠结构20的最上层的第一导电层22上制作导通柱31。导通柱31例如采用含有铜金属材料制作。
78.如图5、图7和图8所示，涂布第一包封材料至第一表面11上的第一堆叠结构20的上方，第一包封材料覆盖第一堆叠结构20，且填充相邻的第一堆叠结构20之间的凹陷20a，并覆盖自凹陷20a中露出部分第一表面11，固化第一包封材料形成第一包封层30。
79.减薄第一包封层30的表面301，形成第一平坦表面，其中，导通柱31的上端从第一平坦表面上露出。
80.本实施例中，减薄第一包封层30的上侧表面的方式包括但不限于研磨或者光刻。
81.如图9所示，于第一包封层30的第一平坦表面上依序形成交替层叠的第二介电层41和第二导电层42，其中，多层交替层叠的第二介电层41和第二导电层42构成第二堆叠结构40。
82.如图10所示，于第二堆叠结构40的最上层的第二导电层42上制作焊球50。
83.如图10和图11所示，剥离第二表面12上的防翘曲层80。
84.如图1和图12所示，沿切割道10a切割，获得共模电感封装结构。
85.如图13所示，在本实用新型另一实施例中，还可以于基板10’的第一表面11’的切割道10a’中设置凹槽13，其中，第一包封层30’部分嵌入到凹槽13中，以增加第一包封层30’和基板10’的结合强度。另外，图13中与图8中相同的标号代表相同的元件，具有相似的功能，不另赘述。
86.综上，本实用新型提供一种共模电感封装结构，在共同构成共模电感的两个堆叠结构之间设置包封层，包封层固化后具有硬度高、尺寸稳定性好的优点，因此藉由包封层提供的平坦表面，可以降低多层堆叠结构的制程难度，改善多层堆叠结构中各膜层的高低起伏，提升膜层平坦度，克服因膜层不平坦导致的对信号传输的干扰；以及藉由平坦层覆盖堆叠结构，克服堆叠结构中介电层之间的分层，提升封装良率。
87.本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。此外，上面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。必需指出的是，本实用新型还可有其他多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。