一种解决电阻非线性的智能功率MOS管的制造方法与流程

一种解决电阻非线性的智能功率mos管的制造方法
技术领域
1.本发明涉及半导体技术领域，具体涉及一种解决电阻非线性的智能功率mos管的制造方法。


背景技术：

2.在图1所示器件中，是在power mos管中集成了一个driver mos管，并且driver mos管的g2、s2均为独立结构，且g2端与drain端通过电阻r
dg2
相连，阻值在8mω-50mω。这种结构可以降低电源电路中启动的损耗和待机功耗，提高能源转换效率。同时集成driver mos管和电阻r
dg2
的工艺和普通智能功率mos管工艺完全兼容，可以降低芯片生产成本。
3.但是在这种集成启动器件（driver mos管）的mos管产品，在实际应用中，如小家电类产品的应用中，r
dg2
存在非线性的问题，即小电压下，r
dg2
非常大，达到上千mω的水平，如图2所示；r
dg2
过大导致driver mos管无法启动，器件不能工作，并最终导致终端应产品无法正常工作，带来极大隐患。
4.通过分析发现，r
dg2
实际由两部分组成，即r
dg2
a及r
dg2
b，如图3所示，r
dg2
a为通过版图设计在管芯边缘引入的部分，r
dg2
b为寄生部分，即为driver mos管寄生的栅极电阻。当前工艺，造成r
dg2
存在非线性的问题的原因主要是由于r
dg2
a为p型掺杂，而r
dg2
b为n型掺杂，在r
dg2
a与r
dg2
b的交界面，即p型掺杂与n型掺杂的交界面处，产生了一个非必要的pn结，因此，在drain端电压小于50v时，此pn结未开启，rdg2会呈现出超高阻的状态，阻值大于1000mω；在drain端电压大于50v时，pn结导通，高阻状态消失，rdg2呈线性状态。
5.在解决r
dg2
电阻非线性问题的同时，不能影响power mos管中poly的掺杂类型或浓度，否则会影响power mos管的寄生栅极电阻或阈值，因此，该问题无法通过单纯的调整poly注入、nsd注入、psd注入来解决。


技术实现要素：

6.本发明的目的是针对现有技术存在的不足，提供一种解决电阻非线性的智能功率mos管的制造方法。
7.为实现上述目的，本发明提供了一种解决电阻非线性的智能功率mos管的制造方法，包括：提供第一导电类型的衬底，在所述衬底上制作形成外延层；在所述外延层上制作第二导电类型的耐压环区，以形成主mos管有源区、启动mos管区、电阻及耐压环区以及所述主mos管有源区与启动mos管区之间的隔离区；在所述外延层的上侧生长场氧层，并将所述主mos管有源区和启动mos管区有源区内的场氧层刻蚀掉；对所述有源区依次执行jfet注入和推阱操作；在所述外延层及场氧层的上侧生长栅氧化层，并在所述栅氧化层的上侧沉积多晶硅，并对所述多晶硅注入第二导电类型的元素，然后对所述多晶硅进行刻蚀操作，以形成主
mos管多晶硅栅、启动mos管多晶硅栅和电阻r
dg2
a，所述电阻r
dg2
a的内端与启动mos管多晶硅栅的外端连接；对没有多晶硅和场氧层覆盖的外延层注入第二导电类型的元素，以分别形成主mos管有源区和启动mos管的体区；在所述体区的上侧制作源区注入所需的第一光刻胶层，然后依次进行第一导电类型的元素注入和推阱操作，以在所述体区内制作形成第一导电类型的源区，同时对所述主mos管多晶硅栅、启动mos管多晶硅栅和电阻r
dg2
a进行掺杂，使得所述主mos管多晶硅栅、启动mos管多晶硅栅和电阻r
dg2
a变为第一导电类型掺杂，然后将第一光刻胶层去除；在器件的上表面涂抹形成第二光刻胶层，并在体区中部上侧的光刻胶上光刻形成注入口，通过所述注入口向体区内注入第二导电类型的元素，以在所述体区内制作形成第二导电类型的深源区，然后将第二光刻胶层去除；在器件的上侧沉积介质层，并在所述介质层上刻蚀出连接孔；在介质层的上侧及连接孔内溅射金属层，所述金属层经刻蚀形成主mos管源极金属、主mos管栅极金属、启动mos管源极金属、启动mos管栅极金属和截止环金属，所述电阻r
dg2
a的外端与截止环金属连接。
8.进一步的，所述第一导电类型为n型，所述第二导电类型为p型。
9.进一步的，对所述多晶硅注入的元素为硼，注入的剂量为1e15-3e15，注入的能量为40kev-60kev。
10.进一步的，所述多晶硅的厚度为6000-8000埃。
11.进一步的，所述电阻r
dg2
a呈盘绕设置。
12.进一步的，所述电阻r
dg2
a的宽度为0.8um-2.5um。
13.有益效果：本发明通过poly注入工艺的调整、修改nsd版图设计，并增加一张psd版图设计的方式，使得电阻r
dg2
a区域由原工艺的硼掺杂变为磷掺杂，使得r
dg2
a与r
dg2
b均为磷掺杂，即均为n型掺杂，因此r
dg2
a与r
dg2
b之间产生的非必要的pn消失，使得低电压下的电阻非线性问题得以解决；新工艺在原工艺的基础上，与现有智能功率mos工艺完全兼容；以较低的成本彻底解决应用端启动mos不工作及电路失效的问题。
附图说明
14.图1是现有智能功率mos管的等效电路图；图2是现有智能功率mos管上的电阻r
dg2
的测试曲线图；图3是现有智能功率mos管上的电阻r
dg2
的结构示意图；图4是本发明实施例在衬底上制作出外延层后的结构示意图；图5是本发明实施例在外延层内制作出耐压环后的结构示意图；图6是本发明实施例对场氧层进行刻蚀后的结构示意图；图7是本发明实施例对多晶刻蚀后的结构示意图；图8是在外延层内制作出体区后的结构示意图；图9是在体区内制作源区后的结构示意图；图10是在体区内制作出深源区后的结构示意图；图11是在器件的上侧制作介质层后的结构示意图；
图12是对金属层刻蚀后的结构示意图；图13是采用本发明实施例的方法制作出的智能功率mos管的电阻r
dg2
测试曲线图。
具体实施方式
15.下面结合附图和具体实施例，进一步阐明本发明，本实施例在以本发明技术方案为前提下进行实施，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围。
16.如图4至12所示，本发明实施例提供了一种解决电阻非线性的智能功率mos管的制造方法，包括：参见图4，提供第一导电类型的衬底1，在衬底1上制作形成外延层2。以下nmos管为例说明，即第一导电类型为n型，第二导电类型为p型。
17.参见图5，在外延层2上制作p型的耐压环3，以形成主mos管有源区、启动mos管区、电阻及耐压环区以及主mos管有源区与启动mos管区之间的隔离区。具体的，先在外延层上生长一层300埃-500埃的氧化层4，用于ring注入的掩蔽层。然后在氧化层4的上侧进行ring光刻，将需要进行ring注入的区域曝光出来。然后ring注入，ring注入的能量为110kev-130kev，ring注入的剂量为1.2e13-2.8e13，ring注入的元素优选为硼元素。然后再进行ring推阱操作，ring推阱的温度为1150℃，时间为500分钟。形成耐压环3可以提高器件的击穿电压，同时使得主mos管，启动mos管相互隔离，能够独立工作。
18.参见图6，在外延层2的上侧生长场氧层5，并将主mos管的有源区和启动mos管的有源区内的场氧层5刻蚀掉，进而将主mos管的有源区和启动mos管的有源区同时打开。场氧层5的厚度优选为20000埃。
19.对所述有源区依次执行jfet注入和推阱操作，以降低器件的导通电阻。具体的，jfet注入操作注入的元素优选为磷，jfet注入的剂量为1.8e12-4e12，jfet 注入能量为100kev-140kev。jfet推阱操作的温度为1150℃，jfet推阱操作的时间为120-150分钟。
20.参见图7，在外延层2及场氧层5的上侧生长栅氧化层6，在栅氧化层6的上侧沉积多晶硅，并对多晶硅注入p型元素，然后对多晶硅进行刻蚀操作，以形成主mos管多晶硅栅7、启动mos管多晶硅栅8和电阻r
dg2
a，启动mos管多晶硅栅8即为r
dg2
b，电阻r
dg2
a的内端与启动mos管多晶硅栅7的外端连接。具体的，沉积多晶硅的厚度优选为6000-8000埃，多晶硅注入的元素为硼，注入的剂量为1e15-3e15，注入的能量为40kev-60kev。需要说明的是，此处注入p型元素主要是为了保证最终的电阻r
dg2
a的电阻率和掺杂浓度在合适的范围内。电阻r
dg2
a呈盘绕设置，电阻r
dg2
a的宽度优选为0.8um-2.5um。
21.参见图8，对没有多晶硅和场氧层5覆盖的外延层2注入p型元素，以分别形成主mos管有源区和启动mos管的p型的体区9。此处注入的元素优选为b元素，注入的能量为60kev-120kev，注入的剂量可根据vth参数的需求调整，通常4e13-8e13左右。
22.参见图9，在体区9的上侧制作源区注入所需的第一光刻胶层10，然后依次进行n型元素注入和推阱操作，以在体区9内制作形成n型的源区11。由于未对主mos管多晶硅栅7、启动mos管多晶硅栅8和电阻r
dg2
a进行遮挡，在制作源区11时同时会对主mos管多晶硅栅7、启动mos管多晶硅栅8和电阻r
dg2
a进行掺杂，使得主mos管多晶硅栅7、启动mos管多晶硅栅8和电阻r
dg2
a变为n型掺杂，然后将第一光刻胶层10去除。此步骤中的注入的剂量优选为7e15-1e16，注入的能量为60kev-100kev，注入的元素优选为磷。此步骤中的推阱温度为950℃，推
阱时间为25分钟。
23.参见图10，在器件的上表面涂抹形成第二光刻胶层12，并在体区9中部上侧的光刻胶上光刻形成注入口13，通过注入口13向体区9的中部注入p型的元素，以在体区9内制作形成p的深源区14，然后将残留的第二光刻胶层12去除。此步骤主要目的是降低寄生三极管的rb电阻，提高器件抗冲击能力。此步骤中注入的剂量为1e15-3e15，注入的能量为120kev-160kev，注入的元素为硼。该步骤中通过第二光刻胶层将电阻r
dg2
a区域遮盖，从而避免r
dg2
a区域再次反向为p型，使得r
dg2
a产生不必要的pn结结构。
24.参见图11，在器件的上侧沉积介质层15，并在介质层15上刻蚀出连接孔。介质层15优选为bpsg （硼磷硅玻璃）层，其厚度优选为11000埃。
25.参见图12在介质层15的上侧及连接孔内溅射金属层，金属层经刻蚀形成主mos管源极金属16、主mos管栅极金属17、启动mos管源极金属18、启动mos管栅极金属19和截止环金属20，电阻r
dg2
a的外端与截止环金属20连接。
26.还可在器件的上侧沉积钝化层，钝化层优选为氮化硅钝化层，其厚度优选为7000-12000埃。然后经过钝化层光刻、腐蚀形成主mos管和启动mos管的gate和source的开口区。还可以从衬底1的下侧减薄至剩余厚度为200-300um，在衬底1的下侧蒸发形成背金层，背金层优选为ti-ni-ag（钛-镍-银）层。
27.参见图13，优化后，制作出的智能功率mos管从0v-500v全电压范围内，其电阻rdg2均为线性。
28.以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。