显示设备的制作方法

显示设备
1.相关申请的交叉引用
2.本技术要求于2021年3月8日在韩国知识产权局提交的第10-2021-0030413号韩国专利申请的优先权和权益，所述韩国专利申请的全部公开内容通过引用并入本文中。
技术领域
3.本公开总体上涉及显示设备。


背景技术：

4.最近，对信息显示和显示技术的兴趣已经增加。因此，不断地进行显示设备的研究和开发。


技术实现要素：

5.实施方式提供能够减小非显示区域的显示设备。
6.根据本公开的方面，提供了一种显示设备，包括：第一信号线，布置在显示区域中，并且在第一方向上延伸；像素，布置在显示区域中，并且分别连接到第一信号线；第一焊盘，位于显示区域的在第一方向上的一侧处的第一焊盘区域中，并且沿着第二方向布置；第一线，沿着第一方向从第一焊盘区域延伸到显示区域，并且分别连接到第一焊盘；以及第二线，布置在显示区域中，并且将第一线分别连接到第一信号线，其中，显示区域包括与第一焊盘区域对应的第一子显示区域和与第一子显示区域相邻的第二子显示区域，以及其中，第一线仅布置在第一子显示区域和第二子显示区域中的第一子显示区域中。
7.第一线可以沿着第二方向以与第一焊盘相同的间距布置在显示区域和第一焊盘区域的边界处。
8.显示区域可以包括分别在相邻像素行之间且在第一方向上延伸的第一线区域。
9.第一线可以在第一线区域中并且沿着第一方向延伸。
10.显示区域可以包括分别在相邻像素列之间且在第二方向上延伸的第二线区域，其中，第二线在第二线区域中。
11.第一线可以在第一线区域和第二线区域彼此交叉的区域中分别通过相应的第一接触部分连接到第二线。
12.第一线区域可以分别在相邻像素行的像素电路区域之间，其中，第二线区域分别在相邻像素列的像素电路区域之间。
13.第二线可以沿着第二方向延伸，并且布置在第一子显示区域和第二子显示区域中。
14.像素可以包括子像素，子像素包括：像素电路，在各个像素区域中，并且分别连接到第一信号线；以及发光单元，分别在像素区域中以与像素电路分别重叠，并且包括连接到像素电路中的相应像素电路的至少一个发光元件。
15.子像素的像素电路可以沿着第二方向布置在像素区域中，其中，子像素的发光单
元沿着第一方向布置在像素区域中。
16.第一线和第二线可以在其中形成有子像素的像素电路的像素电路层的不同层中，其中，第一信号线与第一线在相同的层中。
17.显示设备还可以包括第二信号线，第二信号线布置在显示区域中以与第一信号线交叉并且分别连接到像素。
18.第一线可以与第一信号线间隔开并且与第一信号线在相同的层中，其中，第二线与第二信号线间隔开并且与第二信号线在相同的层中。
19.第一信号线可以包括用于接收扫描信号的扫描线，其中，第二信号线包括用于接收数据信号的数据线。
20.第一方向可以是显示区域的水平方向，其中，第二方向是显示区域的竖直方向。
21.第一信号线可以包括用于接收数据信号的数据线，其中，第二信号线包括用于接收扫描信号的扫描线。
22.第一方向可以是显示区域的竖直方向，其中，第二方向是显示区域的水平方向。
23.显示设备还可以包括：第二焊盘，在显示区域的在第二方向上的一侧处的第二焊盘区域中；第三线，沿着第二方向从第二焊盘区域延伸到显示区域，并且分别连接到第二焊盘；以及第四线，与第三线和第二信号线交叉，并且将第三线分别连接到第二信号线。
24.显示区域可以包括与第二焊盘区域对应的第三子显示区域以及在第一方向上与第三子显示区域相邻的第四子显示区域，其中，第三线仅布置在第三子显示区域和第四子显示区域中的第三子显示区域中。
25.第三线可以沿着第一方向以与第二焊盘相同的间距布置在显示区域与第二焊盘区域之间的边界处。
附图说明
26.现在将在下文中参考附图更全面地描述实施方式。然而，实施方式可以以不同的形式来实施，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻和完整的，并且将向本领域技术人员充分地传达实施方式的范围。
27.图1是示出根据本公开的一些实施方式的显示设备的框图。
28.图2是示出根据本公开的一些实施方式的子像素的电路图。
29.图3是示出根据本公开的一些实施方式的子像素的发光单元的平面图。
30.图4是示出根据本公开的一些实施方式的显示面板的平面图。
31.图5是示出根据本公开的一些实施方式的显示面板的平面图。
32.图6是示出根据本公开的一些实施方式的显示面板的平面图。
33.图7是示出根据本公开的一些实施方式的显示区域的平面图。
34.图8是示出根据本公开的一些实施方式的显示面板的剖视图。
35.图9是示出根据本公开的一些实施方式的显示区域的平面图。
36.图10是示出根据本公开的一些实施方式的显示区域的平面图。
37.图11是示出根据本公开的一些实施方式的显示区域的平面图。
38.图12是示出根据本公开的一些实施方式的显示区域的平面图。
具体实施方式
39.通过参考实施方式的详细描述和附图，可以更容易地理解本公开的一些实施方式的方面和实现其的方法。在下文中，将参考附图更详细地描述实施方式。然而，所描述的实施方式可以以各种不同的形式来实施，并且不应被解释为仅限于本文中所示的实施方式。相反，提供这些实施方式作为示例，使得本公开将是透彻的和完整的，并且将向本领域技术人员充分传达本公开的方面。因此，可以不描述对于本领域普通技术人员用于完全理解本公开的方面而言不是必需的工艺、元件和技术。
40.除非另有说明，否则在全部附图和书面描述中，相同的参考标号、字符或其组合表示相同的元件，并且因此，将不重复其描述。此外，与实施方式的描述无关或不相关的部分可不被示出以使描述清楚。
41.在附图中，为了清楚起见，可以夸大元件、层和区域的相对尺寸。因此，附图中交叉影线和/或阴影的使用通常被提供来阐明相邻元件之间的边界。因此，除非另有指定，否则交叉影线或阴影的存在或缺失都不传达或表示对特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。
42.本文中参考作为实施方式和/或中间结构的示意图的剖视图来描述各种实施方式。如此，应预期例如由于制造技术和/或公差而导致的、图中的形状的变型。另外，本文中公开的特定结构性或功能性描述仅仅是说明性的，以用于描述根据本公开的构思的实施方式的目的。因此，本文中所公开的实施方式不应该解释为受限于具体示出的区域形状，而是应包括例如由制造而导致的形状的偏差。
43.例如，示出为矩形的植入区域将通常在其边缘处具有圆化的或弯曲的特征和/或植入浓度的梯度，而不是从植入区域到非植入区域的二元变化。同样地，通过植入而形成的埋置区域可能导致在埋置区域与通过其发生植入的表面之间的区域中的某些植入。
44.因此，图中示出的区域本质上是示意性的，并且它们的形状不旨在示出设备的区域的实际形状，并且不旨在进行限制。此外，如本领域技术人员将认识到的，在均不背离本公开的精神或范围的情况下，所描述的实施方式可以以各种不同的方式进行修改。
45.在详细描述中，出于解释的目的，阐述了许多具体细节以提供对各种实施方式的透彻理解。然而，显而易见的是，可以在没有这些具体细节或具有一个或多个等同布置的情况下实践各种实施方式。在其他情况下，以框图形式示出了公知的结构和设备，以便避免不必要地模糊各种实施方式。
46.为了易于解释，可在本文中使用空间相对术语，诸如“下面”、“下方”、“下部”、“之下”、“上方”、“上部”等来描述如图中所示的一个元件或特征与另一元件(多个元件)或特征(多个特征)的关系。应当理解，除了图中描绘的定向之外，空间相对术语旨在包含设备在使用或操作中的不同定向。例如，如果图中的设备被翻转，则被描述为在其他元件或特征“下方”或“下面”或“之下”的元件将随之被定向在其他元件或特征“上方”。因此，示例性术语“下方”和“之下”可以包含上方和下方两种定向。设备可另外定向(例如，旋转90度或处于其他定向)，并且本文中使用的空间相对描述语应相应地进行解释。类似地，当第一部分被描述为布置在第二部分“上”时，这表示第一部分布置在第二部分的上侧或下侧处，而不限于第二部分的基于重力方向的上侧。
47.此外，在本说明书中，短语“在平面上”或“平面图”是指从顶部观察目标部分，并且
短语“在截面上”是指通过从侧面竖直切割目标部分而形成的截面。
48.应理解，当元件、层、区域或组件被称为形成在另一元件、层、区域或组件“上”、在另一元件、层、区域或组件“上”、“连接到”或“联接到”另一元件、层、区域或组件时，其可直接形成在另一元件、层、区域或组件上、直接在另一元件、层、区域或组件上、直接连接到或直接联接到另一元件、层、区域或组件，或者间接形成在另一元件、层、区域或组件上、间接在另一元件、层、区域或组件上、间接连接到或间接联接到另一元件、层、区域或组件，使得可存在一个或多个居间的元件、层、区域或组件。此外，这可以统称为直接联接或连接或者间接联接或连接以及整体联接或连接或者非整体联接或连接。例如，当层、区域或组件被称为“电连接”或“电联接”到另一层、区域或组件时，它可以直接电连接或直接电联接到另一层、区域或组件，或者可以存在居间层、区域或组件。然而，“直接连接/直接联接”是指在没有居间组件的情况下一个组件直接连接或直接联接另一组件。同时，描述组件之间的关系的其他表述(诸如“在
…
之间”、“直接在
…
之间”或者“邻近于”和“直接邻近于”)可以类似地解释。此外，还应当理解，当元件或层被称为在两个元件或层“之间”时，它可以是两个元件或层之间的唯一元件或层，或者也可以存在一个或多个居间的元件或层。
49.出于本公开的目的，当位于一列表的元素之后时，诸如
“…
中的至少一个”的表述修饰整个列表的元素而不修饰该列表中的个别元素。例如，“x、y和z中的至少一个”和“从由x、y和z构成的群组中选择的至少一个”可解释为仅x、仅y、仅z、x、y和z中的两个或更多个的任意组合(诸如例如xyz、xyy、yz和zz)或其任何变型。类似地，诸如“a和b中的至少一个”的表述可以包括a、b或a和b。如本文中所使用的，术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。例如，诸如“a和/或b”的表述可以包括a、b或a和b。
50.应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不背离本公开的精神和范围的情况下，下面描述的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。将元件描述为“第一”元件可以不需要或暗示第二元件或其他元件的存在。术语“第一”、“第二”等在本文中也可用于将不同类别或组的元素区分开。为了简明起见，术语“第一”、“第二”等可以分别表示“第一类别(或第一组)”、“第二类别(或第二组)”等。
51.在示例中，x轴、y轴和/或z轴不限于直角坐标系的三个轴，并且可以以更宽泛的意义来解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。这同样适用于第一方向、第二方向和/或第三方向。
52.本文中使用的术语仅用于描述特定实施方式的目的，并且不旨在限制本公开。如本文中所使用的，单数形式“一(a)”和“一个(an)”旨在还包括复数形式，除非上下文另有明确说明。将进一步理解，当在本说明书中使用时，术语“包括(comprises)”、“包括(comprising)”、“具有(have)”、“具有(having)”、“包括(includes)”和“包括(including)”指定所阐述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。
53.如本文中所使用的，术语“基本上”、“约”、“近似”和类似的术语用作近似术语而不用作程度术语，并且旨在为将由本领域普通技术人员认识到的测量值或计算值中的固有偏
差留有余量。如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可表示在一个或多个标准偏差内，或在所述值的
±
30％、
±
20％、
±
10％、
±
5％内。另外，在描述本公开的实施方式时使用的“可”表示“本公开的一个或多个实施方式”。
54.此外，本文中公开和/或列举的任何数值范围旨在包括包含在所述范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所述最小值1.0和所述最大值10.0之间(并且包括1.0和10.0)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如例如2.4至7.6。本文中所述的任何最大数值限制旨在包括其中所包含的所有较低数值限制，并且本说明书中所述的任何最小数值限制旨在包括其中所包含的所有较高数值限制。因此，申请人保留修改本说明书(包括权利要求书)的权利，以明确地叙述包含在本文中明确叙述的范围内的任何子范围。
55.除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。还应理解的是，术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域和/或本说明书的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则不应以理想化或过于形式化的含义进行解释。
56.图1是示出根据本公开的一些实施方式的显示设备的框图。
57.参考图1，根据本公开的一些实施方式的显示设备dd可以包括具有像素px的显示面板dpn以及用于驱动像素px的驱动电路dcr。驱动电路dcr可以包括扫描驱动器sdr、数据驱动器ddr和时序控制器tcon。尽管在图1中将显示面板dpn、扫描驱动器sdr、数据驱动器ddr和时序控制器tcon示出为单独的组件，但是本公开不限于此。例如，显示面板dpn、扫描驱动器sdr、数据驱动器ddr和/或时序控制器tcon可以一体制造为一个面板和/或一个驱动集成电路。
58.显示面板dpn可以包括显示区域da。显示区域da可以包括扫描线sl、数据线dl和连接到扫描线sl和数据线dl的像素px。在本公开的一些实施方式中，术语“连接”可以包括物理连接和电连接。
59.扫描线sl可以将扫描驱动器sdr和像素px彼此连接。因此，从扫描驱动器sdr输出的扫描信号可以通过扫描线sl传送到像素px。像素px的驱动时序(例如，数据信号分别输入到像素px的数据编程周期)可以由扫描信号控制。
60.数据线dl可以将数据驱动器ddr和像素px彼此连接。因此，从数据驱动器ddr输出的数据信号可以通过数据线dl传送到像素px。像素px的发光亮度可以通过使用数据信号进行控制。
61.在一些实施方式中，每个像素px可以包括多个子像素。每个像素列的数据线dl可包括多个子数据线，并且子数据线可连接到相应像素列的不同子像素。因此，数据信号可以分别单独地传送到子像素。
62.像素px可以布置在显示区域da中。在一些实施方式中，像素px可以以矩阵形式布置在显示区域da中，并且显示区域da可以包括多个像素行和多个像素列。像素行中的每一个可以包括布置在水平方向(例如，行方向)上的多个像素px，且像素列中的每一个可以包
括布置在竖直方向(例如，列方向)上的多个像素px。像素px的布置可以根据各种实施方式而不同地改变或修改。
63.像素px可以连接到信号线以接收从信号线提供的控制信号。例如，每个像素px可以连接到相应像素行的扫描线sl和相应像素列的数据线dl。当从相应的扫描线sl提供扫描信号时，可以从相应的数据线dl向像素px提供数据信号。此外，像素px还可以选择性地连接到另一类型的信号线(例如，连接到感测线)。像素px可以发射具有与每个帧的每个发射周期的数据信号对应的亮度的光。
64.此外，像素px还可以连接到电力线。例如，像素px可以连接到第一电力线和第二电力线，以被提供第一电源和第二电源。
65.在一些实施方式中，像素px可以是各自包括至少一个发光元件的自发光像素。然而，本公开不限于此，并且在一些实施方式中可以改变像素px的种类、结构和/或驱动方法。
66.时序控制器tcon可以向扫描驱动器sdr提供第一控制信号scs，并且扫描驱动器sdr可以与第一控制信号scs对应地向扫描线sl提供扫描信号。第一控制信号scs可以是扫描控制信号。例如，第一控制信号scs可以包括扫描开始信号(例如，输入到扫描驱动器sdr的第一级的采样脉冲)和至少一个扫描时钟信号。
67.扫描驱动器sdr可以向扫描线sl顺序地输出与第一控制信号scs对应的扫描信号。数据线dl可以向由扫描信号选择的像素px提供相应帧的数据信号。
68.数据驱动器ddr可以被提供第二控制信号dcs和图像数据imd，并且可以产生与第二控制信号dcs和图像数据imd对应的数据信号。第二控制信号dcs可以是数据控制信号。例如，第二控制信号dcs可以包括源采样脉冲、源采样时钟、源输出使能信号等。数据信号可以是与要在各个像素px中显示的亮度对应的电压或电流信号。在示例中，数据信号可以以数据电压的形式产生。
69.数据驱动器ddr可以与第二控制信号dcs和图像数据imd对应地向数据线dl输出的数据信号。例如，对于每个水平周期，数据驱动器ddr可以向数据线dl输出与在相应的水平周期中选择的像素px对应的数据信号。输出到数据线dl的数据信号可以被提供给由相应水平周期的扫描信号选择的像素px。
70.外部(例如，主机处理器)可以向时序控制器tcon提供控制信号cs和输入图像信号rgb，并且时序控制器tcon可以与控制信号cs和输入图像信号rgb对应地控制扫描驱动器sdr和数据驱动器ddr的操作。
71.例如，时序控制器tcon可以产生与控制信号cs对应的第一控制信号scs和第二控制信号dcs。控制信号cs可以包括诸如垂直同步信号、水平同步信号和主时钟信号的时序信号。由时序控制器tcon产生的第一控制信号scs可以提供给扫描驱动器sdr，并且由时序控制器tcon产生的第二控制信号dcs可以提供给数据驱动器ddr。
72.此外，时序控制器tcon可以通过使用与相应帧中的待显示的图像对应的输入图像信号rgb来生成每个帧的图像数据imd，并且可以将图像数据imd提供给数据驱动器ddr。例如，时序控制器tcon可以通过将输入图像信号rgb的数据格式转换为适合与数据驱动器ddr的接口规范来产生图像数据imd。
73.图2是示出根据本公开的一些实施方式的子像素的电路图。图2示出了可以包括在图1中所示的每个像素px中的任何一个子像素spx。在一些实施方式中，布置在显示区域da
中的子像素spx(或像素px)可以配置为彼此基本相同或相似。
74.参考图1和图2，子像素spx可以连接到至少一个扫描线sl、数据线dl(或子数据线)、第一电力线pl1和第二电力线pl2。此外，子像素spx还可以选择性地连接到至少另一个电力线和/或至少另一个信号线。
75.子像素spx可以包括用于产生具有与每个数据信号对应的亮度的光的发光单元emu。此外，子像素spx还可以包括用于驱动发光单元emu的像素电路pxc。
76.像素电路pxc可以连接到每个扫描线sl和数据线dl，并且可以连接在第一电力线pl1和发光单元emu之间。例如，像素电路pxc可以连接到提供第一扫描信号的扫描线sl、提供数据信号的数据线dl、提供第一电源vdd的第一电力线pl1以及发光单元emu的第一电极elt1。
77.此外，像素电路pxc还可以根据显示周期或感测周期选择性地连接到提供第二扫描信号的控制线ssl和感测线senl，感测线senl连接到参考电源(或初始化电源)或感测电路。在一些实施方式中，第二扫描信号可以是与第一扫描信号相同或不同的信号。当第二扫描信号是与第一扫描信号相同的信号时，控制线ssl可以与扫描线sl一体。
78.像素电路pxc可以包括至少一个晶体管和电容器。例如，像素电路pxc可以包括第一晶体管m1、第二晶体管m2、第三晶体管m3和电容器cst。
79.第一晶体管m1可以连接在第一电力线pl1和第二节点n2之间。第二节点n2可以是像素电路pxc和发光单元emu彼此连接的节点。例如，第二节点n2可以是第一晶体管m1的第一电极(例如，源电极)和发光单元emu的第一电极elt1(例如，阳极电极)彼此连接的节点。第一晶体管m1的栅电极可以连接到第一节点n1。第一晶体管m1可以与第一节点n1的电压对应地控制提供给发光单元emu的驱动电流。
80.在一些实施方式中，第一晶体管m1还可以包括底部金属层bml(或背栅电极)。第一晶体管m1的栅电极和底部金属层bml可彼此重叠，且绝缘层插置在其之间。在一些实施方式中，底部金属层bml可连接到一个电极(例如，第一晶体管m1的源电极)。
81.在第一晶体管m1包括底部金属层bml的一些实施方式中，可以应用反向偏置技术(或同步技术)，反向偏置技术(或同步技术)通过向第一晶体管m1的底部金属层bml施加反向偏置电压而在负方向上或正方向上移动第一晶体管m1的阈值电压。此外，当底部金属层bml位于构成第一晶体管m1的沟道的半导体图案的底部时，底部金属层bml可以阻挡入射到半导体图案中的光，从而使第一晶体管m1的工作特性稳定。
82.第二晶体管m2可以连接在数据线dl和第一节点n1之间。此外，第二晶体管m2的栅电极连接到扫描线sl。当从扫描线sl提供具有栅极导通电压(例如，高电平电压)的第一扫描信号时，第二晶体管m2可以导通，从而将数据线dl和第一节点n1彼此连接。
83.对于每个帧周期，可以将相应帧的数据信号提供给数据线dl。在提供具有栅极导通电压的第一扫描信号的周期期间，可以通过第二晶体管m2将数据信号传送到第一节点n1。也就是说，第二晶体管m2可以是用于将每个数据信号传送到子像素spx内部的开关晶体管。
84.电容器cst的一个电极可以连接到第一节点n1，并且电容器cst的另一个电极可以连接到第二节点n2。电容器cst充入与在每个帧周期期间提供给第一节点n1的数据信号对应的电压。
85.第三晶体管m3可以连接在第二节点n2和感测线senl之间。此外，第三晶体管m3的栅电极可以连接到控制线ssl(或连接到扫描线sl)。当提供具有栅极导通电压(例如，高电平电压)的第二扫描信号(或第一扫描信号)时，第三晶体管m3可以导通，从而将提供给感测线senl的参考电压(或初始化电压)传送到第二节点n2，或者将第二节点n2的电压传送到感测线senl。通过感测线senl传送到感测电路的第二节点n2的电压可以被提供给外部电路(例如，时序控制器tcon)，以用于补偿像素px(或子像素spx)的特性偏差等。
86.同时，尽管在图2中示出了包括在像素电路pxc中的晶体管全部用n型晶体管实现的情况，但是本公开不限于此。例如，第一晶体管m1、第二晶体管m2和第三晶体管m3中的至少一个可以改变为p型晶体管。此外，在一些实施方式中，可以不同地改变子像素spx的结构和驱动方法。
87.发光单元emu可以包括连接在第一电力线pl1和第二电力线pl2之间的第一电极elt1、第二电极elt2和至少一个发光元件ld。例如，发光单元emu可以包括通过第一晶体管m1连接到第一电力线pl1的第一电极elt1、连接到第二电力线pl2的第二电极elt2以及连接在第一电极elt1和第二电极elt2之间的至少一个发光元件ld。在一些实施方式中，发光单元emu可以包括并联连接在第一电极elt1和第二电极elt2之间的多个发光元件ld。
88.提供给第一电力线pl1的第一电源vdd和提供给第二电力线pl2的第二电源vss可以具有不同的电势。在示例中，第一电源vdd可以是高电势像素电源，并且第二电源vss可以是低电势像素电源。第一电源vdd和第二电源vss之间的电势差可以设置为高于发光元件ld的阈值电压。
89.发光元件ld可以在正向方向上连接在第一电极elt1和第二电极elt2之间，以构成相应的有效光源。这些有效光源可以构成子像素spx的发光单元emu。
90.发光元件ld可以发射具有与通过像素电路pxc提供的驱动电流对应的亮度的光。像素电路pxc可以在每个帧周期期间向发光单元emu提供与数据信号对应的驱动电流。提供给发光单元emu的驱动电流可以被分流以流过发光元件ld。因此，发光单元emu可以发射具有与驱动电流对应的亮度的光，同时每个发光元件ld发射具有与流过其的电流对应的亮度的光。
91.同时，尽管在图2中公开了其中子像素spx包括具有并联结构的发光单元emu的一些实施方式，但是本公开不限于此。例如，子像素spx可以包括具有串联结构或串联/并联结构的发光单元emu。发光单元emu可以包括串联和/或串联/并联连接在第一电极elt1和第二电极elt2之间的多个发光元件ld。替代地，子像素spx可以包括连接在第一电极elt1和第二电极elt2之间的单个发光元件ld。
92.图3是示出根据本公开的一些实施方式的子像素spx的发光单元emu的平面图。例如，与图2类似，图3示出了包括第一电极elt1、第二电极elt2以及并联连接在第一电极elt1和第二电极elt2之间的多个发光元件ld的发光单元emu。
93.在图3中，将示出其中发光单元emu通过第一接触孔ch1和第二接触孔ch2连接到电力线/预定电力线(例如，第一电力线pl1和/或第二电力线pl2)、连接到电路元件(例如，构成相应子像素spx的像素电路pxc的至少一个电路元件)和/或连接到信号线(例如，扫描线sl和/或数据线dl)的一些实施方式。然而，在其他实施方式中，每个子像素spx的第一电极elt1和第二电极elt2中的至少一个可以直接连接到电力线(例如，预定电力线)和/或信号
线(例如，预定信号线)，而不通过接触孔和/或中间线。
94.参考图2和图3，发光单元emu可以包括第一电极elt1、第二电极elt2以及位于和/或对准在第一电极elt1和第二电极elt2之间的多个发光元件ld。发光元件ld位于和/或对准在第一电极elt1和第二电极elt2之间可以意味着当在平面上观察时发光元件ld中的每个的至少一个区域位于第一电极elt1和第二电极elt2之间的区域中。
95.发光单元emu还可以包括连接到发光元件ld的第一接触电极cne1和第二接触电极cne2。此外，子像素spx还可以包括至少另一电极、导电图案和/或绝缘图案。
96.第一电极elt1和第二电极elt2可以彼此间隔开。例如，第一电极elt1和第二电极elt2可以在每个发射区域(例如，每个子像素spx的发射区域)中沿着横向方向(例如，水平方向)彼此间隔开，并且第一电极elt1和第二电极elt2中的每一个可以沿着纵向方向(例如，竖直方向)延伸。然而，在一些实施方式中，第一电极elt1和第二电极elt2的形状、尺寸、位置和/或相对布置结构可以不同地改变。
97.尽管在图3中已经公开了其中每个发光单元emu包括一个第一电极elt1和一个第二电极elt2的一些实施方式，但是本公开不限于此。也就是说，可以改变提供给每个发光单元emu的第一电极elt1和/或第二电极elt2的数量。当多个第一电极elt1位于一个发光单元emu中时，第一电极elt1可以彼此一体地或非一体地连接。类似地，当多个第二电极elt2位于一个发光单元emu中时，第二电极elt2可以彼此一体地或非一体地连接。
98.第一电极elt1和第二电极elt2中的每一个可以具有针对每个子像素spx分开的图案，或者可以具有跨越多个子像素spx(或像素px)公共连接的图案。例如，第一电极elt1可以具有针对每个子像素spx的独立图案，并且可以与相邻子像素spx的第一电极elt1分离。第二电极elt2可以具有针对每个子像素spx的独立图案，或者可以整体地连接到相邻子像素spx的第二电极elt2。
99.同时，在形成子像素spx的工艺中，例如，在发光元件ld完全对准之前，子像素spx的第一电极elt1可以彼此连接，并且子像素spx的第二电极elt2可以彼此连接。例如，在发光元件ld完全对准之前，子像素spx的第一电极elt1可以一体地或非一体地连接以构成第一对准线，并且子像素spx的第二电极elt2可以一体地或非一体地连接以构成第二对准线。
100.在对准发光元件ld的工艺中，可以分别向第一对准线和第二对准线提供第一对准信号和第二对准信号。第一对准信号和第二对准信号可以具有不同的波长、电势和/或相位。因此，在第一对准线和第二对准线之间形成电场，使得发光元件ld可以在第一对准线和第二对准线之间对准。在发光元件ld完全对准之后，子像素spx的第一电极elt1可以通过至少切割第一对准线而彼此分离。因此，子像素spx可以被单独驱动。
101.第一电极elt1可以通过第一接触孔ch1电连接到至少一个电路元件(例如，构成像素电路pxc的至少一个晶体管)、电力线(例如，第一电力线pl1)和/或信号线(例如，扫描线sl、数据线dl或控制线ssl/预定控制线)。在其他实施方式中，第一电极elt1可直接连接到电力线(例如，预定电力线)或信号线(例如，预定信号线)。在一些实施方式中，第一电极elt1可以通过第一接触孔ch1连接到像素电路pxc的第一晶体管m1，并且可以通过第一晶体管m1连接到第一电力线pl1。
102.第二电极elt2可以通过第二接触孔ch2电连接到至少一个电路元件(例如，构成像素电路pxc的至少一个晶体管)、电力线(例如，第二电力线pl2)和/或信号线(例如，扫描线
sl、数据线dl或控制线ssl/预定控制线)。在其他实施方式中，第二电极elt2可直接连接到电力线(例如，预定电力线)或信号线(例如，预定信号线)。在一些实施方式中，第二电极elt2可以通过第二接触孔ch2连接到第二电力线pl2。
103.第一电极elt1和第二电极elt2中的每一个可以配置为单层或多层。在示例中，第一电极elt1和第二电极elt2中的每一个可以包括具有反射导电材料的至少一个反射电极层，并且还可以选择性地包括至少一个透明电极层和/或至少一个导电封盖层。
104.发光元件ld可以在第一电极elt1和第二电极elt2之间对准。例如，发光元件ld可以对准和/或并联连接在第一电极elt1和第二电极elt2之间。
105.在一些实施方式中，每个发光元件ld可以在第一电极elt1和第二电极elt2之间在横向方向(或水平方向)上对准，以电连接到第一电极elt1和第二电极elt2。同时，尽管在图3中示出了所有发光元件ld在横向方向上均匀对准的情况，但是本公开不限于此。例如，发光元件ld中的至少一个可以布置在相对于第一电极elt1和第二电极elt2的延伸方向成角度/倾斜的倾斜方向上。
106.在一些实施方式中，每个发光元件ld可以是使用无机晶体结构的、具有超小尺寸(例如，纳米级或微米级的尺寸)的无机发光二极管。在示例中，每个发光元件ld可以是通过生长氮基半导体并且通过将生长的氮基半导体蚀刻成杆形状而制造的超小型无机发光二极管。然而，可以改变构成每个发光单元emu的发光元件ld的种类、尺寸、形状、结构和/或数量。
107.每个发光元件ld可以包括第一端部ep1和第二端部ep2。第一端部ep1可以定位成与第一电极elt1相邻，并且第二端部ep2可以定位成与第二电极elt2相邻。第一端部ep1可以与第一电极elt1重叠或者可以不与第一电极elt1重叠。第二端部ep2可以与第二电极elt2重叠或者可以不与第二电极elt2重叠。
108.在一些实施方式中，发光元件ld中的每个的第一端部ep1可以通过第一接触电极cne1电连接到第一电极elt1。在其他实施方式中，发光元件ld中的每个的第一端部ep1可以直接连接到第一电极elt1。在其他实施方式中，发光元件ld中的每个的第一端部ep1仅电连接到第一接触电极cne1，并且可不连接到第一电极elt1。第一接触电极cne1可以构成发光单元emu的阳极电极，并且发光元件ld可以通过第一接触电极cne1连接到相应的像素电路pxc。
109.类似地，发光元件ld中的每个的第二端部ep2可以通过第二接触电极cne2电连接到第二电极elt2。在其他实施方式中，发光元件ld中的每个的第二端部ep2可以直接连接到第二电极elt2。在其他实施方式中，发光元件ld中的每个的第二端部ep2仅电连接到第二接触电极cne2，并且可不连接到第二电极elt2。第二接触电极cne2可以构成发光单元emu的阴极电极，并且发光元件ld可以通过第二接触电极cne2连接到第二电力线pl2。
110.发光元件ld可以制备成其中发光元件ld分散在溶液(例如，预定溶液)中的形式以通过喷墨印刷工艺、狭缝涂覆工艺等提供给每个子像素spx的发射区域。当对准信号(例如，预定对准信号)在发光元件ld提供至每个发射区域的状态下施加到子像素spx的第一电极elt1和第二电极elt2(或第一对准线和第二对准线)时，发光元件ld在第一电极elt1和第二电极elt2之间对准。在发光元件ld对准之后，可以通过干燥工艺等去除溶液。
111.第一接触电极cne1和第二接触电极cne2可以分别位于发光元件ld的第一端部ep1
和第二端部ep2之上。
112.第一接触电极cne1可以位于发光元件ld的第一端部ep1之上，以电连接到第一端部ep1。在一些实施方式中，第一接触电极cne1可以位于第一电极elt1上以电连接到第一电极elt1。发光元件ld的第一端部ep1可以通过第一接触电极cne1连接到第一电极elt1。
113.第二接触电极cne2可以位于发光元件ld的第二端部ep2之上，以电连接到第二端部ep2。在一些实施方式中，第二接触电极cne2可以位于第二电极elt2上以电连接到第二电极elt2。发光元件ld的第二端部ep2可以通过第二接触电极cne2连接到第二电极elt2。
114.图4是示出根据本公开的一些实施方式的显示面板dpn的平面图。例如，图4示出了可以设置在图1中所示的显示设备dd中的显示面板dpn的一些实施方式。
115.参考图1至图4，显示面板dpn可以包括布置在显示区域da中的扫描线sl、数据线dl和像素px、布置在非显示区域na的第一焊盘区域pa1中的第一焊盘pad1以及布置在非显示区域na的第二焊盘区域pa2中的第二焊盘pad2。非显示区域na是除显示区域da之外的区域。在示例中，非显示区域na可以是位于显示区域da的外围处的区域。
116.此外，显示面板dpn可以包括从第一焊盘区域pa1延伸到显示区域da的第一线cl1以及将第一线cl1连接到显示区域da的第一信号线sli1的第二线cl2。在一些实施方式中，第一信号线sli1可以包括扫描线sl，并且第一焊盘pad1可以包括扫描信号分别输入到其的扫描焊盘。第一线cl1和第二线cl2可以是将扫描焊盘分别连接到扫描线sl的连接线。
117.扫描线sl中的每个可以沿着第一方向dr1在显示区域da中延伸。此外，扫描线sl可以沿着第二方向dr2顺序布置在显示区域da中。第一方向dr1和第二方向dr2可以是彼此交叉(例如，彼此正交)的方向。在一些实施方式中，第一方向dr1可以是显示区域da的横向方向(例如，行方向或水平方向)，并且第二方向dr2可以是显示区域da的纵向方向(例如，列方向或竖直方向)。至少一个扫描线sl可以位于每个像素行上，并且扫描线sl可以连接到相应像素行的像素px。
118.数据线dl(也可称为第二信号线sli2)可在显示区域da中布置成与扫描线sl交叉。例如，数据线dl的每一个可以沿着第二方向dr2在显示区域da中延伸。此外，数据线dl可以沿着第一方向dr1顺序布置在显示区域da中。例如，至少一个数据线dl可以位于每个像素列上，并且数据线dl可以连接到相应像素列的像素px。
119.此外，数据线dl可以连接到相应的第二焊盘pad2。在一些实施方式中，数据线dl可以经由扇出区域fa1从第二焊盘区域pa2延伸到显示区域da，在扇出区域fa1中，至少一些数据线dl之间的距离(或间距)改变。例如，数据线dl可以布置和/或形成为数据线dl朝向显示区域da扩散使得一个数据线dl与相邻数据线dl的距离在扇出区域fa1中逐渐加宽的形式。
120.第一焊盘区域pa1可以位于显示区域da的第一方向dr1上的一侧处。在示例中，第一焊盘区域pa1可以位于显示区域da的左侧(或右侧)处。
121.第一焊盘区域pa1可以包括第一焊盘pad1。第一焊盘pad1可以沿着第二方向dr2布置在第一焊盘区域pa1中。此外，第一焊盘区域pa1还可以包括附加组件。例如，第一焊盘区域pa1还可以包括位于第一焊盘pad1和显示区域da之间的抗静电电路元件。
122.第一线cl1可以连接到相应的第一焊盘pad1，并且可以从第一焊盘区域pa1延伸到显示区域da。例如，每个第一线cl1可以沿着第一方向dr1从第一焊盘区域pa1紧接地延伸到显示区域da。在一些实施方式中，第一线cl1可以以与第一焊盘pad1相同的间距沿着第二方
向dr2布置在从第一焊盘区域pa1延续到显示区域da的区域中(例如，布置在第一焊盘区域pa1和显示区域da之间的边界区域中，该边界区域包括第一焊盘区域pa1和显示区域da彼此接触的区域)。
123.此外，在显示区域da的内部，第一线cl1可以仅布置在与对应于第一焊盘区域pa1的区域(例如，与第一焊盘区域pa1相邻的区域)对应的子显示区域中。例如，显示区域da可以包括第一子显示区域sda1和至少一个第二子显示区域sda2，第一子显示区域sda1与第一焊盘区域pa1所处的区域(例如，在第二方向dr2上与第一焊盘区域pa1重叠的区域a或第一区域)对应，至少一个第二子显示区域sda2与另一区域(例如，在第二方向dr2上不与第一焊盘区域pa1重叠的至少一个区域b或第二区域)对应。此外，在一些实施方式中，第一线cl1可以仅布置在第一子显示区域sda1和第二子显示区域sda2中的第一子显示区域sda1中。
124.在一些实施方式中，在第二方向dr2上，第一焊盘区域pa1可以具有与显示区域da的长度的约一半(例如，显示区域da的总纵向长度的一半)对应的长度，并且可以设置在与显示区域da的中央区域对应的位置处。第一焊盘区域pa1的区域长度(例如，第二方向dr2上的长度)可以根据第一焊盘pad1的最小或合适间距等而改变。
125.例如，当假设4k个(k是正整数)像素行位于显示区域da中时，与4k个像素行的约一半对应的像素行(例如，2k个像素行)可以位于与第一焊盘区域pa1的位置对应的第一子显示区域sda1中，并且其他像素行可以分开地位于定位在第一子显示区域sda1的相对于第二方向dr2的相应侧处的两个第二子显示区域sda2中。在示例中，k个像素行可以位于两个第二子显示区域sda2中的每一个中。用于连接位于4k个像素行上的4k个扫描线sl的4k个第一线cl1可以全部位于第一子显示区域sda1中。4k个第一线cl1可以通过相应的4k个第二线cl2分别连接到位于第一子显示区域sda1或第二子显示区域sda2中的扫描线sl。
126.第一线cl1可以通过第二线cl2分别连接到扫描线sl。例如，连接到第一第一焊盘pad1的第一第一线cl1[1]可以在显示区域da的内部连接到第二线cl2中的任何一个(例如，相应的一个)，并且可以通过一个第二线cl2连接到布置在第一像素行上的第一扫描线sl[1]。类似地，连接到其他第一焊盘pad1的第一线cl1也可以通过不同的第二线cl2分别连接到布置在不同像素行上的扫描线sl。例如，连接到第n(n是正整数)第一焊盘pad1的第n第一线cl1[n]可以在显示区域da的内部连接到第二线cl2中的任何一个(例如，相应的一个)第二线cl2，并且可以通过一个第二线cl2连接到布置在第n像素行上的第n扫描线sl[n]。
[0127]
在一些实施方式中，第一线cl1分别具有仅足够连接在第一焊盘pad1和第二线cl2之间的长度，并且可以具有不同的相应长度。替代地，第一线cl1可具有彼此基本相等或相似的长度，而考虑到相应的第一焊盘pad1和相应的第二线cl2的连接点之间的长度(或距离)。例如，第一线cl1可以在第一子显示区域sda1中沿着第一方向dr1以相等的长度延伸。当第一线cl1以相等的长度延伸时，可以均衡形成在第一子显示区域sda1中的寄生电容。
[0128]
第二线cl2可以在显示区域da中布置成与第一线cl1和扫描线sl交叉，并且将第一线cl1连接到相应的扫描线sl。例如，每个第二线cl2可以在第二方向dr2上在显示区域da中延伸，以与每个第一线cl1和每个扫描线sl交叉。因此，第二线cl2可以连接到第一线cl1和扫描线sl。
[0129]
在一些实施方式中，至少一些第二线cl2可以仅位于与显示区域da的部分区域对应的子显示区域中，同时具有足以分别连接第一线cl1和扫描线sl的长度。例如，连接在位
于第一子显示区域sda1中的扫描线sl和与其对应的第一焊盘pad1之间的第二线cl2仅位于第一子显示区域sda1中，并且可不位于第二子显示区域sda2中。
[0130]
替代地，第二线cl2可具有彼此基本相等或相似的长度，而不考虑到第一线cl1和扫描线sl的各个连接点之间的长度(或距离)。例如，第二线cl2可以在显示区域da中沿着第二方向dr2以基本上相等的长度延伸，并且可以布置在第一子显示区域sda1和第二子显示区域sda2中。在示例中，每个第二线cl2可以穿过第一子显示区域sda1和第二子显示区域sda2两者。当第二线cl2在显示区域da中以基本上相等的长度和/或以基本上相等的距离布置时，可以均衡形成在显示区域da中的寄生电容。因此，可以减小或防止像素px的特性偏差。
[0131]
根据以上所述，第一线cl1可以从第一焊盘区域pa1紧接地延伸到显示区域da，而不在第一焊盘区域pa1和显示区域da之间安置扇出区域，在扇出区域中，至少一些第一线cl1之间的距离(或间距)改变(例如，加宽)。例如，第一焊盘区域pa1可以位于显示区域da的一侧处以与显示区域da接触，并且第一线cl1可以延伸到显示区域da，同时以恒定的距离穿过第一焊盘区域pa1和显示区域da之间的边界区域。因此，可以减小显示设备dd的非显示区域na(例如，显示面板dpn的左非显示区域和/或右非显示区域)的尺寸。
[0132]
同时，尽管已经根据一些实施方式描述了其中通过使用第一线cl1和第二线cl2将第一焊盘pad1和扫描线sl彼此连接的结构，但是如图4中所示，通过第一线cl1和第二线cl2连接到第一焊盘pad1的第一信号线sli1不限于扫描线sl。例如，当除了扫描线sl之外的其他栅极线(例如，发射控制线、初始化控制线和/或感测控制线)也位于显示区域da中时，其他栅极线可以以与扫描线sl相同或类似的方式通过第一方向dr1上的连接线并且通过第二方向dr2上的连接线连接到相应的第一焊盘pad1。
[0133]
第二焊盘区域pa2可以位于显示区域da的在第二方向dr2上的一侧处。例如，第二焊盘区域pa2可以位于显示区域da的上侧(或下侧)处。
[0134]
第二焊盘区域pa2可以包括第二焊盘pad2。第二焊盘pad2可以沿着第一方向dr1布置在第二焊盘区域pa2中。
[0135]
第二焊盘pad2可以连接到相应的数据线dl。例如，第一第二焊盘pad2可以连接到第一数据线dl[1](或第一子数据线)，并且第m(m是正整数)第二焊盘pad2可以连接到第m数据线dl[m](或第m子数据线)。
[0136]
图5是示出根据本公开的一些实施方式的显示面板dpn的平面图。例如，图5示出了可以设置在图1中所示的显示设备dd中的显示面板dpn的一些实施方式。
[0137]
参考图1、图2和图5，显示面板dpn可以包括布置在显示区域da中的扫描线sl、数据线dl和像素px、布置在非显示区域na的第一焊盘区域pa1'中的第一焊盘pad1'以及布置在非显示区域na的第二焊盘区域pa2'中的第二焊盘pad2'。
[0138]
此外，显示面板dpn可以包括从第一焊盘区域pa1'延伸到显示区域da的第一线cl1'以及将第一线cl1'连接到显示区域da的第一信号线sli1'的第二线cl2'。在一些实施方式中，第一信号线sli1'可以包括数据线dl，并且第一焊盘pad1'可以包括数据信号分别输入到其的数据焊盘。第一线cl1'和第二线cl2'可以是将数据焊盘分别连接到数据线dl的连接线。
[0139]
扫描线sl(也称为第二信号线sli2')中的每个可以沿着第二方向dr2'在显示区域
da中延伸。此外，扫描线sl可以沿着第一方向dr1'顺序布置在显示区域da中。第一方向dr1'和第二方向dr2'可以是彼此交叉(例如，彼此正交)的方向。在一些实施方式中，第一方向dr1'可以是显示区域da的纵向方向(例如，列方向或竖直方向)，并且第二方向dr2'可以是显示区域da的横向方向(例如，行方向或水平方向)。至少一个扫描线sl可以位于每个像素行上，并且扫描线sl可以连接到相应像素行的像素px。
[0140]
此外，扫描线sl可以连接到相应的第二焊盘pad2'。在一些实施方式中，扫描线sl可以经由扇出区域fa2从第二焊盘区域pa2'延伸到显示区域da，在扇出区域fa2中，至少一些扫描线sl之间的距离(或间距)改变。例如，扫描线sl可以布置和/或形成为扫描线sl朝向显示区域da扩散使得相邻扫描线sl之间的距离在扇出区域fa2中(例如，向显示区域da)逐渐加宽的形式。
[0141]
数据线dl可以在显示区域da中布置成与扫描线sl交叉。例如，数据线dl的每一个可以沿着第一方向dr1'延伸。此外，数据线dl可以沿着第二方向dr2'顺序布置在显示区域da中。至少一个数据线dl可以位于每个像素列上，并且数据线dl可以连接到相应像素列的像素px。
[0142]
第一焊盘区域pa1'可以位于显示区域da的第一方向dr1'上的一侧处。在示例中，第一焊盘区域pa1'可以位于显示区域da的上侧(或下侧)处。
[0143]
第一焊盘区域pa1'可以包括第一焊盘pad1'。第一焊盘pad1'可以沿着第二方向dr2'布置在第一焊盘区域pa1'中。在一些实施方式中，第一焊盘区域pa1'还可以包括附加组件。例如，第一焊盘区域pa1'还可以包括位于第一焊盘pad1'和显示区域da之间的抗静电电路元件。
[0144]
第一线cl1'可以连接到相应的第一焊盘pad1'，并且可以从第一焊盘区域pa1'延伸到显示区域da。例如，每个第一线cl1'可以沿着第一方向dr1'从第一焊盘区域pa1'紧接地延伸到显示区域da。在一些实施方式中，第一线cl1'可以沿着第二方向dr2'以与第一焊盘pad1'相同的间距布置在从第一焊盘区域pa1'延续或连接到显示区域da的区域中(例如，第一焊盘区域pa1'和显示区域da之间的边界区域，其包括第一焊盘区域pa1'和显示区域da彼此接触的区域)。
[0145]
此外，在显示区域da的内部，第一线cl1'可以仅布置在与对应于第一焊盘区域pa1'的区域(例如，与第一焊盘区域pa1'相邻的区域)对应的子显示区域中。例如，显示区域da可以包括第一子显示区域sda1'和至少一个第二子显示区域sda2'，第一子显示区域sda1'与其中第一焊盘区域pa1'所处的区域(例如，在第一方向dr1'上与第一焊盘区域pa1'重叠的区域c)对应，至少一个第二子显示区域sda2'与一个或多个其他区域(例如，在第一方向dr1'上不与第一焊盘区域pa1'重叠或者位于区域c的相对于第二方向dr2'的任一侧或两侧上的至少一个区域d)对应。此外，第一线cl1'可以仅布置在第一子显示区域sda1'和第二子显示区域sda2'中的第一子显示区域sda1'中。
[0146]
在一些实施方式中，在第二方向dr2'上，第一焊盘区域pa1'可以具有与显示区域da的长度(例如，显示区域da的横向长度)的约一半对应的长度，并且可以设置在与显示区域da的中央区域大致对应的位置处。第一焊盘区域pa1'的区域长度(例如，第二方向dr2'上的长度)可以根据第一焊盘pad1'的合适的或最小的间距等而改变。
[0147]
例如，当假设4l个(l是正整数)像素列位于显示区域da中时，与4l个像素列的约一
半(例如，2l个像素列)对应的像素列可以位于与第一焊盘区域pa1'所处的区域c对应的第一子显示区域sda1'中，并且其他像素列可以分开地位于定位在第一子显示区域sda1'的相对于第二方向dr2'的相应侧处的两个第二子显示区域sda2'中。在示例中，l个像素列可以位于两个第二子显示区域sda2'中的每一个中。与4l个像素列对应的用于连接4l个数据线dl(或4l
×
p个(p是位于每个像素列上的子像素spx的数目)子数据线)的4l(或4l
×
p)个第一线cl1'都可以位于第一子显示区域sda1'中。4l(或4l
×
p)个第一线cl1'可以通过不同的第二线cl2'分别连接到位于第一子显示区域sda1'或第二子显示区域sda2'中的数据线dl。
[0148]
另外，当假设q个(q是正整数)感测线senl位于显示区域da中时，连接到相应的感测线senl的感测焊盘可以进一步位于第一焊盘区域pa1'中。此外，分别在第一方向dr1'和第二方向dr2'上延伸的第一感测连接线和第二感测连接线可以进一步位于显示区域da中，以将感测线senl连接到相应的感测焊盘。感测焊盘可以通过第一感测连接线和第二感测连接线以类似于第一焊盘pad1'的方式连接到相应的感测线senl。
[0149]
第一线cl1'可以通过第二线cl2'分别连接到数据线dl。例如，连接到第一第一焊盘pad1'的第一第一线cl1'[1]可以在显示区域da的内部连接到第二线cl2'中的任何一个(例如，相应的一个)，并且可以通过相应的第二线cl2'连接到与第一像素列对应的第一数据线dl[1](或第一子数据线)。类似地，连接到其他第一焊盘pad1'的第一线cl1'也可以通过不同的第二线cl2'连接到不同的数据线dl。例如，连接到第m(m是正整数)第一焊盘pad1'的第一线(例如，第m第一线)cl1'[m]可以在显示区域da的内部连接到第二线cl2'中的任何一个(例如，相应的一个)第二线cl2'，并且可以通过一个第二线cl2连接到第m数据线dl[m](或第m子数据线)。
[0150]
在一些实施方式中，第一线cl1'分别具有实际上刚好足以能够连接到第一焊盘pad1'和第二线cl2'的长度，并且第一线cl1'可以具有不同的相应长度。替代地，第一线cl1'可以具有彼此基本相等或相似的长度。例如，第一线cl1'可以沿着第一方向dr1'以相等的长度在第一子显示区域sda1'中延伸。当第一线cl1'以相等的长度延伸时，可以均衡形成在第一子显示区域sda1'中的寄生电容。
[0151]
第二线cl2'可以在显示区域da中布置成与第一线cl1'和数据线dl交叉，并且可以将第一线cl1'连接到相应的数据线dl。例如，每个第二线cl2'可以在第二方向dr2'上在显示区域da中延伸，以与每个第一线cl1'和每个数据线dl交叉。因此，第二线cl2'可以连接到第一线cl1'和数据线dl。
[0152]
在一些实施方式中，至少一些第二线cl2'可以仅位于与显示区域da的部分区域对应的子显示区域中，同时具有足以分别连接第一线cl1'和数据线dl的长度。例如，连接在位于第一子显示区域sda1'中的数据线dl和与其对应的第一焊盘pad1'之间的第一线cl1'仅位于第一子显示区域sda1'中，并且可不位于第二子显示区域sda2'中。
[0153]
替代地，第二线cl2'可以在显示区域da中具有彼此基本相等或相似的长度。例如，第二线cl2'可以沿着第二方向dr2'在显示区域da中以相等的长度延伸，并且可以布置在第一子显示区域sda1'和第二子显示区域sda2'中。在示例中，每个第二线cl2'可以穿过第一子显示区域sda1'和第二子显示区域sda2'两者。当第二线cl2'以相等的长度和/或相等的距离布置在显示区域da中时，可以均衡形成在显示区域da中的寄生电容。
[0154]
根据以上所述，第一线cl1'可以从第一焊盘区域pa1'紧接地延伸到显示区域da，
而不在第一焊盘区域pa1'和显示区域da之间安置扇出区域，在扇出区域中，至少一些第一线cl1'之间的距离(或间距)改变(例如，加宽)。例如，第一焊盘区域pa1'可以位于显示区域da的一侧处以与显示区域da接触，并且第一线cl1'可以延伸到显示区域da，同时以彼此恒定的距离穿过第一焊盘区域pa1'和显示区域da之间的边界区域。因此，可以减小显示设备dd的非显示区域na(例如，显示面板dpn的上非显示区域和/或下非显示区域)。
[0155]
第二焊盘区域pa2'可以位于显示区域da的在第二方向dr2'上的一侧处。例如，第二焊盘区域pa2'可以位于显示区域da的左侧(或右侧)处。
[0156]
第二焊盘区域pa2'可以包括第二焊盘pad2'。第二焊盘pad2'可以沿着第一方向dr1'布置在第二焊盘区域pa2'中。
[0157]
第二焊盘pad2'可以连接到相应的扫描线sl。例如，第一第二焊盘pad2'可以连接到第一扫描线sl[1]，并且第n第二焊盘pad2'可以连接到第n扫描线sl[n]。
[0158]
图6是示出根据本公开的一些实施方式的显示面板dpn的平面图。例如，图6示出了可以设置在图1中所示的显示设备dd中的显示面板dpn的一些实施方式。在图6中所示的一些实施方式中，将省略与上述实施方式(例如，图4和图5中所示的实施方式)的组件类似或相同的组件的详细描述。
[0159]
参考图1至图6，第一焊盘pad1可以通过第一线cl1和第二线cl2连接到扫描线sl，并且第二焊盘pad2可以通过第三线cl3和第四线cl4连接到数据线dl，而不在第一焊盘区域pa1和显示区域da之间或在第二焊盘区域pa2和显示区域da之间设置任何扇出区域，扇出区域是其中第一线cl1或第三线cl3之间的距离(或间距)改变(例如，加宽)的区域。例如，第一线cl1和第三线cl3可以分别从第一焊盘区域pa1和第二焊盘区域pa2紧接地延伸到显示区域da，并且可以分别在第一焊盘区域pa1和显示区域da之间的边界区域中以及第二焊盘区域pa2和显示区域da之间的边界区域中以恒定的距离布置(例如，可以具有恒定的间距)。此外，第二线cl2可以连接在第一线cl1和扫描线sl之间，并且第四线cl4可以连接在第三线cl3和数据线dl之间。
[0160]
在一些实施方式中，如图6中所示，扫描线sl可以是连接到像素px的第一信号线sli1，并且数据线dl可以是连接到像素px的第二信号线sli2。图6中所示的第一焊盘区域pa1、第一子显示区域sda1和第二子显示区域sda2可以是分别对应于图4中所示的第一焊盘区域pa1、第一子显示区域sda1和第二子显示区域sda2的区域。图6中所示的第二焊盘区域pa2、第三子显示区域sda3和第四子显示区域sda4可以是分别对应于图5中所示的第一焊盘区域pa1'、第一子显示区域sda1'和第二子显示区域sda2'的区域。类似地，图6中所示的第一焊盘pad1、第一线cl1和第二线cl2可以是分别对应于图4中所示的第一焊盘pad1、第一线cl1和第二线cl2的组件，同时图6中所示的第二焊盘pad2、第三线cl3和第四线cl4可以是分别对应于图5中所示的第一焊盘pad1'、第一线cl1'和第二线cl2'的组件。
[0161]
第一焊盘区域pa1可以位于显示区域da的在第一方向dr1上的一侧处，并且第一焊盘pad1可以沿着第二方向dr2布置在第一焊盘区域pa1中。第一焊盘pad1可以连接到相应的第一线cl1。在一些实施方式中，第一方向dr1可以是显示区域da的横向方向(例如，行方向或水平方向)，并且第二方向dr2可以是显示区域da的纵向方向(例如，列方向或竖直方向)。
[0162]
第一线cl1可以沿着第一方向dr1从第一焊盘区域pa1延伸到显示区域da。在显示区域da的内部处，第一线cl1位于第一子显示区域sda1中，并且可不位于第二子显示区域
sda2中。
[0163]
第一子显示区域sda1可以是相对于第二方向dr2与其中第一焊盘区域pa1所处的区域a对应的子显示区域，并且第二子显示区域sda2可以是相对于第二方向dr2与一个或多个其他区域(例如，一个或多个区域b)对应的子显示区域。在一些实施方式中，第一线cl1可以沿着第二方向dr2以与第一焊盘pad1相同的间距布置在从第一焊盘区域pa1延续到显示区域da的区域中。第一线cl1可以连接到相应的第二线cl2。
[0164]
第二线cl2可以在显示区域da中布置成与第一线cl1和扫描线sl交叉。因此，第二线cl2可以将第一线cl1连接到相应的扫描线sl。例如，第二线cl2中的每个可以在第二方向dr2上延伸，并且第二线cl2可以在第二线cl2与第一线cl1和扫描线sl交叉的点处分别连接到第一线cl1和扫描线sl。
[0165]
第二焊盘区域pa2可以位于显示区域da的相对于第二方向dr2的一侧处，并且第二焊盘pad2可以沿着第一方向dr1布置在第二焊盘区域pa2中。第二焊盘pad2可以连接到相应的第三线cl3。
[0166]
第三线cl3可以沿着第二方向dr2从第二焊盘区域pa2延伸到显示区域da。在显示区域da的内部处，第三线cl3位于第三子显示区域sda3中，并且可不位于第四子显示区域sda4中。
[0167]
第三子显示区域sda3可以是与对应于第二焊盘区域pa2的区域c对应的子显示区域，并且第四子显示区域sda4可以是相对于第一方向dr1与除区域c之外的一个或多个其他区域对应的子显示区域。例如，第三子显示区域sda3可以是相对于第二发现dr2与对应于第二焊盘区域pa2的区域c对应的子显示区域，并且第四子显示区域sda4可以是与区域d对应的子显示区域，区域d在第一方向dr1上与区域c分离并且与区域c相邻。在一些实施方式中，第三线cl3可以沿着第一方向dr1以与第二焊盘pad2相同的间距布置在从第二焊盘区域pa2延续到显示区域da的区域中。第三线cl3可以分别连接到第四线cl4。
[0168]
第四线cl4可以在显示区域da中布置成与第三线cl3和数据线dl交叉。因此，第四线cl4可以将第三线cl3连接到相应的数据线dl。例如，第四线cl4中的每一个可以在第一方向dr1上延伸，并且第四线cl4可以在第四线cl4与第三线cl3和数据线dl交叉的相应点处分别连接到第三线cl3和数据线dl。
[0169]
图7是示出根据本公开的一些实施方式的显示区域da的平面图。例如，图7示出了根据图4中所示的一些实施方式的包括第一线cl1和第二线cl2的显示区域da的一部分(例如，第一子显示区域sda1)。在图7中，将基于其中布置有四个像素px的四个像素区域pxa并且基于位于像素区域pxa外围处的第一线区域la1和第二线区域la2的部分来描述显示区域da。
[0170]
在一些实施方式中，第一线区域la1和第二线区域la2可不与像素px分别位于其中的像素区域pxa重叠。例如，第一线区域la1和第二线区域la2中的每一个可不与相邻像素px的像素电路pxc和发光单元emu重叠。在其他实施方式中，第一线区域la1和第二线区域la2中的至少一个可以与至少一个相邻的像素区域pxa重叠。例如，第一线区域la1和/或第二线区域la2可以与相邻像素px的发光单元emu部分地重叠。
[0171]
在图7中，将通过假设每个像素区域pxa包括与其对应的扫描线sl、数据线dl、感测线senl、第一电力线pl1和/或第二电力线pl2来描述根据本公开的一些实施方式的显示区
域da的结构。然而，扫描线sl、数据线dl、感测线senl、第一电力线pl1和/或第二电力线pl2可以被认为是不位于像素区域pxa中的组件，而是与第一线cl1和/或第二线cl2一起位于第一线区域la1和/或第二线区域la2中。也就是说，每个像素区域pxa可以是包括构成相应像素px的子像素spx的像素电路pxc和发光单元emu的区域，并且可以是选择性地包括连接到子像素spx的至少一个信号线和/或至少一个电力线的区域。
[0172]
参考图1至图7，显示区域da可以包括像素区域pxa以及第一线区域la1和第二线区域la2，像素px分别定位和/或形成在像素区域pxa中，第一线区域la1和第二线区域la2分别位于相邻的像素区域pxa之间。
[0173]
每个像素px可以包括多个子像素spx。在示例中，每个像素px可以包括第一子像素spx1、第二子像素spx2和第三子像素spx3。其中形成像素px的像素区域pxa可以包括其中形成有子像素spx的像素电路pxc和发光单元emu的区域。
[0174]
在每个像素px包括多个子像素spx的情况下，多个子数据线可以形成在每个像素列上。例如，每个数据线dl可以包括连接到相应像素列的第一子像素spx1的第一子数据线d1、连接到相应像素列的第二子像素spx2的第二子数据线d2以及连接到相应像素列的第三子像素spx3的第三子数据线d3。
[0175]
每个子像素spx可以包括像素电路pxc和发光单元emu。例如，第一子像素spx1可以包括第一像素电路pxc1和第一发光单元emu1，第二子像素spx2可以包括第二像素电路pxc2和第二发光单元emu2，并且第三子像素spx3可以包括第三像素电路pxc3和第三发光单元emu3。子像素spx的像素电路pxc可以位于每个像素区域pxa的像素电路层(例如，图8中所示的像素电路层pcl)中，并且子像素spx的发光单元emu可以位于每个像素区域pxa的显示层(例如，图8中所示的显示层dpl)中，以与相应的像素电路pxc重叠。
[0176]
第一像素电路pxc1、第二像素电路pxc2和第三像素电路pxc3可以位于像素区域pxa的像素电路区域pxca中，并且可以沿着第二方向dr2布置。在一些实施方式中，第三像素电路pxc3可以相对于第二方向dr2位于像素电路区域pxca的中间中，并且第一像素电路pxc1和第二像素电路pxc2可以位于第三像素电路pxc3的在第二方向dr2上的相应侧处。然而，在一些实施方式中，可以改变第一像素电路pxc1、第二像素电路pxc2和第三像素电路pxc3的位置和/或布置顺序。
[0177]
第一像素电路pxc1、第二像素电路pxc2和第三像素电路pxc3可以公共连接到相应的扫描线sl(例如，相应像素行的扫描线sl)，并且可以连接到不同的数据线。例如，第一像素电路pxc1可以连接到第一子数据线d1，第二像素电路pxc2可以连接到第二子数据线d2，并且第三像素电路pxc3可以连接到第三子数据线d3。
[0178]
此外，如图2中所示，在每个像素电路pxc还连接到感测线senl的情况下，显示区域da还可以包括分别形成在至少一个像素列上的感测线senl。例如，可以针对每个像素列形成一个感测线senl。感测线senl可以公共连接到相应像素列的像素电路pxc。
[0179]
第一像素电路pxc1、第二像素电路pxc2和第三像素电路pxc3可以公共连接到第一电力线pl1。在一些实施方式中，可以针对每个像素列形成第一电力线pl1，并且第一电力线pl1可以沿着第二方向dr2延伸。然而，本公开不限于此。
[0180]
第一像素电路pxc1、第二像素电路pxc2和第三像素电路pxc3可以分别通过第一接触孔ch1连接到第一发光单元emu1、第二发光单元emu2和第三发光单元emu3。
[0181]
第一发光单元emu1、第二发光单元emu2和第三发光单元emu3可以连接到相应的像素电路pxc和第二电力线pl2。在一些实施方式中，第二电力线pl2可以包括针对每个像素列形成的第2a电力线pl2a以及针对每个像素行形成的第2b电力线pl2b。第2a电力线pl2a和第2b电力线pl2b可以彼此连接。
[0182]
第一发光单元emu1、第二发光单元emu2和第三发光单元emu3可以沿着第一方向dr1布置在每个像素区域pxa中。在一些实施方式中，第一发光单元emu1、第二发光单元emu2和第三发光单元emu3可以沿着第一方向dr1顺序地定位。第一发光单元emu1、第二发光单元emu2和第三发光单元emu3可以与至少一个信号线(例如，相应的扫描线sl、相应的数据线dl和/或相应的感测线senl)和/或至少一个电力线(例如，第一电力线pl1和/或第二电力线pl2)重叠或者可以不与至少一个信号线(例如，相应的扫描线sl、相应的数据线dl和/或相应的感测线senl)和/或至少一个电力线(例如，第一电力线pl1和/或第二电力线pl2)重叠。此外，第一发光单元emu1、第二发光单元emu2和第三发光单元emu3可以与至少一个第一线cl1和/或至少一个第二线cl2重叠或者可以不与至少一个第一线cl1和/或至少一个第二线cl2重叠。
[0183]
同时，尽管如图7中所示已经公开了其中子像素spx的像素电路pxc和发光单元emu沿着不同方向布置的一些实施方式，但是本公开不限于此。例如，子像素spx的像素电路pxc和发光单元emu分别位于像素电路层和显示层中，并且可以以各种方式布置，以有效地利用每个层的空间。
[0184]
在示例中，像素电路pxc可以分别位于像素电路pxc可以连接到发光单元emu的位置处的电路区域中，并且可以被紧凑地设计，使得在像素电路层的每个像素区域pxa中减小或优化每个像素电路pxc的面积。因此，可以增加像素电路层的空间的利用。例如，当像素电路区域pxca减小时，可以确保用于在相邻像素行之间形成第一线区域la1(例如，横向线区域)的线空间，并且可以在每个第一线区域la1中形成至少一个第一线cl1。类似地，可以确保用于在相邻像素列之间形成第二线区域la2的线空间，并且可以在每个第二线区域la2中形成至少一个第二线cl2。
[0185]
第一线区域la1可以定位在位于显示区域da中的像素行中的至少一些相邻像素行之间，并且第一线区域la1中的每一个可以在第一方向dr1上延伸。在示例中，每个第一线区域la1可以位于两个相邻像素行的像素电路区域pxca之间。
[0186]
例如，如图4中所示，当第一线cl1位于第一子显示区域sda1中时，第一线区域la1可以位于布置在第一子显示区域sda1中的像素行之间的区域中和/或第一子显示区域sda1和第二子显示区域sda2之间的边界区域中，并且第一线cl1可以分开地形成在第一线区域la1中。同时，如图5中所示，当第一线cl1'沿纵向方向延伸时，纵向上的第一线区域(例如，纵向线区域)可以位于布置在第一子显示区域sda1'中的像素列之间的区域中和/或第一子显示区域sda1'和第二子显示区域sda2'之间的边界区域中，并且第一线cl1'可以在纵向方向上分开地形成在第一线区域中。
[0187]
第一线cl1可以沿着第一方向dr1在第一线区域la1中的每个中延伸。例如，第一线cl1中的每一个可以在显示区域da的内部沿着第一方向dr1延伸，并且第一线cl1可以基本上彼此平行地布置。每个第一线cl1可以在与第二线cl2重叠的区域(例如，第一线cl1与第二线cl2交叉的区域)中连接到与其对应的任何第二线cl2。
[0188]
在一些实施方式中，第一线cl1可以在与扫描线sl相同的层中定位成与扫描线sl间隔开。同时，如图5中所示，当第一线cl1'沿着与数据线dl相同的方向延伸时，第一线cl1'可以在与数据线dl相同的层中定位成与数据线dl间隔开。
[0189]
第二线区域la2可以定位在位于显示区域da中的像素列中的至少一些相邻像素列之间，并且第二线区域la2中的每一个可以沿着第二方向dr2延伸。在示例中，每个第二线区域la2可以位于两个相邻像素列的像素电路区域pxca之间。
[0190]
例如，第二线区域la2(例如，纵向线区域)可以定位在位于显示区域da中的至少一些相邻像素列之间，并且第二线cl2可以分开地位于第二线区域la2中。同时，如图5中所示，当第二线cl2'沿着横向方向延伸时，可以确保位于显示区域da中的像素行中的至少一些相邻像素行之间的横向方向上的第二线区域(例如，横向线区域)，并且第二线cl2'可以在横向方向上分开地位于第二线区域中。
[0191]
第二线cl2可以沿着第二方向dr2在第二线区域la2中的每个中延伸。例如，第二线cl2中的每一个可以在显示区域da内部沿着第二方向dr2延伸，并且第二线cl2可以基本上彼此平行地布置。第二线cl2可以在第一线区域la1和第二线区域la2彼此交叉的区域中连接到第一线cl1。
[0192]
在一些实施方式中，第二线cl2可以在与数据线dl相同的层中定位成与数据线dl间隔开。同时，如图5中所示，当第二线cl2'沿着与扫描线sl相同的方向延伸时，第二线cl2'可以在与扫描线sl相同的层中定位成与扫描线sl间隔开。
[0193]
图8是示出根据本公开的一些实施方式的显示面板dpn的剖视图。例如，图8基于位于显示区域da中的任何像素区域pxa、第一线区域la1和第二线区域la2示出了显示面板dpn的一部分。此外，当像素区域pxa的一部分被公开时，示意性地示出了位于像素区域pxa中的任何一个子像素spx(例如，第一子像素spx1)的一部分。子像素spx具有基本上彼此相似的截面结构，并且在其他实施方式中，可以改变构成每个子像素spx的电路元件以及包括在电路元件中的电极的尺寸、位置和/或形状。
[0194]
在图8中，设置在任何一个子像素spx中的第一晶体管m1被示出为可以位于像素电路层pcl中的像素元件的示例，并且连接到子像素spx的发光单元emu的第二电力线pl2(例如，第2b电力线pl2b)被示出为可以位于像素电路层pcl中的线的示例。此外，在图8中，分别位于第一线区域la1和第二线区域la2中的多个第一线cl1和多个第二线cl2被示出为可以位于像素电路层pcl中的线的示例。
[0195]
参考图1至图8，显示面板dpn可以包括基础层bsl、像素电路层pcl和显示层dpl。像素电路层pcl和显示层dpl可以位于基础层bsl上以彼此重叠。在示例中，像素电路层pcl和显示层dpl可以顺序地位于基础层bsl的一个表面上。
[0196]
此外，显示面板dpn还可以包括显示层dpl上的滤色器层cfl和/或封装层enc(或保护层)。在一些实施方式中，滤色器层cfl和/或封装层enc可以形成在基础层bsl的其上形成有像素电路层pcl和显示层dpl的表面上方或者直接在基础层bsl的其上形成有像素电路层pcl和显示层dpl的表面上，但本公开不限于此。
[0197]
构成每个像素px的子像素spx的像素电路pxc可以形成在像素电路层pcl的每个像素区域pxa中。例如，包括子像素spx的第一晶体管m1的多个电路元件可以形成在每个像素电路区域pxca中。在一些实施方式中，像素电路层pcl还可以包括第一晶体管m1的底部金属
层bml。
[0198]
至少一个第一线cl1(例如，多个第一线cl1)可以形成在每个第一线区域la1中。在一些实施方式中，第一线cl1可以与像素电路pxc的电路元件一起形成在基础层bsl上。例如，第一线cl1可以位于与第一晶体管m1的源电极se和漏电极de相同的层中，并且可以与源电极se和漏电极de基本上同时形成，或者与源电极se和漏电极de在相同的工艺中形成。
[0199]
至少一个第二线cl2(例如，多个第二线cl2)可以形成在像素电路层pcl的每个第二线区域la2中。在一些实施方式中，第二线cl2可以与像素电路pxc的电路元件一起形成在基础层bsl上。例如，第二线cl2可以位于与第一晶体管m1的底部金属层bml相同的层中，并且可以与底部金属层bml基本上同时形成，或者与底部金属层bml在相同的工艺中形成。
[0200]
此外，连接到子像素spx的信号线和/或电力线可以形成在像素电路层pcl中。例如，扫描线sl、数据线dl、感测线senl、第一电力线pl1和/或第二电力线pl2可以形成在像素电路层pcl中。
[0201]
此外，像素电路层pcl可以包括多个绝缘层。例如，像素电路层pcl可以包括依次位于基础层bsl的一个表面上的第一绝缘层ins1、第二绝缘层ins2、第三绝缘层ins3和/或第四绝缘层ins4。
[0202]
像素电路层pcl可以包括位于基础层bsl上并且包括第一晶体管m1的底部金属层bml的第一导电层。第一导电层可以位于基础层bsl和第一绝缘层ins1之间，并且可以包括与包括在子像素spx中的第一晶体管m1的栅电极ge和/或半导体图案scp重叠的底部金属层bml。在一些实施方式中，底部金属层bml可以连接到相应的第一晶体管m1的一个电极(例如，源电极se)。此外，第一导电层还可以包括线(例如，预定线)。例如，第一导电层可以包括在显示区域da中在第二方向dr2上延伸的线中的至少一些线。在示例中，第一导电层可以包括第一电力线pl1、感测线senl、数据线dl、第2a电力线pl2a和第二线cl2。
[0203]
第一绝缘层ins1可以位于基础层bsl的一个表面(包括第一导电层)上。第一绝缘层ins1可以减小杂质扩散到每个电路元件中的可能性或者防止杂质扩散到每个电路元件中。
[0204]
半导体层可以位于第一绝缘层ins1上。半导体层可以包括晶体管的半导体图案scp。例如，半导体层可以包括子像素spx中所包括的第一晶体管m1的半导体图案scp。每个半导体图案scp可以包括与相应晶体管的栅电极ge重叠的沟道区域以及位于沟道区域的相应侧处的第一导电区域和第二导电区域(例如，源极区域和漏极区域)。
[0205]
每个半导体图案scp可以由多晶硅、非晶硅、氧化物半导体等制成。在一些实施方式中，第一晶体管m1的半导体图案scp可以包括氧化物半导体。当第一晶体管m1的半导体图案scp由氧化物半导体形成时，可以改善第一晶体管m1的迁移率。
[0206]
第二绝缘层ins2可以位于半导体层之上。此外，第二导电层可以位于第二绝缘层ins2上。
[0207]
第二导电层可以包括晶体管的栅电极ge。此外，第二导电层还可以包括设置在像素电路pxc中的电容器cst中的每个的一个电极和/或桥接图案。
[0208]
第三绝缘层ins3可以位于第二导电层之上。此外，第三导电层可以位于第三绝缘层ins3上。
[0209]
第三导电层可以包括晶体管的源电极se和漏电极de。此外，第三导电层还可以包
括设置在像素电路pxc中的电容器cst中的每一个的一个电极、线(例如，预定线)和/或桥接图案。例如，第三导电层可以包括在显示区域da中在第一方向dr1上延伸的线中的至少一些线。在示例中，第三导电层可以包括扫描线sl、第2b电力线pl2b和第一线cl1。
[0210]
分别构成第一导电层至第三导电层的导电图案、电极和线中的每一个可以包括至少一种导电材料，从而具有导电性，并且构成导电图案、电极和线中的每一个的材料不受特别限制。在示例中，分别构成第一导电层至第三导电层的导电图案、电极和线中的每一个可以包括选自钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钛(ti)、钽(ta)、钨(w)和铜(cu)中的至少一种金属。在其他实施方式中，分别构成第一导电层至第三导电层的导电图案、电极和线中的每一个可包括各种导电材料。
[0211]
第四绝缘层ins4可以位于第三导电层之上。在一些实施方式中，第四绝缘层ins4可以包括有机绝缘层，并且可以平坦化像素电路层pcl的表面。
[0212]
显示层dpl可以位于第四绝缘层ins4上。
[0213]
第一绝缘层ins1、第二绝缘层ins2、第三绝缘层ins3和第四绝缘层ins4中的每一个可以配置为单层或多层，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，第一绝缘层ins1、第二绝缘层ins2、第三绝缘层ins3和第四绝缘层ins4中的每一个可以包括各种有机/无机绝缘材料，包括氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅(sio
x
ny)等。
[0214]
显示层dpl可以包括子像素spx的发光单元emu。例如，显示层dpl可以包括位于每个子像素spx的发射区域中的第一电极elt1和第二电极elt2、至少一个发光元件ld以及第一接触电极cne1和第二接触电极cne2。在一些实施方式中，每个发光单元emu可以包括如图3中所示的多个发光元件ld。
[0215]
此外，显示层dpl还可以包括依次位于基础层bsl的其上形成像素电路层pcl的一个表面上方的第五绝缘层ins5、第六绝缘层ins6、堤bnk、绝缘图案inp、光转换层ccl和/或第七绝缘层ins7。
[0216]
第五绝缘层ins5可以设置和/或形成在第四绝缘层ins4上。在一些实施方式中，第五绝缘层ins5可以具有与每个子像素spx的发射区域对应的开口部分或凹陷部分。例如，第五绝缘层ins5可以具有与每个子像素spx的发射区域对应的开口部分或凹陷部分，以围绕设置在发射区域中的发光元件ld。在其他实施方式中，第五绝缘层ins5可以形成为具有各自分别位于第一电极elt1和第二电极elt2的底部上的分离图案。
[0217]
第一电极elt1和第二电极elt2可以在发光元件ld的外围处在上方向(例如，第三方向dr3)上突出。第五绝缘层ins5以及在其顶部上的第一电极elt1和第二电极elt2可以在发光元件ld的外围处形成反射突出图案。因此，可以改善子像素spx的光效率。
[0218]
第五绝缘层ins5可以包括由无机材料制成的无机绝缘层或由有机材料制成的有机绝缘层。此外，第五绝缘层ins5可以配置为单层或多层。
[0219]
发光单元emu的第一电极elt1和第二电极elt2可以形成在第五绝缘层ins5上。例如，构成每个子像素spx的发光单元emu的第一电极elt1和第二电极elt2可以在相应子像素spx的发射区域中形成在第五绝缘层ins5的顶部上。
[0220]
每个第一电极elt1可以通过相应的第一接触孔ch1连接到相应的子像素spx的相应的第一晶体管m1，并且每个第二电极elt2可以通过相应的第二接触孔ch2连接到相应的
第二电力线pl2(例如，位于相应的像素行上的第2b电力线pl2b)。
[0221]
第一电极elt1和第二电极elt2中的每一个可以包括至少一种导电材料。在示例中，第一电极elt1和第二电极elt2中的每一个可以包括各种金属材料中的至少一种金属或包括其的任何合金、至少一种导电氧化物和导电聚合物中的至少一种导电材料，各种金属材料包括银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钛(ti)、钼(mo)、铜(cu)等，至少一种导电氧化物诸如为氧化铟锡(ito)、氧化铟锌(izo)、氧化铟锡锌(itzo)、氧化锌(zno)、掺杂铝的氧化锌(azo)、掺杂镓的氧化锌(gzo)、氧化锌锡(zto)、氧化镓锡(gto)和掺杂氟的氧化锡(fto)，导电聚合物诸如为pedot，但本公开不限于此。例如，第一电极elt1和第二电极elt2中的每一个可以包括另一种导电材料，包括碳纳米管、石墨烯等。也就是说，第一电极elt1和第二电极elt2中的每一个可以包括各种导电材料中的至少一种，从而具有导电性。此外，第一电极elt1和第二电极elt2可以包括相同的导电材料或不同的导电材料。
[0222]
第一电极elt1和第二电极elt2中的每一个可以配置为单层或多层。在示例中，第一电极elt1和第二电极elt2中的每一个可以包括具有反射导电材料(例如，金属)的反射电极层。此外，第一电极elt1和第二电极elt2中的每一个还可以选择性地包括位于反射电极层的顶部和/或底部上的透明电极层以及覆盖反射电极层和/或透明电极层的顶部的导电封盖层中的至少一个。
[0223]
第六绝缘层ins6可以位于第一电极elt1和第二电极elt2之上。在一些实施方式中，第六绝缘层ins6可以完全形成在其中形成有第一电极elt1和第二电极elt2的显示区域da中，或者形成遍及其中形成有第一电极elt1和第二电极elt2的整个显示区域da，并且第六绝缘层ins6可以限定暴露第一电极elt1和第二电极elt2的相应部分的开口。在其他实施方式中，第六绝缘层ins6可以包括用于将第一电极elt1和第二电极elt2分别连接到第一接触电极cne1和第二接触电极cne2的多个接触孔。第一电极elt1和第二电极elt2可以在其中第六绝缘层ins6开口的区域(或者其中在第六绝缘层ins6中形成接触孔的区域)中分别连接到第一接触电极cne1和第二接触电极cne2。在其他实施方式中，第六绝缘层ins6可以仅局部地位于其中布置有发光元件ld的区域之下。
[0224]
第六绝缘层ins6可以配置为单层或多层，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。在一些实施方式中，第六绝缘层ins6可以包括至少一种无机绝缘材料，包括氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅(sio
x
ny)等。
[0225]
因为第一电极elt1和第二电极elt2由第六绝缘层ins6覆盖，所以可以减小或防止在后续工艺中对第一电极elt1和第二电极elt2的损坏。此外，可以减少或防止当第一电极elt1和第二电极elt2以及发光元件ld彼此不适当地连接时发生短路缺陷。
[0226]
在与子像素spx的发光单元emu对应的每个发射区域中，发光元件ld可以提供并对准在第六绝缘层ins6上。发光元件ld可以在相应的发光单元emu的第一电极elt1和第二电极elt2之间对准。
[0227]
每个发光元件ld可以包括顺序地位于任何一个方向(例如，从第一端部ep1到第二端部ep2的方向)上的第一半导体层scl1(例如，p型半导体层)、有源层act和第二半导体层scl2(例如，n型半导体层)。此外，每个发光元件ld还可以包括围绕第一半导体层scl1、有源层act和第二半导体层scl2的外圆周表面(例如，圆柱体的侧表面)的绝缘膜inf。此外，每个
发光元件ld还可以选择性地包括位于第一端部ep1和/或第二端部ep2处的至少一个电极层。在示例中，每个发光元件ld还可以包括设置在第一端部ep1处的电极层etl。
[0228]
第一半导体层scl1可以包括第一导电类型半导体。例如，第一半导体层scl1可以包括至少一个p型半导体层。在示例中，第一半导体层scl1可以包括inalgan、gan、algan、ingan、aln和inn中的至少一种半导体材料，并且可以包括掺杂有诸如mg的第一导电类型掺杂剂(或p型掺杂剂)的p型半导体层。
[0229]
有源层act可以形成为单量子阱结构或多量子阱结构。在一些实施方式中，诸如algan或alingan的材料可用于形成有源层act。此外，有源层act可以由各种材料形成。有源层act的位置可以根据发光元件ld的种类而不同地改变。有源层act可以发射波长为约400nm至约900nm的光，并且可以使用双异质结构。
[0230]
第二半导体层scl2可以包括具有与第一半导体层scl1的类型不同的类型的半导体层。例如，第二半导体层scl2可以包括至少一个n型半导体层。在示例中，第二半导体层scl2可以包括inalgan、gan、algan、ingan、aln和inn中的任何一种半导体材料，并且可以是掺杂有诸如si、ge或sn的第二导电类型掺杂剂(或n型掺杂剂)的n型半导体层。
[0231]
电极层etl可以位于第一半导体层scl1的一侧处。例如，电极层etl可以与第一半导体层scl1接触，并且可以位于发光元件ld的第一端部ep1处。电极层etl保护第一半导体层scl1，并且可以是用于将第一半导体层scl1顺利地连接到第一接触电极cne1等的电极。例如，电极层etl可以是欧姆接触电极或肖特基接触电极。
[0232]
电极层etl可以是基本上透明的或半透明的。因此，在发光元件ld中产生的光可以在透射通过电极层etl的同时发射到发光元件ld的外部。在其他实施方式中，当发光元件ld中产生的光不透射通过电极层etl而发射到发光元件ld的外部时，电极层etl可以形成为不透明的。
[0233]
绝缘膜inf可以设置在发光元件ld的表面上，以围绕第一半导体层scl1、有源层act、第二半导体层scl2和/或电极层etl的外圆周表面。因此，可以降低或防止发光元件ld的短路缺陷的可能性，并且可以确保发光元件ld的电稳定性。此外，当绝缘膜inf设置在发光元件ld的表面上时，绝缘膜inf可以减小或最小化发光元件ld的表面缺陷，从而改善发光元件ld的寿命和发光效率，并且可以减小或防止在对准发光元件ld的工艺中在发光元件ld之间发生短路缺陷的可能性等。
[0234]
绝缘膜inf可以在发光元件ld的第一端部ep1和第二端部ep2处暴露电极层etl(当发光元件ld不包括电极层etl时，可以暴露第一半导体层scl1和/或第二半导体层scl2)。因此，发光元件ld可以连接到电极(例如，预定电极)和/或线(例如，预定线)。
[0235]
同时，在提供发光元件ld之前，可以在子像素spx的发射区域的外围处形成堤bnk。例如，堤bnk可以形成在第六绝缘层ins6上，以围绕子像素spx的发射区域。因此，可以限定待提供发光元件ld的每个发射区域。在示例中，堤bnk可以限定与子像素spx的发射区域对应的多个开口。在一些实施方式中，堤bnk可以包括光阻挡材料和/或反射材料(包括黑矩阵材料等)。因此，可以防止子像素spx之间的光干涉。
[0236]
绝缘图案(多个绝缘图案)inp可以位于发光元件ld的部分上。例如，绝缘图案inp可以局部地位于在相应的子像素spx的发射区域中对准的发光元件ld的包括中央部分的部分上，以暴露发光元件ld的第一端部ep1和第二端部ep2。当绝缘图案inp形成在发光元件ld
的顶部上时，发光元件ld可以稳定地固定(例如，固定就位)，并且第一接触电极cne1和第二接触电极cne2可以彼此稳定地分离。
[0237]
绝缘图案inp可以配置为单层或多层，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘层。例如，绝缘图案inp可以包括各种有机/无机绝缘材料，包括氮化硅(sin
x
)、氧化硅(sio
x
)、氧化铝(al
x
oy)、光刻胶(pr)材料等。
[0238]
第一接触电极cne1和第二接触电极cne2可以分别形成在未被绝缘图案inp覆盖的两个端部(例如，第一端部ep1和第二端部ep2)上。
[0239]
第一接触电极cne1和第二接触电极cne2可以形成为彼此分离。例如，每个子像素spx的第一接触电极cne1和第二接触电极cne2可以彼此间隔开，其中绝缘图案inp介于其之间。因此，第一接触电极cne1可以连接到设置在相应的子像素spx中的发光元件ld的第一端部ep1，并且第二接触电极cne2可以连接到发光元件ld的第二端部ep2。
[0240]
此外，第一接触电极cne1可以位于相应子像素spx的第一电极elt1的顶部上以连接到第一电极elt1，并且第二接触电极cne2可以位于相应子像素spx的第二电极elt2的顶部上以连接到第二电极elt2。因此，发光元件ld的第一端部ep1可以连接到第一电极elt1，并且发光元件ld的第二端部ep2可以连接到第二电极elt2。
[0241]
第一接触电极cne1和第二接触电极cne2可以包括至少一种导电材料。在一些实施方式中，第一接触电极cne1和第二接触电极cne2可以包括透明导电材料，使得从发光元件ld发射的光可以透射通过第一接触电极cne1和第二接触电极cne2。
[0242]
在一些实施方式中，显示面板dpn可以包括设置在发光元件ld之上的光转换层ccl。例如，光转换层ccl可以选择性地位于其中布置有发光元件ld的每个发光单元emu上。
[0243]
光转换层ccl可以包括用于转换从发光元件ld发射的光的波长和/或颜色的波长转换颗粒(或多个颜色转换颗粒)和/或用于散射从发光元件ld发射的光的光散射颗粒sct，从而改善发光元件ld的发光效率。在示例中，包括波长转换颗粒和/或光散射颗粒sct的每个光转换层ccl可以设置在每个发光单元emu上，波长转换颗粒包括至少一种量子点qd(例如，红色量子点、绿色量子点和/或蓝色量子点)。例如，当任何一个子像素spx设置为红色(或绿色)像素并且蓝色发光元件ld设置在子像素spx的发光单元emu中时，包括用于将蓝光转换为红光(或绿光)的红色(或绿色)量子点qd的光转换层ccl可以位于子像素spx的发光单元emu上。此外，光转换层ccl还可以包括光散射颗粒sct。
[0244]
第七绝缘层ins7可以形成在基础层bsl的一个表面(包括子像素spx的发光单元emu和/或光转换层ccl)上或上方。
[0245]
在一些实施方式中，第七绝缘层ins7可以包括有机绝缘层，并且可以基本上平坦化显示层dpl的表面。第七绝缘层ins7可以保护发光单元emu和/或光转换层ccl。
[0246]
滤色器层cfl可以位于第七绝缘层ins7上。
[0247]
滤色器层cfl可以包括与子像素spx的颜色对应的滤色器cf。例如，滤色器层cfl可以包括位于第一子像素spx1的第一发光单元emu1上的第一滤色器cf1、位于第二子像素spx2的第二发光单元emu2上的第二滤色器cf2以及位于第三子像素spx3的第三发光单元emu3上的第三滤色器cf3。在一些实施方式中，第一滤色器cf1、第二滤色器cf2和第三滤色器cf3可以定位成在其中形成堤bnk的非发射区域中彼此重叠，从而阻挡子像素spx之间的光干涉。在其他实施方式中，第一滤色器cf1、第二滤色器cf2和第三滤色器cf3可以形成为
彼此分离并且分别位于第一发光单元emu1、第二发光单元emu2和第三发光单元emu3上(例如，分别位于第一发光单元emu1的发射区域上、第二发光单元emu2的发射区域上和第三发光单元emu3的发射区域上)，并且单独的光阻挡图案等可以位于第一发光单元emu1、第二发光单元emu2和第三发光单元emu3之间。
[0248]
封装层enc可以位于滤色器层cfl之上。封装层enc可以包括至少一个有机绝缘层和/或至少一个无机绝缘层(包括第八绝缘层ins8)。第八绝缘层ins8可以完全形成在显示区域da中，以覆盖像素电路层pcl、显示层dpl和/或滤色器层cfl。
[0249]
第八绝缘层ins8可以配置为单层或多层，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。在示例中，第八绝缘层ins8可以包括各种有机/无机绝缘材料，包括氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅(sio
x
ny)等。
[0250]
在一些实施方式中，第八绝缘层ins8可以形成为多层结构。例如，第八绝缘层ins8可以包括至少两个无机绝缘层以及插置在至少两个无机绝缘层之间的至少一个有机绝缘层。然而，构成第八绝缘层ins8的材料和/或第八绝缘层ins8的结构可以不同地改变。在一些实施方式中，至少一个外涂层、至少一个填充材料层和/或上衬底可进一步位于第八绝缘层ins8上。
[0251]
图9是示出根据本公开的一些实施方式的显示区域da的平面图。例如，图9示出了与图7中所示的区域ar1对应的布局结构。例如，图9示出了位于图7中所示的区域ar1中的组件中的、可以位于图8中所示的像素电路层pcl中的像素电路pxc、连接到像素电路pxc的信号线(例如，扫描线sl、数据线dl和感测线senl)、电力线(例如，第一电力线pl1和第二电力线pl2)以及第一线cl1和第二线cl2。
[0252]
参考图1至图9，第一像素电路pxc1、第二像素电路pxc2和第三像素电路pxc3可以分别位于第一电路区域spxa1、第二电路区域spxa2和第三电路区域spxa3中。每个像素电路pxc可以包括位于相应电路区域spxa中的第一晶体管m1、第二晶体管m2、第三晶体管m3和电容器cst。
[0253]
第一晶体管m1可以包括第一半导体图案scp1、第一栅电极ge1、第一源电极se1和第一漏电极de1。此外，每个第一晶体管m1还可以包括与第一栅电极ge1重叠的底部金属层bml。第一半导体图案scp1可以与第一栅电极ge1重叠，并且可以连接到第一源电极se1和第一漏电极de1。第一栅电极ge1可以连接到电容器cst的下电极le和第二源电极se2。第一源电极se1可以连接到电容器cst的上电极ue和第三源电极se3。此外，第一源电极se1可以通过第一接触孔ch1连接到发光单元emu的第一电极elt1。第一漏电极de1可以连接到第一电力线pl1。底部金属层bml可以连接到第一源电极se1。
[0254]
第二晶体管m2可以包括第二半导体图案scp2、第二栅电极ge2、第二源电极se2和第二漏电极de2。第二半导体图案scp2可以与第二栅电极ge2重叠，并且可以连接到第二源电极se2和第二漏电极de2。第二栅电极ge2可以连接到扫描线sl。第二源电极se2可以连接到电容器cst的下电极le和第一栅电极ge1。第二漏电极de2可以连接到任何一个子数据线。例如，第一像素电路pxc1的第二漏电极de2、第二像素电路pxc2的第二漏电极de2和第三像素电路pxc3的第二漏电极de2可以分别连接到第一子数据线d1、第二子数据线d2和第三子数据线d3。
[0255]
第三晶体管m3可以包括第三半导体图案scp3、第三栅电极ge3、第三源电极se3和
第三漏电极de3。第三半导体图案scp3可以与第三栅电极ge3重叠，并且可以连接到第三源电极se3和第三漏电极de3。第三栅电极ge3可以连接到扫描线sl。在其他实施方式中，第三栅电极ge3可以连接到与扫描线sl分离的单独的控制线ssl。第三源电极se3可以连接到电容器cst的上电极ue和第一源电极se1。第三漏电极de3可以连接到感测线senl。
[0256]
电容器cst可以包括下电极le和上电极ue。下电极le可以连接到第一栅电极ge1和第二源电极se2。上电极ue可以连接到第一源电极se1和第三源电极se3。
[0257]
在一些实施方式中，设置在显示区域da中的底部金属层bml、感测线senl、数据线dl(或第一子数据线d1、第二子数据线d2以及第三子数据线d3)、第2a电力线pl2a和第二线cl2可以位于像素电路层pcl的同一层中。例如，底部金属层bml、感测线senl、数据线dl(或第一子数据线d1、第二子数据线d2以及第三子数据线d3)、第2a电力线pl2a和第二线cl2可以位于像素电路层pcl的第一导电层(例如，下导电层)中。
[0258]
在一些实施方式中，设置在显示区域da中的半导体图案scp可以位于像素电路层pcl的同一层中。例如，半导体图案scp可以位于像素电路层pcl的半导体层中。
[0259]
在一些实施方式中，设置在显示区域da中的栅电极ge和电容器cst的下电极le可以位于像素电路层pcl的同一层中。例如，栅电极ge和电容器cst的下电极le可以位于像素电路层pcl的第二导电层(例如，栅极层)中。
[0260]
在一些实施方式中，设置在显示区域da中的源电极se、漏电极de、电容器cst的上电极ue、扫描线sl、第2b电力线pl2b和第一线cl1可以位于像素电路层pcl的同一层中。例如，源电极se、漏电极de、电容器cst的上电极ue、扫描线sl、第2b电力线pl2b和第一线cl1可以位于像素电路层pcl的第三导电层(例如，源漏层)中。
[0261]
如图9中所示，高效地定位像素电路层pcl的电路元件和线，从而可以减小每个像素电路区域pxca的面积。因此，可以在像素电路层pcl的像素电路区域pxca之间(例如，在相邻像素行的像素电路区域pxca之间以及在相邻像素列的像素电路区域pxca之间)确保用于安置第一线区域la1和第二线区域la2的空间。
[0262]
图10是示出根据本公开的一些实施方式的显示区域da的平面图。例如，图10示出了与图9中所示的区域ar1对应的显示区域da的一个区域。例如，图10示出了第一接触部分cnt1以及其外围区域，一对第一线cl1和第二线cl2通过第一接触部分cnt1彼此连接。
[0263]
参考图1至图10，连接任何一个第一焊盘pad1和与其对应的任何一个扫描线sl(或任何一个第一焊盘pad1'和与其对应的任何一个数据线dl或子数据线)的一对第一线cl1和第二线cl2可以在其中该对第一线cl1和第二线cl2彼此交叉的区域中通过第一接触部分cnt1彼此连接。第一接触部分cnt1可以包括至少一个接触孔。以这种方式，第一线cl1可以在其中第一线区域la1和第二线区域la2彼此交叉的区域中通过第一接触部分cnt1分别连接到第二线cl2。
[0264]
图11是示出根据本公开的一些实施方式的显示区域da的平面图。例如，图11示出了与图9中所示的区域ar1对应的显示区域da的一个区域。例如，图11示出了第二接触部分cnt2以及其外围区域，一对第二线cl2和扫描线sl通过第二接触部分cnt2彼此连接。
[0265]
参考图1至图11，用于连接任何一个第一焊盘pad1和与其对应的任何一个扫描线sl的第二线cl2可以在其中第二线cl2与扫描线sl交叉的区域中通过第二接触部分cnt2连接到扫描线sl。第二接触部分cnt2可以包括至少一个接触孔。以这种方式，第二线cl2可以
通过第二接触部分cnt2分别连接到扫描线sl。
[0266]
图12是示出根据本公开的一些实施方式的显示区域da的平面图。例如，图12示出了与图9中所示的区域ar1对应的显示区域da的区域。在如图5中所示的其中第一焊盘pad1'通过第一线cl1'和第二线cl2'分别连接到数据线dl的一些实施方式中，图12示出了第三接触部分cnt3以及其外围区域，任何一个第二线cl2'和与其对应的数据线dl通过第三接触部分cnt3彼此连接。
[0267]
参考图1至图12，第一线cl1'可以位于在第一方向dr1'上延伸的第一线区域la1'中，并且可以在第一方向dr1'上延伸。在一些实施方式中，第一线cl1'可位于与底部金属层bml、感测线senl、数据线dl(或第一子数据线d1、第二子数据线d2以及第三子数据线d3)和第2a电力线pl2a相同的层中。
[0268]
第二线cl2'可以位于在第二方向dr2'上延伸的第二线区域la2'中，并且可以在第二方向dr2'上延伸。在一些实施方式中，第二线cl2'可以位于与源电极se、漏电极de、电容器cst的上电极ue、扫描线sl和第2b电力线pl2b相同的层中。
[0269]
用于连接任何一个第一焊盘pad1'和与其对应的任何一个数据线dl(例如，第三子数据线d3)的第二线cl2'可以在第二线cl2'与第三子数据线d3交叉的区域中通过第三接触部分cnt3连接到第三子数据线d3。第三接触部分cnt3可以包括至少一个接触孔。以这种方式，第二线cl2'可以通过第三接触部分cnt3分别连接到数据线dl。此外，第二线cl2'可以在第二线cl2'与第一线cl1'交叉的区域中分别连接到第一线cl1'。
[0270]
如上所述，根据本公开的实施方式的显示设备dd可以包括在显示区域da中沿着第一方向dr1或dr1'延伸的第一信号线sli1或sli1'、从位于显示区域da一侧处的第一焊盘区域pa1或pa1'延伸到显示区域da并且连接到相应的第一焊盘pad1或pad1'的第一线cl1或cl1'以及在显示区域da中连接第一线cl1或cl1'和第一信号线sli1或sli1'的第二线cl2或cl2'。第一线cl1或cl1'可以沿着第一方向dr1或dr1'从第一焊盘区域pa1或pa1'延伸到显示区域da，并且可以仅布置在显示区域da中的对应于与第一焊盘区域pa1或pa1'相邻的区域的第一子显示区域sda1或sda1'中。
[0271]
根据本公开的实施方式，第一线cl1或cl1'可以从第一焊盘区域pa1或pa1'紧接或直接延伸到显示区域da，而不在第一焊盘区域pa1或pa1'与显示区域da之间安置任何扇出区域。因此，可以减小显示设备dd的非显示区域na。
[0272]
根据本公开，显示设备dd包括在显示区域da中沿着第一方向dr1延伸的第一信号线sli1、sli1'、沿着第一方向dr1从第一焊盘区域pa1、pa1'延伸到显示区域da并且连接到第一焊盘pad1、pad1'的第一线cl1、cl1'以及在显示区域da中连接第一线cl1、cl1'和第一信号线sli1、sli1'的第二线cl2、cl2'。在显示区域da中，第一线cl1、cl1'仅布置在与对应于第一焊盘区域pa1、pa1'的区域对应的子显示区域中。
[0273]
根据本公开，第一线cl1、cl1'可以从第一焊盘区域pa1、pa1'紧接或直接延伸到显示区域da，而不在第一焊盘区域pa1、pa1'和显示区域da之间安置任何扇出区域，扇出区域是其中至少一些第一线cl1、cl1'之间的距离(或间距)改变或变化的区域。因此，可以减小显示设备dd的非显示区域na。
[0274]
本文中已经公开了实施方式，并且尽管使用了特定的术语，但是它们仅以一般和描述性的意义来使用和解释，而不是为了限制的目的。在一些情况下，自提交本技术起，如
将对于本领域普通技术人员显而易见的，除非另外特别指出，否则结合任何实施方式描述的特征、特性和/或元件可以单独使用或与结合其他实施方式描述的特征、特性和/或元件组合使用。因此，本领域的技术人员将理解，在不脱离如所附权利要求中阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变，其中，所附权利要求的功能等同包括在其中。