一种碳化硅基半导体器件的制备方法与流程

1.本发明涉及一种碳化硅基半导体器件的制备方法。


背景技术：

2.碳化硅是较早发现的一种半导体材料，由于该材料优越的物理特性与电学特性，与si材料相比，更适合应用于大功率器件中。但是由于材料的生长困难，高品质的碳化硅晶体较难获得，使得碳化硅器件的发展落后于si很多年。近几年，碳化硅材料的半导体器件有了很大的发展，在基础电特性方面得到了很大的进步，但是，由于碳化硅半导体材料生产的功率器件与si基材料相比，产品历程较短，器件结构还不完全成熟，与器件可靠性相关的器件结构还有待研究与开发。
3.在功率系统中，反向漏电流是二极管的一个重要分析参数。当器件处于反向阻断时，高的反向漏电流将导致器件产生大的热损耗，当该热损耗达到一定的程度时，并产生热失控，从而引起器件的失效。因此，器件的反向可靠性，显得尤为重要，减小器件的反向漏电流也是设计中必须要考虑的一个重要因素，影响器件反向特性的一个重要结构，就是器件的肖特基接触，对于不同金属与碳化硅材料的肖特基接触，很多实验室已经做了大量的研究与报道，然而大量研究表明，材料的表面状态影响，很多时候超过了金属功函数的影响，因而导致肖特基接触的不理想。


技术实现要素：

4.本发明要解决的技术问题，在于提供一种碳化硅基半导体器件的制备方法，在反向时，可以有效的屏蔽电场，提高器件的可靠性。
5.本发明之一是这样实现的：一种碳化硅基半导体器件的制备方法，包括步骤1、取一碳化硅外延片；在碳化硅外延片表面刻蚀出碳化硅沟槽；步骤2、在碳化硅外延片上生长一层屏蔽电场介质层；整片刻蚀，只保留侧壁部分，最终形成所需的屏蔽电场介质层；步骤3、清洗碳化硅外延片，然后淀积肖特基金属，最终形成只在碳化硅沟槽内部的肖特基金属一，快速退火，使肖特基金属一与碳化硅沟槽底部的碳化硅形成肖特基接触；步骤4、在碳化硅外延片正面涂胶保护，背面淀积金属，与碳化硅外延片形成欧姆接触金属；步骤5、清洗碳化硅外延片，然后在碳化硅外延片的表面淀积肖特基金属，形成肖特基接触金属二，快速退火，与碳化硅外延片表面形成肖特基接触。
6.进一步地，所述屏蔽电场介质层的厚度为小于0.2微米。
7.进一步地，所述碳化硅沟槽的深度为0.2至2微米，角度为15
°
至90
°
。
8.进一步地，还包括步骤6、在肖特基接触金属二表面淀积金属，形成正面加厚电极；正面加厚电极涂胶保护，在欧姆接触金属表面进行有机清洗，之后在欧姆接触金属表面淀积金属，形成背面加厚电极；最后进行有机清洗，将之前的胶进行清洗，完成制备。
9.本发明之二是这样实现的：一种碳化硅基半导体器件的制备方法，包括步骤1、取一碳化硅外延片，在碳化硅外延片表面刻蚀出碳化硅沟槽；步骤2、在碳化硅外延片的表面生长一层氧化膜，并光刻、刻蚀，形成注入掩膜，在碳化硅沟槽底部形成p区结构，完成p区注入结构后，去除该注入掩膜，并进行标准清洗工艺；步骤3、对碳化硅外延片进行激活退火，激活p区结构；步骤4、在碳化硅外延片上生长一层屏蔽电场介质层，整片刻蚀，只保留侧壁部分，最终形成所需的屏蔽电场介质层；步骤5、将碳化硅外延片进行清洗工艺，然后淀积肖特基金属，并光刻、剥离完成图形转移的工艺，最终形成只在碳化硅沟槽内部的肖特基金属一，快速退火，使肖特基金属一与沟槽底部碳化硅形成肖特基接触；步骤6、在碳化硅外延片正面涂胶保护，背面淀积金属，与碳化硅外延片形成欧姆接触金属；步骤7、再次进行金属淀积前的清洗工艺清洗碳化硅外延片，然后在碳化硅外延片的表面淀积肖特基金属，形成肖特基接触金属二，快速退火，与碳化硅外延片表面形成肖特基接触。
10.进一步地，所述屏蔽电场介质层的厚度为小于0.2微米。
11.进一步地，所述碳化硅沟槽的深度为0.2至2微米，角度为15
°
至90
°
。
12.进一步地，还包括步骤8、在肖特基接触金属二表面淀积金属，形成正面加厚电极；正面加厚电极涂胶保护，在欧姆接触金属表面进行有机清洗，之后在欧姆接触金属表面淀积金属，形成背面加厚电极；最后进行有机清洗，将之前的胶进行清洗，完成制备。
13.本发明的优点在于：本发明的一种碳化硅基半导体器件的制备方法，为了控制器件的反向漏电流，以及提高器件在反向时的可靠性，引入了一种屏蔽电场介质层，该屏蔽电场介质层处于sic沟槽的两侧，可以改变电场分布，进而控制产品的反向特性，大大的提高了器件的可靠性。
14.【附图说明】下面参照附图结合实施例对本发明作进一步的说明。
15.图1是本发明实施例一的制备方法流程图。
16.图2是本发明实施例二的制备方法流程图。
17.图3是本发明实施例一的结构示意图。
18.图4是本发明实施例二的结构示意图。
19.【具体实施方式】本发明实施例通过提供一种碳化硅基半导体器件的制备方法，解决了现有技术中器件可靠性的技术问题，实现了引入了一种屏蔽电场介质层，该屏蔽电场介质层处于sic沟槽的两侧，可以改变电场分布，进而控制产品的反向特性，大大的提高了器件的可靠性的技术效果。
20.实施例一如图1所示，本发明一种碳化硅基半导体器件的制备方法，上述一种碳化硅器件的制造方法：
1、取一碳化硅外延片100；2、采用光刻、干法刻蚀刻蚀的办法，完成图形转移的工艺，最终在碳化硅外延片100表面刻蚀出碳化硅沟槽101，碳化硅沟槽101深度在0.2~2um之间 ，角度在15~90度之间；3、在碳化硅外延片100上生长一层屏蔽电场介质层102，可采用pecvd淀积或氧化生长形成。整片刻蚀，只保留侧壁部分，形成最终结构屏蔽电场介质层102 ，屏蔽电场介质层102在侧壁厚度《0.2um厚；4、 进行金属淀积前清洗工艺清洗碳化硅外延片，然后淀积肖特基金属，并光刻、剥离完成图形转移的工艺，最终形成只在沟槽内部的肖特基金属一103，快速退火，使肖特基金属一103与碳化硅沟槽101底部碳化硅形成肖特基接触；5、碳化硅外延片100正面涂胶保护，背面淀积金属ni，与碳化硅外延片100形成欧姆接触金属105；6、再次进行金属淀积前的清洗工艺清洗碳化硅外延片100，然后在碳化硅外延片100表面淀积肖特基金属，形成肖特基接触金属二104，快速退火，与碳化硅外延片100表面形成肖特基接触；7、在肖特基接触金属二104表面淀积金属al或ag等pad金属，形成正面加厚电极106；8、正面加厚电极106涂胶保护，在欧姆接触金属105表面进行有机清洗，在欧姆接触金属105表面淀积金属al、ag、au等金属，形成背面加厚电极107，最后进行有机清洗，将之前的胶进行清洗，完成制备。
21.如图3所示，上述制备方法所制造出来的半导体器件的结构包括：一欧姆接触金属105，一碳化硅外延片100，所述碳化硅外延片100的一侧面连接至所述欧姆接触金属105；所述碳化硅外延片100上设有至少一个碳化硅沟槽101，每个所述碳化硅沟槽101的侧壁上设有一屏蔽电场介质层102；每个所述碳化硅沟槽101上设有肖特基接触金属一103；一肖特基接触金属二104，所述肖特基接触金属二104连接至所述碳化硅外延片100的另一侧面。
22.所述屏蔽电场介质层102的厚度为小于0.2微米，使得屏蔽效果佳，且不会影响半导体器件的功能。
23.所述碳化硅沟槽101的深度为0.2至2微米，角度为15
°
至90
°
，使得碳化硅器件发的功能挥更好的。
24.另一优选实施例中，一种碳化硅基半导体器件还包括正面加厚电极106以及背面加厚电极107，所述正面加厚电极106连接至所述肖特基接触金属二104；所述背面加厚电极107连接至所述欧姆接触金属105。
25.实施例二如图2所示，本发明一种碳化硅基半导体器件的制备方法，包括：1、取一碳化硅外延片100；2、采用光刻、干法刻蚀刻蚀的办法，完成图形转移的工艺，最终在碳化硅外延片表面刻蚀出沟槽101，沟槽深度在0.2~2um之间 ，角度在15~90度之间；
3、在碳化硅外延片的表面生长一层氧化膜，并光刻、刻蚀，形成注入掩膜，采用该注入掩膜进行阻挡，在碳化硅沟槽底部形成p区结构108。完成p区注入结构后，去除该注入掩膜，并进行标准清洗工艺；4、对碳化硅外延片进行激活退火，激活p区结构108；5、在碳化硅外延片100上生长一层屏蔽电场介质层102，可采用pecvd淀积或氧化生长形成。整片刻蚀，只保留侧壁部分，形成最终结构屏蔽电场介质层102，屏蔽电场介质层102在侧壁厚度《0.2um厚；6、 进行金属淀积前清洗工艺清洗碳化硅外延片，然后淀积肖特基金属一103，并光刻、剥离完成图形转移的工艺，最终形成只在沟槽内部的肖特基金属一103，快速退火，使肖特基金属一103与沟槽底部碳化硅形成肖特基接触；7、碳化硅外延片100正面涂胶保护，背面淀积金属ni，与碳化硅外延片100形成欧姆接触金属105；8、再次进行金属淀积前的清洗工艺清洗碳化硅外延片100，然后在碳化硅外延片100表面淀积肖特基金属，形成肖特基接触金属二104，快速退火，与碳化硅外延片100表面形成肖特基接触；9、在肖特基接触金属二104表面淀积金属al或ag等pad金属，形成正面加厚电极106；10、正面加厚电极106涂胶保护，在欧姆接触金属105表面进行有机清洗，在欧姆接触金属105表面淀积金属al、ag、au等金属，形成背面加厚电极107，最后进行有机清洗，将之前的胶进行清洗，完成制备。
26.如图4所示，上述制备方法所制造出来的半导体器件的结构包括：一欧姆接触金属105，一碳化硅外延片100，所述碳化硅外延片100的一侧面连接至所述欧姆接触金属105；所述碳化硅外延片100上设有至少一个碳化硅沟槽101，每个所述碳化硅沟槽101底部设有p区结构108，每个所述碳化硅沟槽101的侧壁上设有一屏蔽电场介质层102；每个所述碳化硅沟槽101上设有肖特基接触金属一103；一肖特基接触金属二104，所述肖特基接触金属二104连接至所述碳化硅外延片100的另一侧面。
27.所述屏蔽电场介质层102的厚度为小于0.2微米，使得屏蔽效果佳，且不会影响半导体器件的功能。
28.所述碳化硅沟槽101的深度为0.2至2微米，角度为15
°
至90
°
，使得碳化硅器件发的功能挥更好的。
29.另一优选实施例中，一种碳化硅基半导体器件还包括正面加厚电极106以及背面加厚电极107，所述正面加厚电极106连接至所述肖特基接触金属二104；所述背面加厚电极107连接至所述欧姆接触金属105。
30.虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。