三基色发光二极管芯片及其制备方法与流程

1.本公开涉及光电子制造技术领域，特别涉及一种三基色发光二极管芯片及其制备方法。


背景技术：

2.三基色发光二极管是通过三基色原理使发光二极管发出不同颜色的光的电子元件。三基色发光二极管具有自发光特性，具有高亮度、高对比度、高反应性及省电的特点。
3.相关技术中，三基色发光二极管通常包括外延结构、第一焊点块和第二焊点块，外延结构包括三个层叠在一起的蓝光外延层、绿光外延层和红光外延层，相邻的两个外延层之间通过键合层连接。
4.然而，该种将三个外延层叠置的布置方式，导致三种外延层发出的光在出射时需要穿过不同数量的外延层，因此不同颜色的光在混色时，存在均匀性较差的问题。


技术实现要素：

5.本公开实施例提供了一种三基色发光二极管芯片及其制备方法，能提升三基色发光二极管芯片在混色时的均匀性，改善混光效果。所述技术方案如下：
6.本公开实施例提供了一种三基色发光二极管芯片，所述三基色发光二极管芯片包括依次层叠的基板、外延结构和绝缘结构，所述外延结构包括依次层叠于所述基板上的第一外延层、第二外延层和第三外延层，所述绝缘结构位于所述第三外延层远离所述基板的表面；所述绝缘结构的表面具有多个出光孔，所述多个出光孔包括露出所述第一外延层的第一出光孔、露出所述第二外延层的第二出光孔，露出所述第三外延层的第三出光孔。
7.在本公开实施例的一种实现方式中，所述多个出光孔分布为多个孔组，所述多个孔组阵列分布，每个所述孔组均包括至少一个所述第一出光孔、至少一个所述第二出光孔和至少一个所述第三出光孔。
8.在本公开实施例的另一种实现方式中，所述第一外延层、所述第二外延层和所述第三外延层中的一个用于发红光，同一所述孔组中，露出用于发红光的外延层的出光孔的横截面积最大。
9.在本公开实施例的另一种实现方式中，所述第一出光孔、所述第二出光孔和所述第三出光孔的横截面的形状均不同。
10.在本公开实施例的另一种实现方式中，所述第一外延层靠近所述基板的表面具有第一键合层，所述基板靠近所述第一外延层的表面具有第二键合层；所述第一键合层和所述第二键合层均包括sn层和间隔嵌设在所述sn层内的au块，所述第一键合层的au块与所述第二键合层的au块相对连接。
11.在本公开实施例的另一种实现方式中，所述第一外延层相对的两面具有第一电极和第二电极，所述第一电极靠近所述基板，所述第二外延层相对的两面具有第三电极和第四电极，所述第三电极靠近所述第一外延层，所述第三外延层相对的两面具有第五电极和
第六电极，所述第五电极朝向所述第二外延层；所述第三外延层的表面具有露出所述第二电极、所述第三电极和所述第五电极的第一凹槽，和露出所述第一电极的第二凹槽，以及露出所述第四电极的第三凹槽；所述第三外延层上还具有第一焊点块、第二焊点块、第三焊点块和第四焊点块，所述第一焊点块通过所述第一凹槽分别与所述第二电极、所述第三电极和所述第五电极连接，所述第二焊点块通过所述第二凹槽与所述第一电极连接，所述第三焊点块通过所述第三凹槽与所述第四电极连接，所述第四焊点块与所述第六电极连接。
12.在本公开实施例的另一种实现方式中，所述第一外延层包括依次层叠于所述基板上的第一n型层、第一发光层和第一p型层；所述第二外延层包括依次层叠于所述第一p型层上的第二p型层、第二发光层和第二n型层；所述第三外延层包括依次层叠于所述第二n型层上的第三p型层、第三发光层和第三n型层。
13.在本公开实施例的另一种实现方式中，所述绝缘结构远离所述外延结构的表面具有遮光膜，所述遮光膜具有露出所述第一出光孔、所述第二出光孔和所述第三出光孔的通孔。
14.在本公开实施例的另一种实现方式中，所述第一外延层、所述第二外延层和所述第三外延层的厚度均为1μm至3μm。
15.本公开实施例提供了一种三基色发光二极管芯片的制备方法，所述制备方法包括：提供一基板；在所述基板上形成外延结构，所述外延结构包括依次层叠于所述基板上的第一外延层、第二外延层和第三外延层；在所述第三外延层远离所述基板的表面形成绝缘结构，所述绝缘结构的表面具有露出所述第一外延层的第一出光孔、露出所述第二外延层的第二出光孔，露出所述第三外延层的第三出光孔。
16.本公开实施例提供的技术方案带来的有益效果至少包括：
17.本公开实施例提供三基色发光二极管芯片包括依次层叠的基板、外延结构和绝缘结构，其中，外延结构包括依次层叠在基板上的第一外延层、第二外延层和第三外延层，在绝缘结构的表面具有第一出光孔、第二出光孔和第三出光，第一出光孔露出第一外延层，以通过第一出光孔透出第一外延层发出的光，第二出光孔露出第二外延层，以通过第二出光孔透出第二外延层发出的光，第三出光孔露出第三外延层，以通过第三出光孔透出第三外延层发出的光。
18.这样设置三种出光孔分别透出不同颜色的光，能达到混光非常均匀的效果，且由于各个出光孔之间间隔设置，也能得到很纯正的显示效果，显著提升三基色发光二极管芯片的混光效果。
附图说明
19.为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1是本公开实施例提供的一种三基色发光二极管芯片的俯视图；
21.图2是图1提供的a-a截面图；
22.图3是本公开实施例提供的一种三基色发光二极管芯片的结构示意图；
23.图4是图1提供的b-b截面图；
24.图5是图1提供的c-c截面图；
25.图6是本公开实施例提供的一种绝缘结构和焊点块的分布示意图；
26.图7是本公开实施例提供的一种第一键合层的结构示意图；
27.图8是本公开实施例提供的一种三基色发光二极管芯片的制备方法的流程图。
28.图中各标记说明如下：
29.10、基板；
30.201、第一凹槽；202、第二凹槽；203、第三凹槽；
31.21、第一外延层；211、第一n型层；212、第一发光层；213、第一p型层；
32.22、第二外延层；221、第二n型层；222、第二发光层；223、第二p型层；
33.23、第三外延层；231、第三n型层；232、第三发光层；233、第三p型层；
34.31、第一键合层；311、sn层；312、au块；32、第二键合层；33、第三键合层；34、第四键合层；
35.41、第一电极；42、第二电极；43、第三电极；44、第四电极；45、第五电极；46、第六电极；47、第一金属条；48、第二金属条；49、第三金属条；
36.50、孔组；51、第一出光孔；52、第二出光孔；53、第三出光孔；
37.61、绝缘结构；610、通孔；62、第一绝缘层；63、第二绝缘层；
38.71、第一焊点块；72、第二焊点块；73、第三焊点块；74、第四焊点块；
39.80、遮光膜。
具体实施方式
40.为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
41.图1是本公开实施例提供的一种三基色发光二极管芯片的俯视图。图2是图1提供的a-a截面图。如图1、2所示，该三基色发光二极管芯片包括依次层叠的基板10、外延结构和绝缘结构61，外延结构包括依次层叠于基板10上的第一外延层21、第二外延层22和第三外延层23，绝缘结构61位于第三外延层23远离基板10的表面。
42.如图2所示，绝缘结构61的表面具有多个出光孔，多个出光孔包括露出第一外延层21的第一出光孔51、露出第二外延层22的第二出光孔52，露出第三外延层23的第三出光孔53。
43.本公开实施例提供三基色发光二极管芯片包括依次层叠的基板10、外延结构和绝缘结构61，其中，外延结构包括依次层叠在基板10上的第一外延层21、第二外延层22和第三外延层23，在绝缘结构61的表面具有第一出光孔51、第二出光孔52和第三出光，第一出光孔51露出第一外延层21，以通过第一出光孔51透出第一外延层21发出的光，第二出光孔52露出第二外延层22，以通过第二出光孔52透出第二外延层22发出的光，第三出光孔53露出第三外延层23，以通过第三出光孔53透出第三外延层23发出的光。
44.这样设置三种出光孔分别透出不同颜色的光，能达到混光非常均匀的效果，且由于各个出光孔之间间隔设置，也能得到很纯正的显示效果，显著提升三基色发光二极管芯片的混光效果。
45.图3是本公开实施例提供的一种三基色发光二极管芯片的结构示意图。如图3所示，第一外延层21包括依次层叠于基板10上的第一n型层211、第一发光层212和第一p型层213。第二外延层22包括依次层叠于第一p型层213上的第二p型层223、第二发光层222和第二n型层221。第三外延层23包括依次层叠于第二n型层221上的第三p型层233、第三发光层232和第三n型层231。
46.上述实现方式中，第一外延层21的p型层背向基板10，第二外延层22的p型层朝向基板10，第三外延层23的p型层朝向基板10。
47.本公开实施例中，第一外延层21为红光外延层。第一外延层21可以包括依次层叠的gaas层、腐蚀截止层、第一n型层211、alinp载流子限制层、第一发光层212、第一p型层213和窗口层。
48.其中，第一n型层211可以是n型algainp电流扩展层，第一p型层213可以是p型alinp层。
49.可选地，第一发光层212包括交替生长的algainp量子阱层和algainp量子垒层，algainp量子阱层和algainp量子垒层中的al含量不同。其中，第一发光层212可以包括交替层叠的3至8个周期的algainp量子阱层和algainp量子垒层。
50.作为示例，本公开实施例中，第一发光层212包括交替层叠的5个周期的algainp量子阱层和algainp量子垒层。
51.可选地，第一发光层212的厚度可以为150nm至200nm。
52.示例性地，第一外延层的厚度为1μm至3μm。例如，第一外延层的厚度为2μm。这样降低外延层的厚度，可以减少刻蚀过程中的难度和提高混光的效果，同时降低成本。
53.本公开实施例中，第二外延层22为绿光外延层。第二外延层可以包括依次层叠的gan缓冲层、高温gan层、第二n型层221、第二发光层222、第二p型层和ingan窗口层。
54.其中，第二n型层221可以是n型gan层，第二p型层223可以是p型gan层。
55.可选地，第二发光层222包括交替生长的ingan量子阱层和gan量子垒层。其中，第二发光层222可以包括交替层叠的3至8个周期的ingan量子阱层和gan量子垒层。
56.作为示例，本公开实施例中，第二发光层222包括交替层叠的5个周期的ingan量子阱层和gan量子垒层。
57.可选地，第二发光层222的厚度可以为150nm至200nm。
58.示例性地，第二外延层22的厚度为1μm至3μm。例如，第二外延层22的厚度为2μm。这样降低外延层的厚度，可以减少刻蚀过程中的难度和提高混光的效果，同时降低成本。
59.本公开实施例中，第三外延层23为蓝光外延层。第三外延层23可以包括依次层叠的gan缓冲层、高温gan层、第三n型层231、第三发光层232、第三p型层233和ingan窗口层。
60.其中，第三n型层231可以是n型gan层，第三p型层233可以是p型gan层。
61.可选地，第三发光层232包括交替生长的algainp量子阱层和algainp量子垒层，algainp量子阱层和algainp量子垒层中的al含量不同。其中，第三发光层232可以包括交替层叠的3至8个周期的algainp量子阱层和algainp量子垒层。
62.作为示例，本公开实施例中，第三发光层232包括交替层叠的5个周期的algainp量子阱层和algainp量子垒层。
63.可选地，第三发光层232的厚度可以为150nm至200nm。
64.示例性地，第三外延层23的厚度为1μm至3μm。例如，第三外延层23的厚度为2μm。这样降低外延层的厚度，可以减少刻蚀过程中的难度和提高混光的效果，同时降低成本。
65.可选地，如图2、4所示，第一外延层21相对的两面具有第一电极41和第二电极42，第一电极41朝向基板10。如图2、5所示，第二外延层22相对的两面具有第三电极43和第四电极44，第三电极43朝向第一外延层21。如图2、6所示，第三外延层23相对的两面具有第五电极45和第六电极46，第五电极45朝向第二外延层22。
66.如图1、2所示，第三外延层23的表面具有露出第二电极42、第三电极43和第五电极45的第一凹槽201，露出第一电极41的第二凹槽202，露出第四电极44的第三凹槽203。
67.如图1所示，第三外延层23上还具有第一焊点块71、第二焊点块72、第三焊点块73和第四焊点块74，第一焊点块71通过第一凹槽201分别与第二电极42、第三电极43和第五电极45连接，第二焊点块72通过第二凹槽202与第一电极41连接，第三焊点块73通过第三凹槽203与第四电极44连接，第四焊点块74与第六电极46连接。
68.如图2、3所示，第一凹槽201从第三外延层23至少延伸至第二电极42，以露出第二电极42、第三电极43和第五电极45。其中，第二电极42、第三电极43和第五电极45均为p电极。
69.如图1、2所示，三基色发光二极管芯片还包括：第一金属条47，第一金属条47与第一焊点块71相连。
70.如图1、2所示，第三n型层231的表面具有绝缘结构61，第一焊点块71位于绝缘结构61上，第一金属条47位于第一凹槽201中，且与第二电极42、第三电极43和第五电极45相连。
71.上述实现方式中，第一金属条47通过第三外延层23表面的第一凹槽201延伸至第二电极42、第三电极43和第五电极45。这样通过第一金属条47作为导电结构，将第一焊点块71分别与三个第二电极42、第三电极43和第五电极45连接在一起，实现第一焊点块71与三个外延层的p电极电性连接。
72.示例性地，第二电极42可以包括au和be形成的合金层、au层、ti层和w层中的一种，第一金属条47也可以是au和be形成的合金层、au层、ti层和w层中的一种。
73.作为示例，au和be形成的合金层的厚度为300埃至700埃，例如，au和be形成的合金层的厚度为500埃。
74.作为示例，au层的厚度为1000埃至3000埃，例如，au层的厚度为2000埃。
75.作为示例，ti层的厚度为300埃至700埃，例如，ti层的厚度为500埃。
76.作为示例，w层的厚度为2000埃至5000埃，例如，w层的厚度为3000埃。
77.示例性地，第三电极43和第五电极45均可以包括cr层、al层、ti层和w层中的一种。
78.作为示例，cr层的厚度为50埃至200埃，例如，cr层的厚度为100埃。
79.作为示例，al层的厚度为1000埃至3000埃，例如，al层的厚度为2000埃。
80.作为示例，ti层的厚度为300埃至700埃，例如，ti层的厚度为500埃。
81.作为示例，w层的厚度为2000埃至5000埃，例如，w层的厚度为3000埃。
82.图4是图1提供的b-b截面图。如图1、4所示，第二凹槽202从第三外延层23至少延伸至第一电极41，以露出第一电极41，其中，第一电极41为n电极。第二凹槽202中具有第一绝缘层62，第一绝缘层62从第三外延层23延伸至第一n型层211。
83.如图1、4所示，三基色发光二极管芯片还包括：第二金属条48，第二金属条48与第
二焊点块72相连。
84.如图1、4所示，第二焊点块72位于绝缘结构61上，第二金属条48位于第二凹槽202中，并与第一电极41相连。
85.上述实现方式中，第二金属条48通过第三外延层23表面的第二凹槽202延伸至第一电极41。这样通过第二金属条48作为导电结构，将第二焊点块72与第一电极41连接在一起，实现第二焊点块72与第一电极41电性连接。这样在对第一焊点块71和第二焊点块72通电后，就可以使第一外延层21正常发光。
86.示例性地，第一电极41包括au和ge形成的合金层、pt层和au层中的一种。第二金属条48也可以包括au和ge形成的合金层、pt层和au层中的一种。
87.作为示例，au和ge形成的合金层的厚度为50埃至150埃，例如，au和ge形成的合金层的厚度为100埃。
88.作为示例，pt层的厚度为300埃至700埃，例如，pt层的厚度为500埃。
89.作为示例，au层的厚度为8000埃至12000埃，例如，au层的厚度10000埃。
90.示例性地，第一绝缘层62为氧化硅层。且第一绝缘层62的厚度为1800埃至2200埃。作为示例，第一绝缘层62的厚度为2000埃。
91.图5是图1提供的c-c截面图。如图1、5所示，第三凹槽203从第三外延层23至少延伸至第四电极44，以露出第四电极44，其中，第四电极44为n电极。第三凹槽203中具有第二绝缘层63，第二绝缘层63从第三外延层23延伸至第二n型层221。
92.如图1、5所示，三基色发光二极管芯片还包括：第三金属条49，第三焊点块73与第三金属条49相连。
93.如图1、5所示，第三焊点块73位于绝缘结构61上，第三金属条49位于第三凹槽203中，并与第二n型层221相连。
94.上述实现方式中，第三金属条49通过第三外延层23表面的第三凹槽203延伸至第四电极44。这样通过第三金属条49作为导电结构，将第三焊点块73与第四电极44连接在一起，实现第三焊点块73与第四电极44电性连接。这样在对第三电极43和第四电极44通电后，就可以使第二外延层22正常发光。
95.示例性地，第四电极44包括cr层、pt层和au层中的一种，第三金属条49也可以包括cr层、pt层和au层中的一种。
96.作为示例，cr层的厚度为50埃至150埃，例如，cr层的厚度为100埃。
97.作为示例，pt层的厚度为300埃至700埃，例如，pt层的厚度为500埃。
98.作为示例，au层的厚度为2000埃至4000埃，例如，au层的厚度为3000埃。
99.示例性地，第二绝缘层63为氧化硅层。且第二绝缘层63的厚度为1800埃至2200埃。作为示例，第二绝缘层63的厚度为2000埃。
100.在本公开的一种实现方式中，图6是本公开实施例提供的一种绝缘结构61和焊点块的分布示意图。如图6所示，绝缘结构61覆盖第三外延层23的表面，绝缘结构61具有露出第六电极46的通孔610，第四焊点块74位于绝缘结构61上且延伸至通孔610内与第六电极46相连。
101.上述实现方式中，绝缘结构61为覆盖第三外延层23整个第三n型层231的表面的一层膜层结构，且绝缘结构61的表面设有露出第六电极46的通孔610，该通孔610用于放置第
四焊点块74，以使第四焊点块74能直接第六电极46电性连接，而第一焊点块71、第二焊点块72、第三焊点块73均设置在绝缘结构61上，以使第一焊点块71、第二焊点块72、第三焊点块73与第三n型层231绝缘。
102.示例性地，第六电极46包括cr层、pt层和au层中的一种。
103.作为示例，cr层的厚度为50埃至150埃，例如，cr层的厚度为100埃。
104.作为示例，pt层的厚度为300埃至700埃，例如，pt层的厚度为500埃。
105.作为示例，au层的厚度为2000埃至4000埃，例如，au层的厚度为3000埃。
106.示例性地，绝缘结构61为氧化硅层。且绝缘结构61的厚度为1800埃至2200埃。作为示例，绝缘结构61的厚度为2000埃。
107.其中，第一焊点块71、第二焊点块72、第三焊点块73和第四焊点块74均设置在第三外延层23的表面，第一焊点块71分别与第二电极42、第三电极43和第五电极45连接，第二焊点块72与第一电极41连接，第三焊点块73与第四电极44连接，第四焊点块74与第六电极46连接。这样向四个焊点块通电，就能让各个外延层的两个电极通电，以使三个外延层能正常通电发光。
108.可选地，各个外延层与电极之间还可以设置透明导电层，透明导电层均可以是氧化铟锡indium tin oxide，简称ito膜层。氧化铟锡膜层具有良好的透射率和低电阻率，采用氧化铟锡膜层作为透明导电层能使得更多的光线从透明导电层透射出，因而保证出效果；同时，由于电阻率低，因此，还便于载流子传导，提高注入效率。
109.可选地，如图6所示，多个出光孔分布为多个孔组50，多个孔组50阵列分布，每个孔组50均包括至少一个第一出光孔51、至少一个第二出光孔52和至少一个第三出光孔53。通过设置多个孔组50，每个孔组50间隔分布，以使得孔组50能均匀地分布在芯片的表面。由于每个孔组50均能透出三种不同颜色的光，所以就能使芯片形成混光非常均匀的效果。
110.可选地，第一出光孔51、第二出光孔52和第三出光孔53的横截面的形状均不同。以便于快速分辨出光孔是透过何种光，以及制备时确认同一孔组50中各出光孔是否制备齐全。
111.示例性地，如图6所示，第一出光孔51为圆孔，且第一出光孔51用于透过红光，第二出光孔52为矩形，且第二出光孔52用于透过绿光，第三出光孔53为三角形，且第三出光孔53用于透过蓝光。
112.作为示例，第一外延层21、第二外延层22和第三外延层23中的一个用于发红光，同一孔组50中，露出用于发红光的外延层的出光孔的横截面积最大。也即是，在同一孔组50中，用于透过红光的出光孔的横截面积比用于透过绿光的出光孔的横截面积大，且用于透过红光的出光孔的横截面积比用于透过蓝光的出光孔的横截面积大。
113.由于外延层靠近基板10距出光面较远，因而红光的发光较低，通过将透过红光的横截面的面积设置更大，能保证红光的发光效率，从而使得三种颜色的光经过出光孔能组合得到非常均匀的混光，提升混光效果。
114.同时也可以根据不同时期三种颜色外延的出光效率来进行灵活的调整同一孔组50中三种出光孔的分布距离，或者调整不同孔组50之间的分布距离，实现合适的配光。
115.可选地，如图2所示，绝缘结构61远离外延结构的表面具有遮光膜80，遮光膜80具有露出第一出光孔51、第二出光孔52和第三出光孔53的通孔。遮光膜80用于遮挡各外延层
从除出光孔以外区域透射，以保证从各出光孔透过的光线能得到良好的混光效果。
116.可选地，如图2所示，第一外延层21朝向基板10的表面具有第一键合层31，基板10朝向第一外延层21的表面具有第二键合层32。
117.图7是本公开实施例提供的一种第一键合层31的结构示意图。如图7所示，第一键合层31和第二键合层32均包括sn层311和间隔嵌设在sn层311内的au块312，第一键合层31的au块312与第二键合层32的au块312相对连接。
118.通过将第一键合层31和第二键合层32设置成在sn层311内间隔嵌设au块312的结构，其中，au块312做成点状可以减少金的应力并利用au结合力较强的优点，sn做成整面覆盖的形式来保证对金块的保护，以及进一步提高键合结合力。
119.其中，第一键合层31和第二键合层32在键合时，采用对位并超声方式。具体是将两个待键合的第一键层和第二键合层32的金块对准后加温并加超声，实现键合，这样可以避免过高的温度造成应力太大的问题。
120.本公开实施例中，第一外延层21和第二外延层22之间设有第三键合层33、第二外延层22和第三外延层23之间设有第四键合层34。
121.可选地，第三键合层33和第四键合层34的制作材料均可以包括磷硅玻璃、硼硅玻璃和硼磷硅玻璃中的一种。
122.由于磷硅玻璃、硼硅玻璃和硼磷硅玻璃的韧性较好，因此可以有效避免键合层在键合时施加的压力作用下形成暗伤。同时磷硅玻璃、硼硅玻璃和硼磷硅玻璃与二氧化硅一样为透明材料，不会吸收光线。
123.图8是本公开实施例提供的一种三基色发光二极管芯片的制备方法的流程图。如图8所示，该制备方法包括：
124.步骤s1：提供一基板10。
125.其中，基板10可以是gaas衬底或蓝宝石衬底。
126.步骤s2：在基板10上形成外延结构。
127.其中，外延结构包括第一外延层21、第二外延层22和第三外延层23。
128.步骤s2可以包括以下几步：
129.第一步：生长红光外延层。
130.本公开实施例中，采用mocvd(metal-organic chemical vapor deposition，金属有机化合物化学气相沉积)方法生长红光外延层。生长红光外延层可以包括在gaas衬底上依次外延生长腐蚀截止层、第三n型层231、alinp载流子限制层、第三发光层232、第三p型层233和窗口层。
131.其中，腐蚀截止层可以是siox层、sinx层或tiox层。第三n型层231可以是n型algainp电流扩展层，第三p型层233可以是p型alinp层，窗口层可以是gap层，第三发光层232包括交替生长的algainp量子阱层和algainp量子垒层，algainp量子阱层和algainp量子垒层中的al含量不同。
132.其中，在生长红光外延层时包括在红外光外延层的相反两侧面形成第一电极41和第二电极42。
133.第二步：生长绿光外延层。
134.本公开实施例中，采用mocvd方法生长绿光外延层。生长绿光外延层可以包括在
gaas衬底上依次外延生长腐蚀截止层、n型层、alinp载流子限制层、多量子阱层、p型层和窗口层。
135.其中，腐蚀截止层可以是siox层、sinx层或tiox层。第二n型层221可以是n型gan层，第二p型层223可以是p型gan层，窗口层可以是gap层，第二发光层222包括交替生长的ingan量子阱层和gan量子垒层。
136.其中，在生长绿光外延层时包括在绿外光外延层的相反两侧面形成第三电极43和第四电极44。
137.第三步：生长蓝光外延层。
138.本公开实施例中，采用mocvd方法生长蓝光外延层。生长蓝光外延层可以包括在gaas衬底上依次外延生长腐蚀截止层、第一n型层211、alinp载流子限制层、第一发光层212、第一p型层213和窗口层。
139.其中，腐蚀截止层可以是siox层、sinx层或tiox层。第一n型层211可以是n型gan层，第一p型层213可以是p型alinp层，窗口层可以是gap层，第一发光层212包括交替生长的ingan量子阱层和gan量子垒层。
140.其中，在生长蓝光外延层时包括在蓝外光外延层的相反两侧面形成第五电极45和第六电极46。
141.在生长完成三种外延层后，以蓝光外延层为基准，将绿光外延层键合到蓝光外延层上，在蓝光外延层和绿光外延层之间形成第四键合层34，并去除蓝光外延层上的gaas衬底；然后，将红光外延层键合到绿光外延层上，在绿光外延层和红光外延层之间形成第三键合层33，并去除红光外延层上的gaas衬底。
142.在将三种外延层键合到一起之后还包括：在红光外延层远离蓝光外延层的表面形成第一键合层31，在基板10上形成第二键合层32，键合第一键合层31和第二键合层32，以将红光外延层键合在基板10上。
143.其中，基板10可以是蓝宝石衬底。也即是，步骤s2包括外延生长三种外延层，然后将三种外延层键合后一起转移至蓝宝石衬底上。
144.步骤s3：在第三外延层23远离基板10的表面形成绝缘结构61，绝缘结构61的表面具有露出第一外延层21的第一出光孔51、露出第二外延层22的第二出光孔52，露出第三外延层23的第三出光孔53。
145.在步骤s3之后，包括：在第三外延层23上制备第一焊点块71、第二焊点块72、第三焊点块73和第四焊点块74。
146.其中，第一焊点块71通过第一凹槽201分别与第二电极42、第三电极43和第五电极45连接，第二焊点块72通过第二凹槽202与第一电极41连接，第三焊点块73通过第三凹槽203与第四电极44连接，第四焊点块74与第六电极46连接。
147.最后，减薄蓝光外延层的衬底，以形成基板10。
148.其中，蓝光外延层的衬底为蓝宝石基板，减薄后形成的基板10的厚度为150μm。
149.对蓝宝石进行隐形切割划裂，隐形切割划裂可以较好的减少亮度的损失，测试得到三基色发光二极管芯片。
150.以上，并非对本公开作任何形式上的限制，虽然本公开已通过实施例揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案范围内，当
可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。