一种晶体管的制造方法

1.本发明涉及半导体技术领域，尤其涉及一种晶体管的制造方法。


背景技术：

2.在半导体领域，锗硅或锗材料具有较高的载流子迁移率。同时，锗的禁带宽度比硅的禁带宽度小。基于此，当利用锗硅或锗材料制造晶体管包括的沟道时，利于晶体管具有更大的驱动电流、更快的开关速度以及更低的驱动电压，从而使得锗硅或锗材料成为了沟道材料的主要候选之一。
3.但是，采用现有的制造方法并利用锗硅或锗材料制造晶体管包括的沟道时，容易导致晶体管的工作性能较差。


技术实现要素：

4.本发明的目的在于提供一种晶体管的制造方法，用于在沟道的材质含有锗的情况下，提高包括该沟道的晶体管的工作性能。
5.为了实现上述目的，本发明提供了一种晶体管的制造方法，该晶体管的制造方法包括：
6.在基底上形成晶体管包括的沟道、以及至少位于沟道上的硅层。沟道的材质含有锗。硅层中含有由沟道中扩散出的锗原子。
7.对硅层进行交替循环的低温氧化处理和退火处理，直至位于硅层中的锗原子的浓度降低至预设阈值。
8.与现有技术相比，本发明提供的晶体管的制造方法所制造的晶体管，其包括的沟道的材质含有锗。并且，在基底上形成了该沟道后，还至少在该沟道上形成了硅层。此时，硅层可以将沟道与外界环境隔离开，从而可以解决在制造过程中因沟道中的锗原子直接暴露在外界环境下形成不稳定且易水解的氧化锗而使得沟道的界面态较高的问题。此外，在实际的制造过程中，在上述沟道上形成上述硅层时，因形成温度较高等因素会导致沟道中的锗原子会扩散到硅层中，该部分锗原子依然容易与空气中的水蒸气等反应形成上述氧化锗而导致界面态较差。在此情况下，本发明提供的制造方法在形成硅层后，还对硅层进行交替循环的低温氧化处理和退火处理。具体的，以通过低温氧化处理将硅层中的部分锗原子和硅原子与氧原子反应、并通过退火处理将与氧原子反应的锗原子挥发掉的方式将硅层中的锗原子的浓度降低至预设阈值，从而可以获得优质的界面特性，改善晶体管的电学性能，进而提高晶体管的工作性能。
附图说明
9.此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
10.图1为本发明实施例提供的晶体管的制造方法流程图；
11.图2为本发明实施例中在所制造的晶体管为平面晶体管的情况下，在基底上形成沟道和硅层后的结构断面图；
12.图3为本发明实施例中在所制造的晶体管为鳍式场效应晶体管的情况下，在基底上形成沟道和硅层后的结构沿沟道长度方向的断面图；
13.图4为本发明实施例中在所制造的晶体管为鳍式场效应晶体管的情况下，在基底上形成沟道和硅层后的结构垂直于沟道方向的断面图；
14.图5为本发明实施例中在所制造的晶体管为环栅晶体管的情况下，在基底上形成沟道和硅层后的结构沿沟道长度方向的断面图；
15.图6为本发明实施例中在所制造的晶体管为环栅晶体管的情况下，在基底上形成沟道和硅层后的结构垂直于沟道方向的断面图；
16.图7为本发明实施例中在所制造的晶体管为平面晶体管的情况下，对硅层进行低温氧化处理后的结构断面图；
17.图8为本发明实施例中在所制造的晶体管为鳍式场效应晶体管的情况下，对硅层进行低温氧化处理后的结构垂直于沟道方向的断面图；
18.图9为本发明实施例中在所制造的晶体管为环栅晶体管的情况下，对硅层进行低温氧化处理后的结构垂直于沟道方向的断面图；
19.图10为本发明实施例中在所制造的晶体管为平面晶体管的情况下，对形成有氧化物混合层的硅层进行退火处理后的结构断面图；
20.图11为本发明实施例中在所制造的晶体管为鳍式场效应晶体管的情况下，对形成有氧化物混合层的硅层进行退火处理后的结构垂直于沟道方向的断面图；
21.图12为本发明实施例中在所制造的晶体管为环栅晶体管的情况下，对形成有氧化物混合层的硅层进行退火处理后的结构垂直于沟道方向的断面图；
22.图13为本发明实施例中在所制造的晶体管为平面晶体管的情况下，对硅层进行交替循环的低温氧化处理和退火处理后的一种结构断面图；
23.图14为本发明实施例中在所制造的晶体管为鳍式场效应晶体管的情况下，对硅层进行交替循环的低温氧化处理和退火处理后的一种结构垂直于沟道方向的断面图；
24.图15为本发明实施例中在所制造的晶体管为环栅晶体管的情况下，对硅层进行交替循环的低温氧化处理和退火处理后的一种结构垂直于沟道方向的断面图；
25.图16为本发明实施例中在所制造的晶体管为平面晶体管的情况下，在硅层上形成界面层后的结构断面图；
26.图17为本发明实施例中在所制造的晶体管为鳍式场效应晶体管的情况下，在硅层上形成界面层后的结构垂直于沟道方向的断面图；
27.图18为本发明实施例中在所制造的晶体管为环栅晶体管的情况下，在硅层上形成界面层后的结构垂直于沟道方向的断面图。
28.附图标记：11为基底，12为沟道，13为硅层，14为氧化物混合层，15为第二氧化层，151为第一氧化层，16为界面层，17为浅槽隔离，18为源区，19为漏区，20为介电层，21为侧墙。
具体实施方式
29.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
30.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
31.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
32.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。
33.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
34.在半导体领域，锗硅或锗材料具有较高的载流子迁移率。同时，锗的禁带宽度比硅的禁带宽度小。基于此，当利用锗硅或锗材料制造晶体管所包括的沟道时，利于晶体管具有更大的驱动电流、更快的开关速度以及更低的驱动电压，从而使得锗硅或锗材料成为了沟道材料的主要候选之一。
35.但是，在实际的应用过程中，当采用现有的制造方法，并利用锗硅或锗材料制造晶体管所包括的沟道时，容易在锗硅或锗材料制成的沟道表面形成不稳定且易水解的氧化锗(geo)层，从而增加了界面的悬挂键，使得沟道的界面态较高，导致沟道内的载流子迁移率降低，进而造成晶体管的工作性能较差。
36.为了解决上述技术问题，本发明实施例提供了一种晶体管的制造方法。其中，在本发明实施例提供的晶体管的制造方法中在基底上形成晶体管包括的沟道、以及至少位于沟道上的硅层后，对硅层进行交替循环的低温氧化处理和退火处理，直至位于硅层中的锗原子的浓度降低至预设阈值，以获得优质的界面特性，进而提高晶体管的工作性能。
37.如图1所示，本发明实施例提供了一种晶体管的制造方法。其中，该制造方法所制造的晶体管的器件结构类型可以根据实际需求进行选择。示例性的，该制造方法所制造的晶体管可以为平面晶体管、鳍式场效应晶体管或环栅晶体管。
38.下文将根据图2至图18示出的操作的断面图，对制造过程进行描述。具体的，该晶体管的制造方法包括以下步骤：
39.如图2至图6所示，在基底11上形成晶体管包括的沟道12、以及至少位于沟道12上的硅层13。沟道12的材质含有锗。硅层13中含有由沟道12中扩散出的锗原子。
40.具体来说，上述基底可以为硅衬底、锗硅衬底、锗衬底等其上未形成结构的半导体衬底，也可以为其上形成有一些结构的半导体衬底。具体的，基底的材质和结构可以根据实际需求进行设置。例如：在所制造的晶体管为集成电路中位于第二层或以上层的晶体管的情况下，上述基底可以包括半导体衬底、形成在半导体衬底上的至少一层晶体管、以及将相邻层隔离开的层间介质层等。在一些情况下，如图2至图6所示，上述基底上还可以形成有浅槽隔离17、侧墙21、源区18、漏区19和介电层20。具体的，上述浅槽隔离17用于限定基底11具有的有源区。浅槽隔离17所含有的材料可以为sin、si3n4、sio2或sico等绝缘材料。上述源区18和漏区19分别形成在沟道12沿其长度方向的两侧。源区18和漏区19的材质可以为硅、锗硅或锗等半导体材料。上述介电层20覆盖在基底上、且介电层20的顶部高度等于侧墙21的最大顶部高度。侧墙21形成在介电层20与硅层13和栅极形成区之间。栅极形成区为形成晶体管包括的栅堆叠的区域。上述侧墙21和介电层20的材质可以为二氧化硅、氮化硅等绝缘材料。
41.至于上述沟道的材质具体可以为si
1-x
ge
x
等含有锗的半导体材料。其中，0＜x≤1。例如：沟道的材质可以为si
0.2
ge
0.8
、si
0.5
ge
0.5
或ge等。
42.至于上述硅层的厚度可以根据实际应用场景进行设置，此处不做具体限定。示例性的，上述硅层的厚度可以大于等于1nm、且小于等于3nm。此时，形成在沟道上的硅层厚度较薄。基于此，因锗的禁带宽度比硅的禁带宽度小，故在硅层的厚度较薄的情况下，材质含有锗的沟道可以作为载流子束缚结构。也就是说，在晶体管处于工作状态下，源区和漏区仅会通过含有锗的沟道实现导通，而不会通过形成在沟道上的硅层导通，从而可以通过硅层将材质含有锗的沟道与外界环境隔离开的同时防止寄生沟道的产生，进一步提高所制造晶体管的电学性能。
43.可以理解的是，根据晶体管的器件结构类型的不同，上述晶体管包括的沟道的具体结构也随之不同。相应的，在基底上形成晶体管包括的沟道、以及位于沟道上的硅层的制造过程也不相同。
44.例如：如图2所示，在晶体管为平面晶体管的情况下，沟道12可以形成在基底11的表面或基底11上。硅层13位于沟道12背离基底11的表面上。具体的，沟道12在基底11上的具体位置可以根据实际需求进行设置，此处不做具体限定。
45.在实际的应用过程中，以基底为未形成有其他结构的衬底、以及沟道形成在基底的表面为例对上述在基底上形成平面晶体管包括的沟道和硅层进行简单说明，可以先采用沉积和选择性刻蚀等工艺先在基底位于沟道形成区的部分上形成牺牲栅和侧墙。其中，侧墙至少位于牺牲栅沿宽度方向的两侧。接着采用等离子体注入等工艺在基底位于牺牲栅沿宽度方向两侧的部分内分别形成源区和漏区，此时基底位于沟道形成区内的部分形成沟道。然后，形成覆盖在基底上的介电层。该介电层的顶部与牺牲栅的顶部平齐。并去除牺牲栅，暴露出沟道背离基底的表面。最后可以通过化学气相沉积或分子束外延等工艺在沟道背离基底的表面上形成硅层。
46.又例如：如图3和图4所示，在晶体管为鳍式场效应晶体管的情况下，沟道12为形成在基底11上的鳍状结构。硅层13覆盖在沟道12的外周。
47.在实际的应用过程中，以基底为未形成有其他结构的衬底、且基底与沟道所含有的材料一致的情况下，可以先采用光刻和干法刻蚀等工艺刻蚀基底，以在基底上形成第一鳍部。接着在基底暴露在第一鳍部之外的部分上形成浅槽隔离。第一鳍部暴露在浅槽隔离外的部分为第二鳍部。该第二鳍部具有源区形成区、漏区形成区、以及位于源区形成区和漏区形成区之间的过渡区。然后形成至少覆盖在过渡区外周的牺牲栅和侧墙。侧墙至少形成在牺牲栅沿宽度方向的两侧。在去除第二鳍部位于源区形成区和漏区形成区内的部分后，至少在源区形成区和漏区形成区所在的区域内分别形成鳍式场效应晶体管包括的源区和漏区。然后，采用前文所述的工艺形成介电层、以及去除牺牲栅，暴露出沟道的顶部和沿其宽度方向的两侧。最后可以通过化学气相沉积或分子束外延等工艺形成覆盖在沟道外周的硅层。
48.再例如：如图5和图6所示，在晶体管为环栅晶体管的情况下，沟道12包括形成在基底11上方的至少一层纳米线或片。硅层13至少环绕在每层纳米线或片的外周。其中，上述硅层可以仅环绕在每层纳米线或片的外周。或者，如图5和图6所示，上述硅层13不仅环绕在每层纳米线或片的外周还形成在基底11位于沟道12下方的部分上。此外，沟道12包括的纳米线或片的层数可以根据实际需求进行设置，只要能够应用至本发明实施例提供的晶体管的制造方法中即可。
49.具体的，如何在基底上形成环栅晶体管包括的沟道可以参考前文所述的鳍式场效应晶体管包括的沟道的制造过程。不同的是，制造环栅晶体管包括的沟道需要在基底上形成层数等于纳米线或片层数的叠层，并对叠层和基底进行刻蚀得到第一鳍部。上述每层叠层包括牺牲层、以及位于牺牲层上的沟道层。此外，在去除牺牲栅后，还需要去除掉牺牲层位于过渡区内的部分，以使得沟道层位于过渡区内的部分形成纳米线或片。
50.值得注意的是，由前文所述的内容可知，本发明实施例提供的晶体管的制造方法所制造的晶体管，其包括的沟道的材质含有锗。并且，在基底上形成了该沟道后，还至少在该沟道上形成了硅层。此时，硅层可以将沟道与外界环境隔离开，从而可以解决在制造过程中因沟道中的锗原子直接暴露在外界环境下形成不稳定且易水解的氧化锗而使得沟道的界面态较高的问题。
51.需要说明的是，上述形成沟道的制造过程中均是采用后栅工艺预先形成牺牲栅，以便于在进行相应处理后在栅极形成区内依次形成高介电常数的栅介质层和金属栅。应理解，也可以在执行完相应操作后通过先栅工艺来形成晶体管包括的栅堆叠。此外，可以通过多种方式来形成上述沟道和硅层等结构。如何形成上述结构并非本发明的主要特征所在，因此在本说明书中，只对其进行简要地介绍，以便本领域普通技术人员能够容易地实施本发明。本领域普通技术人员完全可以设想别的方式来制作上述结构。
52.如图7至图15所示，对硅层13进行交替循环的低温氧化处理和退火处理，直至位于硅层13中的锗原子的浓度降低至预设阈值。
53.可以理解的是，在实际的制造过程中，在上述沟道上形成上述硅层时，因形成温度较高等因素会导致沟道中的锗原子会扩散到硅层中，该部分锗原子依然容易与空气中的水蒸气等反应形成上述氧化锗而导致界面态较差。在此情况下，本发明实施例提供的制造方
法在形成硅层后，还对硅层进行交替循环的低温氧化处理和退火处理，以将硅层中的锗原子的浓度降低至预设阈值，防止硅层中剩余的锗原子影响晶体管的电学性能。基于此，上述预设阈值的大小因制造过程中扩散至硅层中锗的初始浓度、以及制造环境中水蒸气等易与锗原子反应而形成氧化锗的反应物的浓度等因素的不同而随之不同。例如：制造环境中上述水蒸气等反应物的浓度非常低的情况下，上述预设阈值的大小可以适当提高。
54.示例性的，上述预设阈值可以等于硅层中硅原子含量的一百万分之一。
55.此外，上述低温氧化处理和退火处理的处理条件可以根据硅层中锗的初始浓度、以及实际需求等进行设置，此处不做具体限定。示例性的，上述低温氧化处理的处理温度可以大于0、且小于等于400℃。此时，可以实现通过低温氧化处理降低硅层中锗原子的浓度，又可以防止因温度过高导致沟道中的锗原子继续扩散至硅层中，提高本发明实施例提供的晶体管的制造方法的制造效率和可靠性。另外，可以在臭氧基气体氛围中对硅层进行低温氧化处理。其中，上述臭氧基气体可以为臭氧气体。或着，上述臭氧基气体为臭氧和氧气的混合气体。
56.示例性的，可以在真空环境或保护气体氛围中对硅层进行退火处理。上述退火处理的处理温度可以为450℃～650℃。其中，上述保护气体为氮气或惰性气体。优选的，上述退火处理的处理温度为500℃。
57.在一种示例中，如图7至图15所示，上述对硅层13进行交替循环的低温氧化处理和退火处理，可以包括以下步骤：如图7至图9所示，对硅层13进行低温氧化处理，以降低位于硅层13中的锗原子的浓度、且在硅层13的表面形成氧化物混合层14。氧化物混合层14的材质包括锗的氧化物和硅的氧化物。如图10至图12所示，对形成有氧化物混合层14的硅层13进行退火处理，以使氧化物混合层14形成第一氧化层151、且使硅层13中剩余的至少部分锗原子移动至硅层13靠近第一氧化层151的表面。第一氧化层151的材质为硅的氧化物。如图13至图15所示，重复上述操作，直至位于硅层13中的锗原子的浓度降低至预设阈值。经上述交替循环的低温氧化处理和退火处理后硅层13上形成有第二氧化层15。第二氧化层15包括至少一层第一氧化层151。
58.具体来说，上述氧化物混合层的材质中锗的氧化物可以为氧化锗和/或二氧化锗。氧化物混合层和第一氧化层的材质中硅的氧化物可以为氧化硅和/或二氧化硅。此外，在实际的应用过程中，上述操作的执行次数需要根据按顺序执行完一次低温氧化处理和一次退火处理后，硅层中锗原子的浓度与预设阈值的大小关系进行确定。例如：若在按照顺序执行完第二次低温氧化处理和第二次退火处理后，硅层中锗原子的浓度低于预设阈值的情况下，只需执行两次。
59.可以理解的是，若只需要执行一次上述操作，则上述第二氧化层只包括一层第一氧化层。若需要执行至少两次上述操作，则第二氧化层可以是交替循环进行低温氧化处理和退火处理后累积形成在硅层上、且材质为硅的氧化物的膜层。此时，第二氧化层包括至少两层第一氧化层。
60.如前文所述，如图13至图15所示，因每循环执行一次低温氧化处理和退火处理后均会在硅层13上形成一层第一氧化层151，故若在上述操作的执行次数大于等于2，则会在硅层13上形成层数大于等于2层的第一氧化层151(即第二氧化层15包括至少两层第一氧化层151)。此时，硅层13上的第二氧化层15的厚度较大。基于此，如图2至图6所示，在上述操作
的执行次数大于等于2的情况下，在对硅层13进行低温氧化处理前，上述晶体管的制造方法还包括步骤：去除第一氧化层。也就是说，每进行下次操作前均去除位于硅层13上的第一氧化层，以在下次低温氧化处理过程中便于硅层13与臭氧基气体等接触、并反应形成氧化物混合层，降低反应难度的同时还可以提高反应效率。在此情况下，即使上述操作执行次数大于等于2，最终形成在硅层13上的第二氧化层也仅包括一层第一氧化层。
61.示例性的，对硅层进行交替循环的低温氧化处理和退火处理后，上述晶体管的制造方法还可以包括步骤：如图2至图6所示，去除第二氧化层。如图16至图18所示，在硅层13上形成界面层16，以进一步提高硅层13的界面态，提升晶体管的电学性能。
62.具体的，上述去除第二氧化层和形成界面层的工艺和条件可以根据实际需求进行设置，此处不做具体限定。
63.示例性的，如图16至图18所示，在上述第二氧化层的厚度大于0、且小于等于0.7nm的情况下，第二氧化层为位于硅层13上的界面层16。
64.在实际的应用过程中，经上述操作后若最终形成在硅层上的第二氧化层的厚度满足实际应用场景中界面层的厚度要求的情况下，可以将该第二氧化层直接作为界面层，以简化晶体管的制造流程、提高制造效率。其中，上述界面层的厚度还可以为其他合适的数值，并不限于上述范围。
65.此外，在形成硅层或在形成界面层后，可以采用原子层沉积等工艺在硅层或界面层上形成晶体管包括的栅堆叠。该栅堆叠包括材质为hfo2、zro2、tio2或al2o3等绝缘材料的栅介质层、以及材质为tin、tan或tisin等导电材料的栅极，获得晶体管。
66.由上述内容可知，本发明实施例提供的晶体管的制造方法中可以通过低温氧化处理将硅层中的部分锗原子和硅原子与氧原子反应，形成氧化物混合层。接着通过退火处理使ge-o键断裂。原ge-o键中的o进一步与硅层中的si或氧化物混合层的氧化硅中的si反应，增强硅的氧化物强度的同时更易形成高质量的si
4+
。而原ge-o键中的ge则挥发至反应环境中，实现硅层中的锗原子的浓度降低至预设阈值，从而可以减少或消除硅层中析出ge原子。换句话说，可以解决硅层中锗原子与外界环境中的水蒸气等反应导致界面态变差的问题，从而改善晶体管的电学性能，提高晶体管的工作性能。
67.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
68.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。