半导体装置的制作方法

半导体装置
1.本技术是2019年1月25日提交的，中国专利申请号为201980011546.8(国际申请号pct/jp2019/002567)，发明名称为“半导体装置”的专利申请的分案申请。
技术领域
2.本公开涉及半导体装置，尤其涉及csp(chip size package：芯片尺寸封装)型的半导体装置。


背景技术：

3.以往已知的放电控制用的半导体装置具有一个晶体管元件、以及限制放电时的电流的一个电阻元件(例如，参考专利文献1)。
4.(现有技术文献)
5.(专利文献)
6.专利文献1∶国际公开第wo2015/166654号
7.在所述以往的半导体装置中，放电电流控制用的电阻元件只有一个，在半导体装置上，放电控制时的发热位置，只存在于配置有电阻元件的局部区域。在这个情况下，该局部区域的温度超过半导体装置的允许动作温度，会导致半导体装置破坏。此外对产生的热进行散热时，将局部区域发生的热向其周围区域传热是不容易的，所以散热效率不佳。


技术实现要素：

8.于是，本公开的目的在于提供一种半导体装置，在放电控制时，能够将电阻元件的发热最高温度比以往降低，并且能够比以往高效地进行散热。
9.本公开涉及的一种半导体装置是面朝下安装芯片尺寸封装型的半导体装置，在电池的充放电电路中，被用于1a以上的瞬时充放电的电流控制，该半导体装置在硅基板上形成有多个元件，所述半导体装置具有串联连接电路，该串联连接电路由相互并联连接的多个电阻元件、与在所述瞬时充放电时瞬时成为导通状态的晶体管元件不经由其他元件地串联连接而成，所述半导体装置的厚度是250μm以上，构成所述串联连接电路的全部元件被形成在所述硅基板上。
10.本公开涉及的一种半导体装置是面朝下安装芯片尺寸封装型的半导体装置，在电池的充放电电路中，被用于1a以上的瞬时充放电的电流控制，且该半导体装置在硅基板上形成有多个元件，所述半导体装置具有串联连接电路，该串联连接电路由相互并联连接的多个电阻元件、与在所述瞬时充放电时瞬时成为导通状态的晶体管元件不经由其他元件地串联连接而成，所述半导体装置的体积是1.94mm3以上，构成所述串联连接电路的全部元件被形成在所述硅基板上。
11.本公开涉及的一种半导体装置是面朝下安装芯片尺寸封装型的半导体装置，具有晶体管元件以及多个第1电阻元件，所述晶体管元件具有第1电极、第2电极、以及对所述第1电极与所述第2电极之间的导通状态进行控制的控制电极，所述多个第1电阻元件的一方的
电极，均与所述第2电极电连接，所述半导体装置具有一个以上的外部电阻端子、与所述第1电极电连接的外部第1端子、以及与所述控制电极电连接的外部控制端子，所述多个第1电阻元件的另一方的电极均与所述一个以上的外部电阻端子中的任一个接触连接，所述一个以上的外部电阻端子、所述外部第1端子、以及所述外部控制端子，是被形成在所述半导体装置的表面的外部连接端子。
12.通过该构成，将成为发热源的第1电阻元件并列地排列多个，所以在放电控制时，发热位置被分散在配置有多个第1电阻元件的位置，并且各个第1电阻元件中发热最高温度能够比以往减少。从而既能防止在放电控制时的半导体装置破坏，又能对半导体装置的发热比以往高效地进行散热。
13.通过本公开涉及的半导体装置，既能防止在放电控制时的半导体装置的破坏，又能对半导体装置产生的热比以往高效地进行散热。
附图说明
14.图1是实施方式涉及的半导体装置的外形图。
15.图2是实施方式涉及的半导体装置的电路图。
16.图3是实施方式涉及的半导体装置的上面透视图。
17.图4是实施方式涉及的半导体装置的截面图。
18.图5是实施方式涉及的半导体装置的上面透视图。
19.图6是实施方式涉及的半导体装置的电路图。
20.图7是实施方式涉及的半导体装置的截面图。
21.图8是实施方式涉及的半导体装置的截面图。
22.图9是实施方式涉及的半导体装置的截面图。
23.图10是实施方式涉及的半导体装置的上面透视图。
24.图11是实施方式涉及的半导体装置的截面图。
25.图12是实施方式涉及的半导体装置的上面透视图。
26.图13是示出实施方式涉及的半导体装置被安装的样子的模式图。
27.图14a是实施方式涉及的半导体装置的上面图。
28.图14b是实施方式涉及的半导体装置的上面图。
29.图15是示出实施方式涉及的充放电电路的模式图。
30.图16是示出实施方式涉及的半导体装置的温度模拟结果的图。
31.图17是示出实施方式涉及的半导体装置在满足规定的温度条件时的各个边的长度与体积的关系的图。
32.符号说明
33.1，1a～1h 半导体装置
34.10，210，410a，410b，810 外部第1端子
35.11，211，411a，411b，811 第1电极
36.20，220，420 外部第2端子
37.21，221，421 漏极外部电极
38.30，30a～30f，230，230a～230f，430，430a～430e，830，830a～830g外部电阻端子
39.31，31a～31f，231a～231f，431a～431c，831，831a～831g 电阻电极
40.40，240，440，840 外部控制端子
41.41，241，441，841 第3电极
42.51，81 半导体基板
43.52 第1低浓度杂质层
44.53 体区域
45.54 源极区域
46.55，84 栅极导体
47.56 栅极绝缘膜
48.57 高浓度杂质层
49.61 绝缘层
50.62 钝化层
51.71 金属层
52.82 源极内部电极
53.83 漏极内部电极
54.100，100a～100c 晶体管元件
55.110，110a～110f，310a～310l，510，510a～510j，910，910a，910b第1电阻元件
56.111，311，511 触头
57.120，120a～120f，121，122，123，320a～320g，321，322a～322d，520a，520b，521，522，523，921，922a～922g，923 金属布线
58.150，350，550，950 晶体管元件区域
59.160，360，560 漏极提升区域
60.170，370，570，970 齐纳二极管区域
61.190 齐纳二极管
62.280，280a，280b 第1端子区域
63.290，290a，290b 第2端子区域
64.300 基板布线
65.610，710，930，930a，930b 第2电阻元件
66.1010 电池
67.1020 控制ic
具体实施方式
68.另外，以下说明的实施方式都是示出本公开的一个具体例子。因此，以下实施方式中示出的数值、形状、材料、构成要素、构成要素的配置位置以及连接形式等是一个例子，主旨并非限定本公开。此外，以下的实施方式中的构成要素中，示出最上位概念的技术方案没有记载的构成要素，作为任意的构成要素来说明。
69.在本公开中“a与b电连接”包括，a与b经由布线而直接连接的情况、a与b不经由布线而直接连接的情况、以及a与b经由电阻成分(电阻元件、电阻布线)而间接连接的情况。
70.(实施方式)
71.《具备纵向mos晶体管的结构》
72.以下说明本实施方式涉及的半导体装置1的结构。半导体装置1，是内置有一个纵向mos(metal oxide semiconductor：金属氧化物半导体)晶体管和多个电阻元件的csp芯片，也可以是bga(ball grid array：球网格阵列)型的、lga(land grid array：平面网格阵列)型、或者其他型的csp芯片。
73.所述纵向mos晶体管是功率晶体管，即沟槽mos型场效应晶体管(field effect transistor)。
74.图1是半导体装置1的外形图。
75.如图1所示，半导体装置1，在其表面作为外部连接端子具备：外部第1端子10、外部第2端子20、外部电阻端子30a～30f(以下有时记为外部电阻端子30)、以及外部控制端子40。半导体装置1，通过面朝下(face-down)安装，从而所述外部连接端子被接合到安装基板的安装面。
76.图2是半导体装置1的电路图。
77.如图2示出，半导体装置1，除了具备所述外部连接端子，还具备纵向mos晶体管即晶体管元件100、第1电阻元件110a～110f(以下称为第1电阻元件110)、以及esd保护用的齐纳二极体190，在晶体管元件100中，在源极漏极之间作为寄生元件，存在体二极管bd。
78.第1电阻元件110的一方的电极，均与外部第2端子20电连接。第1电阻元件110的另一方的电极，分别与一一对应的外部电阻端子30电连接，并且可以彼此短路。
79.图3是半导体装置1的上面透视图，图4是示出沿着图3中的a1-a2线的切断面的半导体装置1的截面图。
80.以下利用图3、图4说明半导体装置1的内部结构。
81.如图4以及图3示出，半导体装置1包括半导体基板51、第1低浓度杂质层52、高浓度杂质层57、绝缘层61、钝化层62、金属层71，晶体管元件100，漏极外部电极21、电阻电极31、第1电阻元件110、金属布线120～123来构成。
82.半导体基板51，由包括第1导电型的杂质的硅构成，例如可以是n型硅基板，在这里，第1导电型是n型，第2导电型是p型。
83.第1低浓度杂质层52，与半导体基板51的上表面(图4中的上侧主面)接触形成，第1低浓度杂质层52包括的第1导电型的杂质的浓度比半导体基板51的第1导电型的杂质的浓度低。第1低浓度杂质层52，例如通过外延成长被形成在半导体基板51上。
84.高浓度杂质层57，与半导体基板51的上表面接触形成，高浓度杂质层57包含的第1导电型的杂质的浓度比第1低浓度杂质层52的第1导电型的杂质的浓度高，被形成在第1低浓度杂质层52的漏极提升区域160。高浓度杂质层57，可以通过在漏极提升区域160，注入第1导电型的杂质来形成。
85.另外，高浓度杂质层57在半导体装置1中不是必须的，该部分可以成为第1低浓度杂质层52，在这个情况下，不需要第1导电型的杂质的追加注入工序，能够以低成本制造半导体装置1。
86.绝缘层61，是在第1低浓度杂质层52的上表面接触形成的绝缘层，可以是二氧化硅，可以由cvd(chemical vapor deposition：化学气相沉积)法来形成。
87.钝化层62是在半导体装置1的表面形成的保护层，可以是氮化硅，可以由cvd法来
形成。
88.金属层71，与半导体基板51的下表面(图4的下侧主面)接触形成，由金属材料构成。
89.晶体管元件100，被形成在晶体管元件区域150，具有作为源极电极来动作的第1电极11(以下有时记为源极电极)、作为漏极电极来动作的半导体基板51(以下有时记为漏极电极)、以及作为控制电极来动作的栅极导体55，该栅极导体55对第1电极11(源极电极)与半导体基板51(漏极电极)之间的导通状态进行控制。
90.在晶体管元件区域150的第1低浓度杂质层52，形成有体区域53，该体区域53包含与第1导电型不同的第2导电型的杂质。在体区域53形成有包含第1导电型的杂质的源极区域54、栅极导体55、以及栅极绝缘膜56。
91.第1电极11，与源极区域54以及体区域53接触连接，其上表面，通过钝化层62的开口，在半导体装置1的表面露出，以作为外部第1端子10。
92.漏极外部电极21，与高浓度杂质层57接触连接，其上表面，通过钝化层62的开口，在半导体装置1的表面露出，以作为外部第2端子20。
93.电阻电极31(31a～31f)，与第1电阻元件110(110a～110f)的另一方的电极接触连接，其上表面，通过钝化层62的开口，在半导体装置1的表面露出，以作为外部电阻端子30(30a～30f)。在这里，电阻电极31、第1电阻元件110、外部电阻端子30分别有多个，各自一一对应。此外，各个电阻电极31之间，通过金属布线122电连接。
94.第3电极41(参考图3)(以下有时记为栅极电极)，通过金属布线121(参考图3)，与栅极导体55(参考图4)电连接。第3电极41的上表面，通过钝化层62的开口，在半导体装置1的表面露出，以作为外部控制端子40。
95.第1电阻元件110，被形成在绝缘层61内，由注入了杂质的多晶硅构成，例如可以由cvd法形成。多晶硅的薄层电阻，能够由杂质的种类以及剂量等来决定。
96.金属布线120(120a～120f)分别形成在绝缘层61上，漏极外部电极21与第1电阻元件110(110a～110f)各自的一方的电极电连接。
97.齐纳二极管190，在图3中图示为齐纳二极管区域170，一方的电极通过金属布线123与第1电极11电连接，另一方的电极与第3电极41电连接。
98.关于第1电极11、漏极外部电极21、电阻电极31、第3电极41、金属层71以及金属布线120～123不被限定，作为一例可以由包含铝、铜、金、银中的任一个以上的金属材料来构成。
99.上述半导体装置1的构成为第1导电型是n型、第2导电型是p型，但是本实施方式涉及的半导体装置不被限定为该构成，也可以是第1导电型是p型，第2导电型是n型的构成。在这个情况下，在源极漏极间作为寄生元件而存在的体二极管的顺方向的朝向，与半导体装置1的体二极管bd的顺方向的朝向相反。此外，第1导电型的杂质，例如可以是砷、磷，第2导电型的杂质，例如可以是硼。
100.上述半导体装置1的构成为，具备与多个第1电阻元件110相同数量的多个外部电阻端子30以及相同数量的电阻电极31。本实施方式涉及的半导体装置，不限于该构成，相对于多个第1电阻元件110，只要有一个以上的外部电阻端子30以及外部电阻端子30的数量以下的电阻电极31就可以。例如，在上述的半导体装置1(第1电阻元件110的数量为6)的情况
下，外部电阻端子30的数量为1～5、或7以上，电阻电极31的数量为外部电阻端子30以下就可以。此时，第1电阻元件110的另一方的电极，只要与电阻电极31的任一个接触连接就可以。除此之外，在后述的图5中，例示出第1电阻元件510a～510j(以下有时记为电阻元件510)、外部电阻端子430a～430e(以下有时记为外部电阻端子430)、电阻电极431a～431c(以下有时记为电阻电极431)的数量关系。
101.在上述半导体装置1，外部电阻端子30的形状，在对半导体装置1进行平面视时是圆形，但是本实施方式涉及的半导体装置不限定为圆形，外部电阻端子的形状可以是椭圆形、多边形等。
102.半导体装置1，通过所述构成，相对于源极电极的电位，栅极电极的电位成为阈值以上，在晶体管元件100成为导通状态时(以下有时记为导通时)，能够使导通电流从外部电阻端子30流向外部第1端子10。该导通电流的路径成为，从外部电阻端子30向外部第1端子10，依次通过电阻电极31、第1电阻元件110、金属布线120、漏极外部电极21、高浓度杂质层57、半导体基板51、第1低浓度杂质层52、体区域53、源极区域54、第1电极11的路径。此时，流到第1电阻元件110的电流，分流到多个第1电阻元件110的各自，所以在导通时的发热的位置，分散到各个第1电阻元件110配置的位置，在各个第1电阻元件发热的最高温度，按照导通电流的分流程度而变低。从而，通过半导体装置1，能够减少导通时的发热最高温度，并且能够高效地散热。
103.此外，将第1电阻元件110与金属布线120接触连接的区域、以及第1电阻元件110与电阻电极31接触连接的区域称为触头111，在图3中针对这些触头(contact)施以共同的阴影线进行图示。第1电阻元件110的另一方的电极，通过触头111与电阻电极31直接地接触连接，所以在第1电阻元件110产生的发热，能够从由金属材料构成的电阻电极31通过外部电阻端子30，以仅由金属材料的导热路径，传递到安装基板。从而，通过半导体装置1，能够对导通时产生的发热，高效地进行散热。
104.各个第1电阻元件110的另一方的电极，均在半导体装置1内彼此短路。从而，通过半导体装置1，即使外部电阻端子30中一部分外部电阻端子30，因为安装故障等，针对安装基板成为接合开放不良的状态的情况下，也能够确保被设定在外部第1端子10与外部电阻端子30之间的放电控制所需要的电阻值。
105.优选的是，各个第1电阻元件110的电阻值相同。从而，在各个第1电阻元件110产生的发热量被均等化，能够将各个第1电阻元件中的发热最高温度，统一为最低值。从而，通过半导体装置1，能够减少导通时的发热最高温度，此外高效地进行散热。在此，电阻值相同是指，在制造工序中的生产偏差范围内的相同。
106.各个外部电阻端子30，在对半导体装置1进行平面视时，以外部第2端子20为中心被配置成放射状。在这里，被配置成放射状是指，在对半导体装置1进行平面视时，从内侧朝向外侧，在内侧配置外部第2端子20，在外侧配置外部电阻端子30的状态。在这个情况下，在第1电阻元件110产生的热，从以触头111接触连接的电阻电极31，通过外部电阻端子30，向安装基板的更宽的面积区域分散散热，所以能够抑制在半导体装置1内的一部分位置积累热。从而，通过半导体装置1，能够对导通时产生的发热，进行高效地散热。此外，在后述的图5中，例示了外部第2端子420与外部电阻端子430a～430e(以下，有时记为外部电阻端子430)的配置位置关系。
107.另外，作为被配置成放射状的条件，只要放射状配置对象物(在此是外部电阻端子30)的一半数以上，满足放射配置条件就可以，关于以后的放射状配置记载，可以适用与此相同的满足条件。
108.各个第1电阻元件110，在对半导体装置1进行平面视时，以外部第2端子20为中心被配置成放射状。从而，在第1电阻元件110的区域产生的热，成为在半导体装置1的更广的面积区域中产生，能够抑制在半导体装置1内的一部分位置积累热。从而，通过半导体装置1，能够比以往抑制在导通时产生的发热，此外能够高效地散热。此外，在后述的图5中，例示了外部第2端子420与第1电阻端子510a～510j(以下有时记为电阻端子510)的配置位置关系。
109.在对半导体装置1进行平面视时，至少一个外部电阻端子30与半导体装置1的外周边最接近的距离，可以是与包括该外部电阻端子30的电阻电极31接触连接的第1电阻元件110、与半导体装置1的外周边最接近的距离以下。从而，能够抑制在半导体装置1内积累热。从而，通过半导体装置1，能够对在导通时产生的发热高效地散热。
110.在对半导体装置1进行平面视时，至少一个外部电阻端子30的中心点与半导体装置1的外周边最接近的距离，可以是与包括该外部电阻端子30的电阻电极31接触连接的第1电阻元件110的中心点与半导体装置1的外周边最接近的距离以下。从而，能够抑制在半导体装置1内积累热。从而，通过半导体装置1，能够对在导通时产生的发热高效地散热。
111.外部第2端子20，在对半导体装置1进行平面视时，相对于其他的外部连接端子，被配置在中央侧的位置。(外部第2端子20的四周为其他的外部连接端子就可以。)半导体装置1以回流焊安装到安装基板的情况下，通过安装工序中的加热，有时半导体装置1发生芯片反翘。该芯片反翘产生的原因是，构成金属层71的金属的线性膨涨系数，大于构成半导体基板51以及第1低浓度杂质层52等的硅的线性膨涨系数，半导体装置1的中央侧向远离安装基板的方向反翘。其结果，关于在安装基板的接合部分的空穴不良发生的可能性，配置在半导体装置1的中央侧的外部连接端子，高于配置在外周侧的外部连接端子。另一方面，外部第2端子20，在后述的图15的应用电路例示出一样，有时不在实际的应用电路中使用。从而，外部第2端子20，在对半导体装置1进行平面视时，比起其他的外部连接端子配置在中央侧，从而在应用电路中不使用外部第2端子20的情况下，在回流焊安装时，即使在半导体装置1的中央侧外部端子的接合部分发生空穴不良，也不发生作为应用电路的实际损害。此外，在后述的图5中图示了外部第2端子420、外部第1端子410a～410b、外部控制端子440、以及外部电阻端子430的配置位置关系。
112.可以考虑作为发热源的多个第1电阻元件110，分别与独立的外部电阻端子30一一对应地邻接配置时，通过半导体装置具备的外部电阻端子30的数量，与外部第1端子10和外部第2端子20以及外部控制端子40(以下有时将这些3个外部连接端子一并称为外部非电阻端子)的数量的关系，来决定散热性。换言之，作为实际上的分散散热源的外部电阻端子30的数量越多，散热效果越高。为了简单地进行考察，假设外部连接端子，在半导体装置表面以矩阵状配置，作为最少的外部连接端子构成，考虑2行2列的4端子的情况。在这个情况下，适用后述的不具备外部第2端子20的构成，将外部电阻端子30的数量设为2，将外部非电阻端子的数量设为2(外部第1端子10与外部控制端子40)就能够匹配。在这个情况下，外部电阻端子30(与邻接配置的第1电阻元件110也同时)，配置在半导体装置的平面视面积的大约
1/2的区域。(针对半导体装置的平面视面积中的区域面积，以占有的外部连接端子的数量比来考虑的情况下)以往的半导体装置中，外部连接端子数为4，被邻接配置了放电电流控制用的电阻元件的外部电阻端子为1个，所以即使在这样的情况下，也能够减少导通时的发热最高温度，并且高效地进行散热。
113.此外，在上述的半导体装置1的情况下，外部连接端子数为9，外部电阻端子30的数量为6，半导体装置1的平面视面积的大约2/3区域上配置外部电阻端子30，能够进一步减少在导通时的发热最高温度，此外能够高效地进行散热。
114.《第1电阻元件与外部电阻端子不是一一对应的构成》
115.图5是本实施方式涉及的半导体装置1e的上面透视图，图6是半导体装置1e的电路图。
116.以下针对半导体装置1e中的与半导体装置1同样的构成要素，作为已经说明的部分，赋予相同的符号，省略详细说明，以与半导体装置1不同点为中心进行说明。
117.在图5以及图6中，外部第1端子410a～410b、外部第2端子420、外部电阻端子430、外部控制端子440，除了形状不同分别与半导体装置1的外部第1端子10、外部第2端子20、外部电阻端子30、外部控制端子40是相同的外部连接端子。
118.各个外部电阻端子430，在对半导体装置1e进行平面视时，以外部第2端子420为中心被配置成放射状。
119.各个第1电阻元件510，是与半导体装置1的第1电阻元件110同样的电阻元件，在对半导体装置1e进行平面视时，以外部第2端子420为中心被配置成放射状。
120.在对半导体装置1e进行平面视时，外部第2端子420，相对于其他的外部连接端子被配置在半导体装置1e的中央侧的位置。
121.第1电极411a～411b、漏极外部电极421、电阻电极431a～431c、第3电极441，除了形状不同分别与半导体装置1的第1电极11、漏极外部电极21、电阻电极31、第3电极41是同样的电极。
122.晶体管元件区域550、漏极提升区域560、齐纳二极管区域570，分别与半导体装置1的晶体管元件区域150、漏极提升区域160、齐纳二极管区域170是同样的区域。
123.金属布线520a～520b、521、522、523，分别与半导体装置1的金属布线120、121、122、123是同样的布线，触头511是与半导体装置1的触头111同样的触头。
124.半导体装置1e，在图6所示的例子是，第1电阻元件510与外部电阻端子430与电阻电极431的各自没有一一对应，第1电阻元件510的数量是10，外部电阻端子430的数量是5，电阻电极431的数量是3的例子。具体而言，第1电阻元件510a与外部电阻端子430a对应，第1电阻元件510b～510d与外部电阻端子430b对应，第1电阻元件510e～510f与外部电阻端子430c对应，第1电阻元件510g与外部电阻端子430d对应，第1电阻元件510h～510j与外部电阻端子430e对应。此外，第1电阻元件510与电阻电极431的关系如下，电阻电极431a与第1电阻元件510a～510d、电阻电极431b与第1电阻元件510e～510f、电阻电极431c与第1电阻元件510g～510j，分别在触头511接触连接。
125.关于上述的半导体装置1e的构成，与半导体装置1同样，能够减少导通时的发热最高温度，此外能够高效地进行散热。
126.进而，外部电阻端子430b、430c以及430e的平面视形状是椭圆型状，所以比圆形的
情况，端子面积变大，能够更高效地散热。
127.《具备横向mos晶体管的构成》
128.上述的半导体装置1是具备纵向mos晶体管即晶体管元件100的构成，而本实施方式涉及的半导体装置中，晶体管元件不限于纵向mos晶体管的构成。
129.图7是本实施方式涉及的半导体装置1a的截面图。
130.半导体装置1a的构成如下，半导体装置1的纵向mos晶体管的晶体管元件100，变更为横向mos晶体管的晶体管元件100a。
131.以下关于与半导体装置1同样的构成要素，作为已经说明的部分，赋予相同的符号，省略详细说明，以与半导体装置1不同点为中心进行说明。
132.半导体装置1a的外形是与图1图示的半导体装置1同样的外形。此外，半导体装置1a，在与图3图示的半导体装置1同样的位置上具备外部第1端子10、外部第2端子20、外部电阻端子30、外部控制端子40、第1电阻元件110、esd保护用的齐纳二极管190。
133.如图7示出，半导体装置1a，包括半导体基板81、绝缘层61、钝化层62、金属层71、晶体管元件100a、电阻电极31、第1电阻元件110、金属布线120来构成。
134.半导体基板81包含第2导电型的杂质，由硅而成，例如可以是p型的硅基板，在这里，设第1导电型是n型，第2导电型是p型。
135.晶体管元件100a，具有第1电极11、漏极外部电极21、栅极导体84、源极内部电极82、漏极内部电极83。
136.源极内部电极82，是形成在半导体基板81的内部的第1导电型的扩散层，与第1电极11接触连接，例如可以在半导体基板81的一部分区域，注入第1导电型的杂质来形成。
137.漏极内部电极83，是形成在半导体基板81的内部的第1导电型的扩散层，与漏极外部电极21接触连接，例如可以在半导体基板81的一部分区域，注入第1导电型的杂质来形成。
138.栅极导体84，与半导体基板81上的薄膜状的绝缘层61的上表面相接，被形成在对半导体装置1a进行平面视时的源极内部电极82与漏极内部电极83之间，由注入了第1导电型的杂质的多晶硅而成，通过金属布线121与第3电极41(参考图3)电连接。栅极导体84是与半导体装置1的栅极导体55同样的控制电极。
139.半导体装置1a，通过所述构成，与半导体装置1同样，在晶体管元件100a是导通状态的情况下，能够使电流从外部电阻端子30流向外部第1端子10。此时的电流路径是，从外部电阻端子30向外部第1端子10依次经过电阻电极31、第1电阻元件110、金属布线120、漏极外部电极21、漏极内部电极83、半导体基板81、源极内部电极82、第1电极11的路径。
140.在上述的半导体装置1a中，第1导电型是n型，第2导电型是p型的构成，但是本实施方式涉及的半导体装置不限于该构成，也可以是第1导电型是p型，第2导电型是n型的构成。
141.《具备第2电阻元件的构成》
142.上述的半导体装置1是在导通电流路径内，具备第1电阻元件的构成，但本实施方式涉及的半导体装置，可以是进一步具备第2电阻元件的构成。
143.图8是本实施方式涉及的纵向mos晶体管型的半导体装置1f的截面图。
144.以下针对半导体装置1f中的与半导体装置1同样的构成要素，作为已经说明的部分，赋予相同的符号，省略详细说明，以与半导体装置1不同点为中心进行说明。
145.如图8所示，半导体装置1f，针对半导体装置1的构成，高浓度杂质层57被变更为第2电阻元件610来构成。
146.第2电阻元件610，以与半导体基板51、或者第1低浓度杂质层52上接触连接的方式来形成，由第2低浓度杂质层而成，该第2低浓度杂质层包含的第1导电型的杂质比半导体基板51的第1导电型的杂质的浓度低。第2电阻元件610，在漏极外部电极21的下方，与漏极外部电极21接触连接而形成，所以第2电阻元件610的追加设置不会导致半导体装置1f的面积增加。此外，第2电阻元件610，可以设为由包含杂质的多晶硅而成。
147.半导体装置1f的导通电流的路径是，从外部电阻端子30向外部第1端子10依次经过电阻电极31、第1电阻元件110、金属布线120、漏极外部电极21、第2电阻元件610、半导体基板51、第1低浓度杂质层52、体区域53、源极区域54、第1电极11的路径。在导通时的发热位置，是第1电阻元件110与第2电阻元件610的双方，所以比起半导体装置1的发热位置更加分散，能够进一步减少导通时的发热最高温度，此外能够更高效地进行散热。
148.各个第1电阻元件110的电阻值相同，并且优选的是第2电阻元件610的电阻值是第1电阻元件110的个数乘积的值。从而，在各个第1电阻元件110产生的发热量，与在第2电阻元件610产生的发热量被均等化，各个第1电阻元件110以及第2电阻元件610中的发热最高温度，能够统一为最低值。
149.图9是本实施方式涉及的横向mos晶体管型的半导体装置1g的截面图。
150.以下针对半导体装置1g中的与半导体装置1a同样的构成要素，作为已经说明的部分，赋予相同的符号，省略详细说明，以与半导体装置1a不同点为中心进行说明。
151.如图9所示，半导体装置1g，针对半导体装置1a的构成，追加了第2电阻元件710来构成。
152.第2电阻元件710，在半导体基板81的内部的漏极内部电极83与栅极导体84的正下部之间，与漏极内部电极83相接地形成在源极内部电极82侧，由低浓度杂质层而成，该低浓度杂质层包含的第1导电型的杂质的浓度比漏极内部电极83的第1导电型的杂质的浓度低。
153.半导体装置1g的导通电流的路径是，从外部电阻端子30向外部第1端子10时依次经过电阻电极31、第1电阻元件110、金属布线120、漏极外部电极21、漏极内部电极83、第2电阻元件710、半导体基板81、源极内部电极82、第1电极11的路径。在导通时的发热位置，是第1电阻元件110与第2电阻元件710的双方，所以比起半导体装置1a发热位置更加分散，能够进一步减少导通时的发热最高温度，此外能够更高效地进行散热。
154.各个第1电阻元件110的电阻值相同，并且优选的是第2电阻元件710的电阻值是第1电阻元件110的个数乘积的值。从而，在各个第1电阻元件110产生的发热量，与在第2电阻元件710产生的发热量被均等化，各个第1电阻元件110以及第2电阻元件710中的发热最高温度，能够统一为最低值。
155.在所述构成的半导体装置1g中，第2电阻元件710是与漏极内部电极83相接，追加形成在源极内部电极82侧的构成，但是也可以是在漏极内部电极83的位置，与漏极内部电极83置换来构成。
156.《不具备外部第2端子的构成》
157.上述的半导体装置1f是具备外部第2端子20的构成，但是本实施方式涉及的半导体装置，不限定为具备外部第2端子20的构成。
158.图10是半导体装置1h的上面透视图。
159.以下针对半导体装置1h中的与半导体装置1f同样的构成要素，作为已经说明的部分，赋予相同的符号，省略详细说明，以与半导体装置1f的不同点为中心进行说明。
160.在图10，外部第1端子810、外部电阻端子830a～830g(以下有时记为外部电阻端子830)、外部控制端子840分别是与半导体装置1f的外部第1端子10、外部电阻端子30、外部控制端子40同样的外部连接端子。
161.第1电极811、电阻电极831a～831g(以下有时记为电阻电极831)、第3电极841，分别是与半导体装置1f的第1电极11、电阻电极31、第3电极41同样的电极。
162.晶体管元件区域950、齐纳二极管区域970，分别是与半导体装置1f的晶体管元件区域150、齐纳二极管区域170同样的区域。
163.金属布线921、922a～922f、923，分别是与半导体装置1f的金属布线121、122、123同样的布线。
164.如图10示出，在半导体装置1h中，与半导体装置1f相比不存在外部第2端子20，但是增加了一个外部电阻端子830。
165.图11是示出沿着图10中的b1-b2线的切断面的半导体装置1h的截面图。
166.如图11示出，半导体装置1h包括半导体基板51、第1低浓度杂质层52、绝缘层61、钝化层62、金属层71、晶体管元件100c、电阻电极831(在831a～831g中，图11只显示831a～831b)、第1电阻元件910(在910a～910g中，图11只显示910a～910b)、第2电阻元件930(在930a～930g中，图11只显示930a～930b)来构成。
167.晶体管元件100c，与半导体装置1f的晶体管元件100相比，第1电极11变更为第1电极811，外部第1端子10变更为外部第1端子810，除此之外是与晶体管元件100同样的晶体管元件。
168.第1电阻元件910，是与半导体装置1f的第1电阻元件110同样的、由被注入杂质的多晶硅构成的电阻元件。
169.第2电阻元件930，是与半导体装置1f的第2电阻元件610同样的、由第2低浓度杂质层构成的电阻元件。
170.半导体装置1h具备第1电阻元件910，该第1电阻元件910被形成在电阻电极831的下方，第1电阻元件910的另一方的电极与电阻电极831接触连接。半导体装置1h还具备第2电阻元件930，该第2电阻元件930被形成在第1电阻元件910的下方，第2电阻元件930的另一方的电极与第1电阻元件910的一方的电极接触连接，第2电阻元件930的一方的电极与半导体基板51接触连接，
171.半导体装置1h具备电阻电极831、第1电阻元件910、第2电阻元件930，这些分别具备7个，彼此一一对应。
172.半导体装置1h的导通电流的路径是，从外部电阻端子830向外部第1端子810依次通过电阻电极831、第1电阻元件910、第2电阻元件930、半导体基板51、第1低浓度杂质层52、体区域53、源极区域54、第1电极811的路径。
173.如上所述，半导体装置1h，与半导体装置1f相比不具备外部第2端子20，但是多具备一个外部电阻端子830，所以能够进一步减少导通时的发热最高温度，此外能够更加高效地进行散热。进一步，此时将外部电阻端子830分配在对半导体装置1h进行平面视时全部四
角的位置，这样的构成在分散散热中为优选。进而此时，外部第1端子810，相对于其他的外部连接端子被配置在中央侧的位置，这对于在半导体装置1h内均衡良好地分散散热是优选。
174.上述的半导体装置1h是，具备与第1电阻元件910一对一建立对应的多个第2电阻元件930的构成，但是本实施方式涉及的半导体装置，没有限定为第2电阻元件930与第1电阻元件910一对一建立对应，或者由多个构成，1个第2电阻元件930可以与多个第1电阻元件910建立对应，此外第2电阻元件930只要是一个以上就可以，也可以与第1电阻元件910的数量相同。
175.此外，本实施方式涉及的半导体装置，可以不具有第2电阻元件930，代替第2电阻元件930可以是半导体装置1f的第1低浓度杂质层52，也可以是半导体装置1的高浓度杂质层57。在这些情况下，也不具备外部第2端子20，而是多具备一个外部电阻端子830，所以能够进一步减少导通时的发热最高温度，此外能够更加高效地进行散热。
176.《电阻电极、第1电阻元件的变形》
177.在上述的半导体装置1、1a、1f、以及1g中，外部电阻端子30以及第1电阻元件110，是被配置在图3或图5示出的位置的构成，但是本实施方式涉及的半导体装置，不限于所述构成。
178.图12是本实施方式涉及的半导体装置1b的上面透视图。
179.以下关于与半导体装置1同样的构成要素，作为已经说明的部分赋予相同的符号，省略详细说明，以与半导体装置1不同点为中心进行说明。
180.在图12中，外部第1端子210、外部第2端子220、外部电阻端子230a～230f(以下有时记为外部电阻端子230)、外部控制端子240，分别是与半导体装置1的外部第1端子10、外部第2端子20、外部电阻端子30、外部控制端子40同样的外部连接端子。
181.第1电阻元件310a～310l是与半导体装置1的第1电阻元件110同样的电阻元件。
182.第1电极211、漏极外部电极221、电阻电极231a～231f、第3电极241，分别是半导体装置1中的第1电极11、漏极外部电极21、电阻电极31、第3电极41同样的电极。
183.晶体管元件区域350、漏极提升区域360、齐纳二极管区域370，分别是与半导体装置1中的晶体管元件区域150，漏极提升区域160、齐纳二极管区域170同样的区域。
184.金属布线320a～320g、321、322a～322d、323分别是与半导体装置1中的金属布线120、121、122、123同样的布线，触头311是与半导体装置1的触头111同样的触头。
185.如图12示出，外部电阻端子230，在半导体装置1b的平面视面积的大约2/3区域来构成的第1端子区域280中，被配置成矩阵状，外部第1端子210与外部第2端子220以及外部控制端子240(以下有时将这些3个外部连接端子总称为外部非电阻端子2)，在半导体装置1b的平面视面积的大约1/3区域来构成的第2端子区域290中，被配置成一列，换句话说，在配置了外部电阻端子230的端子列中，没有配置外部非电阻端子2，在配置了外部非电阻端子2的端子列中，没有配置外部电阻端子230。
186.图13是示出半导体装置1b在后述的图15示出的安装充放电电路的安装基板中，面朝下安装的样子的一例的模式图。
187.基板布线300是后述的图15示出的充放电电路的高压侧的布线，是线形的布线图案。通常，流着高电流的基板布线，为了避免导通电阻降低以及电流集中，所以避开弯曲形
状，优先的是直线形的布线图案。上述的半导体装置1b，通过将第1端子区域280的端子列的朝向与基板布线300的布线方向统一，从而能够使全部外部电阻端子230与基板布线300接合。
188.图14a、图14b是在相对于半导体装置1b，增加外部电阻端子230的数量的情况下的本实施方式涉及的半导体装置1c、1d的上面图。
189.在半导体装置1c、1d中，外部连接端子230的端子列数量分别为6、8，由平面视面积的大约5/6、大约7/8区域构成的第1端子区域280a、280b中，15个、21个外部电阻端子230被配置成矩阵状，由平面视面积的大约1/6、大约1/8区域构成的第2端子区域290a、290b中，外部非电阻端子2配置成一列。在放电电路的电池1010的电容大的情况下，半导体装置进行的放电电流变多，为了不超过半导体装置的允许动作温度，需要使外部电阻端子230的数量增加，使分散散热度变大。此时，在上述的半导体装置1c、1d中，第1端子区域280a、280b与第2端子区域290a、290b，也与半导体装置1c、1d的一边平行，在对半导体装置进行平面视时分割为两个的配置，所以能够安装在直线形布线图案的安装基板。
190.此外，第1端子区域与第2端子区域的配置位置关系可以是与半导体装置的一边平行，在对半导体装置进行平面视时不分割为两个的关系。例如可以是多个第1端子区域与1个第2端子区域，与半导体装置的一边平行，在对半导体装置进行平面视时，分割为多个的关系。换言之，只要是在包括外部电阻端子的端子列中，不包括其他外部端子的构成，则能够将全部外部电阻端子，安装到直线形布线图案的安装基板。
191.此外，在上述半导体装置1b中，在第1端子区域280，只配置了外部电阻端子230，但是也可以包括外部第2端子220。在这个情况下，在半导体装置1b的外部连接端子中不使用外部第2端子220的应用电路，在向安装基板进行安装时，外部第2端子220不与安装基板接合就可以。
192.《应用例》
193.图15是在智能电话等电池的充放电电路中，将半导体装置1设置在该充放电电路的高压侧，将作为使电池1010瞬时放电的放电电路来使用的情况，作为一个应用例来示出。
194.半导体装置1，按照从控制ic1020被赋予的控制信号，使晶体管元件100瞬时成为导通状态，使电池1010瞬时放电。通过调查放电后的电池1010的电压的变化，能够推定电池1010的消耗程度等。在该瞬时放电时，在半导体装置1流着例如1a以上的比较大的电流。
195.发明人设想图15示出的充放电电路，使半导体装置1安装在相当于智能电话的电池模块基板的大小的34mm
×
2.5mm
×
0.4mm的玻璃环氧基板的状态下，半导体装置1以规定的功耗条件下动作100ms期间的情况下，对半导体装置1进行温度推移模拟。具体而言，在多个半导体装置1的体积条件下，求出放电动作时的温度推移的峰值温度值。
196.图16示出该模拟结果。
197.在图16中，纵轴是峰值温度值tjp，横轴是体积v，菱形记号表示安装基板是1层金属基板，功耗条件是6.16w的情况下的结果，圆形记号表示安装基板是3层金属基板，功耗条件是7.04w的情况下的结果，三角形记号表示安装基板是3层金属基板，功耗条件是9.02w的情况下的结果。
198.通过该结果，在晶体管元件100的导通动作开始时，在半导体装置1发生的热，比起向安装基板的散热，半导体装置1的蓄热很多，所以峰值温度值tjp，依靠体积v，可以考虑体
积v越大则峰值温度值tjp越小。
199.此外通过这个结果，获得了如下见解，为了将峰值温度值tjp降为允许结温150℃以下，在安装基板为1层金属基板，功耗条件为6.16w的情况下，可以将体积v设为2.20mm3以上，在安装基板为3层金属基板，功耗条件为7.04w的情况下，可以将体积v设为1.94mm3以上，在安装基板为3层金属基板，功耗条件为9.02w的情况下，可以将体积v设为3.05mm3以上。
200.图17是利用上述见解，来讨论的将峰值温度值tjp控制在允许结温150℃以下的半导体装置1的构成条件，在对半导体装置1进行平面视时，将一方的边的长度设为x，另一方的边的长度设为y，半导体装置1的厚度设为z，半导体装置1的体积设为v时，示出x与y与z与v的关系的图。
201.通过图17可以获得如下见解，x为4.4mm、y为2.0mm的情况下，将峰值温度值tjp控制在允许结温150℃以下时，在安装基板设为1层金属基板，功耗条件设为6.16w的情况下，将半导体装置1的厚度设为250μm以上就可以，在安装基板设为3层金属基板，功耗条件设为9.02w的情况下，将半导体装置1的厚度设为350μm以上就可以。
202.如图15示出，所述构成的半导体装置1，作为对电池进行放电的放电电路来使用，但是本实施方式涉及的半导体装置不限于此，例如，也可以作为对电池进行充电的充电电路来使用。在这个情况下，在半导体装置1中，将第1导电型设为p型，第2导电型设为n型来构成，将外部电阻端子30，与电池1010的阳极侧节点连接，向外部第1端子10施加比电池的阳极电压高的电压来实现。
203.以上，关于本实施方式涉及的半导体装置，根据实施方式进行了说明，但是本公开不限定为这些实施方式。在不超出本发明的宗旨的范围内，将本领域技术人员想出的各种变形实施在本实施方式、或者将例示的不同的半导体装置的构成要素进行组合而构筑的形式，可以包括在本实施方式的范围内。
204.例如，晶体管元件可以是npn型或者pnp型的双极晶体管。
205.本发明涉及的半导体装置，能够作为对电流路径的导通状态进行控制的装置来广泛使用。