一种有源像素传感器以及加工方法与流程

1.本发明涉及光学装置领域，更具体地，涉及一种有源像素传感器以及加工方法。


背景技术：

2.电子轰击型有源像素传感器是一种高性能的微光成像器件，其采用光-光电子-电子倍增的模式。将有源像素传感器基片进行减薄，光阴极射出光电子在加速电场的作用下轰击基片背面时，入射光电子能量散逸产生电子-空穴对，获得电子轰击半导体增益。
3.在光阴极的发射电子具有横向初速度，并不是竖直瞄准预定像素区域发射，因此有可能轰击其他非预定像素位置，造成串扰；此外，发射电子经过电场加速成为高能电子，用于撞击例如图像传感器的阳极，产生背散电子或二次电子，这部分电子有可能跳入临近的非预定像素位置，造成对于其他非预定像素位置阳极二次轰击，进而形成串扰问题。
4.因此，需要提供一种新的技术方案，以解决上述技术问题。


技术实现要素：

5.本发明的一个目的是提供一种有源像素传感器的新技术方案。
6.根据本发明的第一方面，提供了一种有源像素传感器。该有源像素传感器包括：像素器件层，所述像素器件层具有多个像素区；准直框架，所述准直框架具有支撑柱和准直部，所述支撑柱离散地分布有多个，所述准直框架通过所述支撑柱设置于所述像素器件层上；所述准直部具有边界墙和内墙，所述边界墙围合形成多个准直通道，每个所述准直通道与每个所述像素区的位置一一对应，所述内墙设置在所述边界墙所围成的所述准直通道内，所述准直通道的径向尺寸与所述像素区的尺寸相匹配；所述准直部被配置为引导电子落在对应的像素区。
7.可选地，所述像素器件层包括基底框架，所述基底框架设置于所述像素区上，所述基底框架具有基底墙，所述基底墙围合形成多个基底通道，每个所述基底通道与每个所述像素区的位置一一对应。
8.可选地，所述支撑柱的一端与所述基底框架固定连接，所述支撑柱的另一端与所述准直部固定连接，且所述支撑柱另一端的端面与所述准直部远离所述基底框架的端面平齐。
9.可选地，所述内墙包括第一内墙和第二内墙，所述第一内墙与所述第二内墙间隔设置，所述第一内墙相对于所述第二内墙更靠近所述边界墙。
10.可选地，所述第一内墙与所述边界墙之间的间距小于所述第一内墙与所述第二内墙之间的间距。
11.可选地，所述第一内墙和所述第二内墙绕所述准直通道的中心呈环型分布，所述第一内墙环绕在所述第二内墙的周围；
12.所述第二内墙的径向尺寸大于所述第一内墙与所述第二内墙的间距；
13.所述第一内墙与所述第二内墙的间隔距离大于所述第一内墙与所述边界墙之间
的间距。
14.可选地，所述准直部还具有连接墙，所述连接墙被配置为将所述内墙连接固定在所述边界墙上。
15.可选地，在所述准直通道中，所述连接墙与所述内墙和/或所述边界墙共同围成多个子通道。
16.可选地，所述连接墙与所述边界墙和所述第一内墙围合形成多个第一子通道；
17.所述连接墙与所述第一内墙和所述第二内墙围合形成多个第二子通道；
18.所述第二子通道的径向尺寸大于所述第一子通道的径向尺寸。
19.可选地，所述第二内墙自身呈环形分布，围绕形成第三子通道，所述第三子通道的径向尺寸大于所述第二子通道的径向尺寸。
20.可选地，所述准直框架的高度与所述像素区的径向尺寸的比例范围为1.5至3.5。
21.可选地，所述准直框架的高度与所述像素区的径向尺寸的比例为2。
22.可选地，所述基底框架的高度与所述像素区的径向尺寸的比例范围为0.2至1.0。
23.可选地，所述基底框架的高度与所述像素区的径向尺寸的比例为0.5。
24.根据本发明的另一个方面，提供了一种有源像素传感器的加工方法。该方法包括：提供具有多个像素区的像素器件层；在像素器件层上沉积衬底层，对衬底层进行刻蚀，在像素器件层上形成基底框架；在基底框架周围沉积牺牲层，从牺牲层顶面进行第一次刻蚀，第一次刻蚀形成的孔的深度为牺牲层顶面至像素器件层的深度，在孔中沉积准直层材料，形成支撑柱；从牺牲层顶面进行第二次刻蚀，第二次刻蚀形成的孔的深度小于牺牲层顶面至像素器件层的深度，在孔中沉积准直层材料，形成准直部；释放牺牲层。
25.可选地，在对衬底层进行刻蚀时，在对应所述像素区的边缘处设置条形掩膜，对衬底层刻蚀形成所述基底框架；
26.在对牺牲层进行第一次刻蚀时，在对应所述支撑柱的位置设置条形掩膜，条形掩膜的宽度与所述支撑柱的厚度一致；
27.在对牺牲层进行第二次刻蚀时，在对应所述像素区内的位置，在所述牺牲层上设置交叉分布的条形掩膜，刻蚀形成交叉分布的准直部。
28.在本公开实施例中，准直框架通过支撑柱设置于像素器件层上，双重墙体在对光电阴极发出的电子进行有效准直的前提下，避免了过多的墙体与像素器件层接触，降低了信号的损失，最终实现提高图像质量的目的。
29.通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
30.被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
31.图1是根据本公开实施例有源像素传感器的剖视图。
32.图2是根据本公开实施例准直框架的俯视图。
33.图3是根据本公开实施例光电阴极发射电子一次轰击的示意图。
34.图4是根据本公开实施例电子反射二次轰击的示意图。
35.图5-图11是根据本公开实施例有源像素传感器的加工方法示意图。
36.附图标记说明：
37.1、像素器件层；11、像素区；21、支撑柱；22、准直部；221、边界墙；2211、准直通道；222、内墙；2221、第一内墙；2222、第二内墙；223、连接墙；2231、第一子通道；2232、第二子通道；2233、第三子通道；3、光电阴极；301、第一发射电子；302、第二发射电子；303、第一散射电子；304、第二散射电子；4、基底框架；41、基底墙；411、基底通道；5、牺牲层；6、衬底层。
具体实施方式
38.现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
39.以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
40.对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
41.在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
42.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
43.根据本公开的一个实施例，提供了一种有源像素传感器。如图1所示，该有源像素传感器包括：像素器件层1和准直框架。
44.像素器件层1具有多个像素区11。准直框架具有支撑柱21和准直部22。支撑柱21离散地分布有多个。准直框架通过支撑柱21设置于像素器件层1上。
45.准直部22具有边界墙221和内墙222。边界墙221围合形成多个准直通道2211。每个准直通道2211与每个像素区11的位置一一对应。内墙222设置在边界墙221所围成的准直通道2211内。准直通道2211的径向尺寸与像素区11的尺寸相匹配。
46.准直部22被配置为引导电子落在对应的像素区。
47.像素器件层1可以具有多个像素区11。每个像素区11用于接收光电阴极3出射的相应的电子。在像素器件层1上设置有准直框架。该准直框架用于对光电阴极3出射的电子进行准直操作，拦截横向速度过大、移动轨迹跑偏的电子，以使得出射的电子准确的轰击预定的像素区11，防止出射的电子射入其他像素区11产生串扰现象，影响图像质量。
48.例如，如图3-图4所示，对本实施例准直框架的工作原理进行详细说明：
49.如图3所示，光电阴极3出射的第一发射电子301和第二发射电子302由于加速电场作用，一般是竖直向下加速运动的，但是由于发射时有横向初速度，因此到达像素器件层1上相应的像素区11的位置相对于光电阴极3出射的位置有一定的横向偏移，因此，第一发射电子301和第二发射电子302有可能会落入其他像素区11，造成串扰现象。
50.在本公开实施例中，在像素器件层1上方设置有准直框架，该准直框架具有内墙222。发射时横向初速度较大的第一发射电子301和第二发射电子302会撞在内墙222或者边界墙221上，这样能够避免光电阴极3出射的电子射入其他像素区11，进而也避免了串扰问
题的产生。
51.如图4所示，第一发射电子301和第二发射电子302轰击在预定像素区11后，有可能因反射等情况产生部分背散射电子或二次电子，例如第一散射电子303和第二散射电子304。第一散射电子303和第二散射电子304在向光电阴极3运动一段距离后在电场的作用下二次轰击像素器件层1。处于预定像素区11的第一散射电子303和第二散射电子304，也有可能在二次轰击的过程中跳入其他像素区11。
52.在本公开实施例中，在像素器件层1上方设置有准直框架，该准直框架能够避免第一散射电子303和第二散射电子304反弹射入其他像素区11，进而也避免了串扰问题的产生。
53.如图1所示，准直框架具有支撑柱21和准直部22。支撑柱21离散地分布有多个。准直框架通过支撑柱21设置于像素器件层1上。
54.优选地，支撑柱21为四个，均匀地分布于像素器件层1的边缘位置，支撑柱1能够支撑准直框架1与像素器件层1之间形成悬空区域。如图1所示，准直部22与像素器件层1之间具有一段距离。准直部22相对远离像素器件层1，也即相对更靠近光电阴极3。这样，从光电阴极3上射出的、具有较大横向初速度的电子，就更容易撞击在内墙222或边界墙221上，从而不易跃入其它像素区11。
55.通过支撑柱21将准直框架设置在像素器件层1上，内墙222和外墙221双重墙体在对光电阴极3发出的电子进行有效准直的前提下，避免了过多的墙体与像素器件层接触，降低了信号的损失，最终实现提高图像质量的目的。
56.如果准直部22距离像素器件层1较近，则电子在发射时即使具有相对较小的横向初速度，在靠近所述像素器件层1的位置处，也有可能撞在内墙222上，从而被拦截。这种实施方式使得原本能够正常轰击像素器件层1的电子在未到达相应的像素区11前，就被准直框架所吸收，这样会导致更多电子被拦截，这种设计方式会损失一些信号。在技术方案中，可以改变准直部222与像素器件层1之间的间距。
57.准直部22具有边界墙221和内墙222。边界墙221围合形成多个准直通道2211。每个准直通道2211与每个像素区11的位置一一对应。准直通道2211的径向尺寸与像素区11的尺寸相匹配。边界墙221围合形成的多个准直通道2211与每个像素区11的位置相对应，边界墙221能够对射入每一个像素区11的电子进行准直处理，避免了光电阴极3出射的电子落入其他像素区11，产生串扰。
58.对于上述准直通道2211的径向尺寸与像素区11的尺寸相匹配这一技术特征，在实际应用中有多种实现方式。例如，在所述像素区11呈矩形、方形区域的情况下，所述边界墙221可以包围形成方形或矩形的准直通道2211。方形准直通道2211的径向边长与其下方的像素区11的边长相同或基本一致。在另一种实现方式中，例如所述像素区11呈圆形区域，所述边界墙221可以包围形成桶形的准直通道2211。桶形的准直通道2211的直径与像素区11的直径相同或基本一致。在其它的实施方式中，所述准直通道2211的径向截面与像素区11的形状、尺寸相同。
59.所述内墙222设置在边界墙221所围成的准直通道2211内。
60.需要说明的是，准直部22的边界墙221墙体密度越大，与像素器件层1接触的面积越多，该准直框架防止串扰的效果越好，但是，过密集的边界墙221会使得原本能够正常轰
击相应像素区11的电子，在未到达像素器件层1之前就会被边界墙221吸收，进而使得该有源像素传感器损失大量信号，最终降低了图像的质量。
61.在本公开实施例中，通过支撑柱21将准直框架设置在像素器件层1上，能够在有效准直的前提下，减少边界墙221对正常轰击相应像素区11的电子的吸收损耗，进而降低了信号的损耗，提高了图像质量。进一步的，这种设计能够换取边界墙221的密度的降低，最终在边降低边界墙211密度和提高准直效果这一问题之间找到了平衡点，即，在降低边界墙221密度的条件下，减少信号的损失，增加支撑柱21的设置仍然能够使得该准直框架保持良好的准直效果。本公开的技术方案能够保证良好的过滤性能，保证图像传感的信号精确度。
62.在一个例子中，像素器件层1包括基底框架4。基底框架4设置于像素区11上。基底框架4具有基底墙41。基底墙41围合形成多个基底通道411。每个基底通道411与每个像素区11的位置一一对应。
63.在本公开实施例中，像素器件层11包括基底框架4。该基底框架4能够在准直框架准直的基础上，对光电阴极3发出的电子进行进一步的准直，避免了电子跳入其他像素区11进而产生串扰现象。
64.基底框架4设置于像素区11上。基底框架4具有基底墙41。基底墙41围合形成多个基底通道411。每个基底通道411与每个像素区11的位置一一对应。这样使得每个基底通道11与每个准直通道2211相对应，能够进一步地对电子进行良好的准直操作，双重准直操作避免了电子跳入其他像素区域11产生的串扰现象，从而有效提高了图像的质量。
65.在一个例子中，支撑柱21的一端与基底框架4固定连接。支撑柱的另一端与准直部22固定连接，且支撑柱21另一端的端面与准直部22远离基底框架4的端面平齐。
66.这样能够使得准直部22通过支撑柱21设置于基底框架4上，避免了准直部22中的边界墙221大量的与像素器件层1接触，即降低了边界墙221的墙体有效高度，进而使得大量的电子能够在有效准直的前提下，更多的轰击到像素器件层1上，而不是在轰击过程中，还未有效轰击像素器件层1就被边界墙221所吸收，最终实现了减少信号损失，提高图像质量的目的。
67.在一个例子中，内墙222包括第一内墙2221和第二内墙2222。第一内墙2221与第二内墙2222间隔设置。第一内墙2221相对于第二内墙2222更靠近边界墙221。
68.例如，内墙222的个数也是在提高准直效果和损失信号降低图像质量之间平衡的。过多的内墙222个数，即内墙222的密度过大，也会导致光电阴极3出射的电子在未到达像素器件层1之间就被内墙222所吸收了，最终导致信号损失过多，图像质量降低。本实施例中，内墙222包括第一内墙2221和第二内墙2222，合适的内墙222密度使得在能够保证良好的准直效果的前提下，依然不损失大量的信号，进而能够保证良好的图像质量。
69.在一个例子中，第一内墙2221与边界墙221之间的间距小于第一内墙2221与第二内墙2222之间的间距。
70.例如，如图2所示，第一内墙2221与边界墙221之间的间距小于第一内墙2221与第二内墙2222之间的间距。这样能够使得第一内墙2221与第二内墙2222之间对电子横向偏移的容忍度大于第一内墙2221与边界墙221之间，避免让很多正常的(横向偏移较小)电子在运动到接近轰击像素器件层1之前被内墙222阻挡，进而降低图像质量。
71.在一个例子中，第一内墙2221和第二内墙2222绕准直通道2211的中心呈环型分
布。第一内墙2221环绕在第二内墙2222的周围。如图2所示，第一内墙2221位于靠近边界墙221的位置，其环绕形成较大的矩形结构。所述第二内墙2222则位于第一内墙2221的内圈。
72.第二内墙2222的径向尺寸大于第一内墙2221与第二内墙2222的间距。
73.第一内墙2221与第二内墙2222的间隔距离大于第一内墙2221与边界墙221之间的间距。
74.需要说明的是，间距越大，对电子的横向偏移的容忍度越高；间距越小，对电子的横向偏移的容忍度越低。一般情况下，对应像素器件层1中心处的准直部22的内墙222孔径大一些，对电子的横向偏移的容忍度就高一些，能够避免让很多正常的(横向偏移较小)的电子在运动到接近轰击像素器件层1前被内墙222阻挡，进而不必要地损失较多信号。
75.对应像素器件层1边界处的准直部22的内墙222孔径小一些，对电子的横向偏移容忍度就低一些，能够有效地防止电子跳入其他像素区域，进而防止串扰现象的产生。
76.在本公开实施例中，例如，如图2所示，第二内墙2222的径向尺寸大于第一内墙2221与第二内墙2222的间距。第一内墙2221与第二内墙2222的间隔距离大于第一内墙2221与边界墙221之间的间距。这样能够使得单个像素区11对应的准直框架中，边界墙221、第一内墙2221和第二内墙2222之间的间距逐级增大，能够在有效对偏移量较大的电子进行准直的前提下，也避免了很多横向偏移较小的电子在运动到接近轰击像素器件层1之前被内墙222阻挡，最终实现获取更多信号，提高图像质量的目的。
77.在一个例子中，准直部22还具有连接墙223。连接墙223被配置为将内墙222连接固定在边界墙221上。对于内墙结构自身的固定与支撑，可以采用连接墙将内墙与边界墙连接起来，从而实现内墙自身的固定。
78.例如，连接墙223能够将内墙222和边界墙221进行连接，使得内墙222能够稳定的连接至边界墙221上。如图2所示，在第一内墙2221与边界墙221之间，可以设置有连接墙。进一步的，在第一内墙与第二内墙之间，也设置有连接墙，使得第二内墙通过连接墙和第一内墙实现与边界墙的连接。这种设计即保证良好的准直效果，避免了内墙222的晃动或者脱落导致准直失效的问题。
79.在一个例子中，在准直通道2211中，连接墙223与内墙222和/或边界墙221共同围成多个子通道。
80.例如，多个子通道能够多方位的对电子进行准直，避免了电子跳入其他像素区11域产生串扰现象。
81.在一个例子中，连接墙223与边界墙221和第一内墙2221围合形成多个第一子通道2231。
82.连接墙223与第一内墙2221和第二内墙2222围合形成多个第二子通道2232。
83.第二子通道2232的径向尺寸大于第一子通道2231的径向尺寸。
84.第二子通道2232的径向尺寸大于第一子通道2231的径向尺寸。这样能够使得第二子通道2232对电子横向偏移的容忍度大于第一子通道2231，避免让很多正常的(横向偏移较小)电子在运动到接近轰击像素器件层1之前被内墙222阻挡，进而降低图像质量。相对的，第一子通道位于整个准直通道的边缘，位于其它像素区对应的电子偏出到当前像素区对应的位置时，更有可能出现在准直通道的边缘。因此，第一子通道的径向尺寸更小，更有助于拦截从其它区域偏出到本区域的电子，也有助于将本区域中位于边界位置、并且有向
外偏出趋势的电子拦截住。
85.在一个例子中，第二内墙2222自身呈环形分布，围绕形成第三子通道2233。第三子通道2233的径向尺寸大于第二子通道2232的径向尺寸。
86.需要说明的是，子通道的径向尺寸越大，对电子的横向偏移的容忍度越高；子通道的径向尺寸越小，对电子的横向偏移的容忍度越低。一般情况下，光电阴极3上对应像素区11中心处的电子出射时，即使具有一定横向初速度，大概率落入预定像素区11，光电阴极3上对应的像素区11边缘处的电子出射时，若具有一定横向初速度，落入非预定像素区11的概率较大，因此，设置第一子通道2231、第二子通道2232和第三子通道2233的径向尺寸逐级增大，对于光电阴极3上对应像素区11中心处的第一发射电子301具有较高横向偏移容忍度，对于光电阴极3上对应像素区11边缘处的第二发射电子302具有较低横向偏移容忍度。
87.在本公开实施例中，第二内墙2222围绕形成的结构位于第一内墙2221围绕的结构内圈，其用于在对应于像素区1的中心区域围成矩形结构的第三子通道2233。第三子通道2233的径向尺寸大于第一内墙、第二内墙以及连接墙共同围成的第二子通道2232的径向尺寸。这样能够使得单个像素区11域对应的准直框架中，第一子通道2231、第二子通道2232和第三子通道2233的径向尺寸逐级增大，能够在有效对偏移量较大的电子进行准直的前提下，也避免了很多横向偏移较小的电子在运动到接近轰击像素器件层1之前被内墙222阻挡，最终实现获取更多信号，提高图像质量的目的。
88.在一个例子中，准直框架的高度与像素区11的径向尺寸的比例范围为1.5至3.5。
89.例如，准直框架的高度为支撑柱21的高度。准直框架的高度与像素区11的径向尺寸的比例范围为1.5至3。该尺寸比例范围能够使得准直框架在不大量损失信号的前提下，仍然能够起到良好的准直效果，最终提升了图像质量。
90.优选地，准直框架的高度与像素区11的径向尺寸的比例为2。在该比例特点下，本方案提供的准直框架达到最优化的效果。相对于如图1和图2所示的实施方式，准直框架能够实现良好的准直效果，并且有效降低图像传感器的整体厚度。
91.在一个例子中，基底框架的高度与像素区11的径向尺寸的比例范围为0.2至1.0。
92.例如，基底框架的高度与像素区11的径向尺寸的比例范围为0.2至1.0。该尺寸比例范围能够使得基底框架在不大量损失信号的前提下，仍然能够起到良好的准直效果，最终提升了图像质量。
93.优选地，基底框架的高度与像素区11的径向尺寸的比例为0.5。在该比例特点下，本方案提供的基底框架达到最优化的效果。相对于如图1和图2所示的实施方式，准直框架能够实现良好的准直效果，并且有效降低图像传感器的整体厚度。
94.根据本公开的另一个实施例，提供了一种有源像素传感器的加工方法。该加工方法包括：
95.提供具有多个像素区11的像素器件层1。
96.在像素器件层1上沉积衬底层6。对衬底层6进行刻蚀，在像素器件层1上形成基底框架4。
97.在基底框架4周围沉积牺牲层5。从牺牲层5顶面进行第一次刻蚀。第一次刻蚀形成的孔的深度为牺牲层5顶面至像素器件层1的深度。在孔中沉积准直层材料，形成支撑柱21。
98.从牺牲层5顶面进行第二次刻蚀。第二次刻蚀形成的孔的深度小于牺牲层5顶面至
像素器件层1的深度。在孔中沉积准直层材料，形成准直部22。
99.释放牺牲层5。
100.例如，如图5-图11所示，在像素器件层1上沉积衬底层6，对衬底层6进行刻蚀，在像素器件层1上形成基底框架4。
101.在基底框架4周围沉积牺牲层5。牺牲层5的材料包括但不限于聚酰亚胺(pi),磷硅玻璃(psg)。牺牲层6的高度与准直框架的高度相同，用于刻蚀支撑柱21与准直部22。
102.在从牺牲层5顶面上进行第一次刻蚀。第一次刻蚀形成的孔的深度为牺牲层5顶面至像素器件层1的深度。在第一次刻蚀形成的孔中沉积准直层材料，保证将刻蚀出的孔用准直材料填满，形成支撑柱21。支撑柱21的高度为牺牲层5顶面至像素器件层1的距离。
103.从牺牲层5顶面进行第二次刻蚀。第二次刻蚀形成的孔的深度小于牺牲层5顶面至像素器件层1的深度。在孔中沉积准直层材料，形成准直部22。以使得准直部22与像素器件层1之间形成有悬空区域，避免了准直部22中的边界墙221大量的与像素器件层1接触，即降低了边界墙221的墙体有效高度，进而使得大量的电子能够在有效准直的前提下，更多的轰击到像素器件层1上，而不是在轰击过程中，还未有效轰击像素器件层1就被边界墙221所吸收，最终实现了减少信号损失，提高图像质量的目的。
104.准直材料包括但不限于si3n4、sio2、sion。
105.释放牺牲层5。最终在该像素器件层1上形成完整的准直框架。
106.在一个例子中，在对衬底层进行刻蚀时，在对应所述像素区的边缘处设置条形掩膜，对衬底层刻蚀形成所述基底框架。
107.在对牺牲层进行第一次刻蚀时，在对应所述支撑柱的位置设置条形掩膜，条形掩膜的宽度与所述支撑柱的厚度一致。
108.在对牺牲层进行第二次刻蚀时，在对应所述像素区内的位置，在所述牺牲层上设置交叉分布的条形掩膜，刻蚀形成交叉分布的准直部。
109.在本公开实施例中，在本公开实施例中，准直框架通过支撑柱21设置于像素器件层1上，双重墙体在对光电阴极发出的电子进行有效准直的前提下，避免了过多的墙体与像素器件层1接触，降低了信号的损失，最终实现提高图像质量的目的。
110.上文实施例中重点描述的是各个实施例之间的不同，各个实施例之间不同的优化特征只要不矛盾，均可以组合形成更优的实施例，考虑到行文简洁，在此则不再赘述。
111.虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。