一种用于光子芯片的红外光电探测器及其制造方法与流程

1.本发明涉及半导体技术领域，涉及一种用于光子芯片的红外光电探测器及其制造方法。


背景技术：

2.微电子技术是目前半导体领域的主要技术，但随着微电子芯片集成度不断增加，摩尔定律面临失效。硅光是以光子和电子为信息载体的大规模集成技术，能够大大提高芯片的性能，是大数据、人工智能等新兴产业的基础性支撑技术。硅光芯片是通过标准半导体工艺将硅光材料和器件集成在一起的集成光路，主要由调制器、探测器、无源波导器件等组成，它可以将多种光器件集成在同一硅基衬底上。光电探测器将入射的光信号转变成为电信号的器件。
3.而ingaas/inp pin型光电探测器具有优良的电子传导性能和1.0～1.7μm波段吸收辐射的能力，因此广泛应用于光纤通信系统，同时也适用于硅光芯片中的探测器。
4.目前传统的用于硅光芯片的ingaas/inp pin型光电探测器主要结构就是p、i、n区以及缓冲区、盖帽层、金属接触层、衬底，为了得到高性能的ingaas/inp pin型光电探测器，就需考虑器件的响应度、暗电流、量子效率、可靠性和运行速度等因素，需要在目前的基础上进一步提高器件的量子效率和探测率，并进一步降低暗电流。


技术实现要素：

5.基于以上技术问题，为了得到高性能的ingaas/inp pin型光电探测器，需要在目前的基础上进一步提高器件的量子效率和探测率，并进一步降低暗电流，本发明提供了一种用于1550nm波段光子芯片的ingaas/inp dbr结构红外光电探测器及其制造方法，可以有效提高光电探测器的光吸收，提高量子效率和探测率，同时具有很高的设计灵活性。
6.为实现上述目的，本发明实施例提供了如下的技术方案：
7.第一方面，在本发明提供的一个实施例中，提供了一种用于光子芯片的红外光电探测器，包括外延片以及设置在所述外延片上钝化层、金属层和扩散区；所述钝化层为sio2钝化层，金属层为ti/pt/au金属接触层，所述扩散区为p型掺杂区；
8.所述外延片包括盖帽层、吸收层、dbr层、缓冲层以及沉底；所述盖帽层为n掺杂inp帽层，所述吸收层为低n掺杂ingaas吸收层，所述dbr层为由alas0.09sb0.91/gasb材料组合构成的dbr反射层，所述缓冲层为重型n掺杂inp缓冲层，所述沉底为重型n掺杂inp衬底。
9.作为本发明的进一步方案，所述沉底的重型n掺杂inp衬底上生长有外延层材料，外延层材料包括依次生成的重型n掺杂inp缓冲层、dbr层、低n掺杂ingaas吸收层、n掺杂inp帽层。
10.作为本发明的进一步方案，所述外延片利用刻蚀工艺，制备出器件的台面，刻蚀到dbr层。
11.作为本发明的进一步方案，刻蚀到dbr层前，还包括：根据设计的掩膜版图形，利用
光刻工艺转移掩模板上的台面图形到外延片上。
12.作为本发明的进一步方案，所述钝化层沉积生长在外延片表面，所述外延片刻蚀到dbr层后，还利用光刻技术和刻蚀工艺，刻蚀dbr台面，沉积生长表面钝化层。
13.作为本发明的进一步方案，所述用于光子芯片的红外光电探测器中，所述钝化层还包括刻蚀出的扩散窗口，在通过干法刻蚀出扩散窗口前，通过光刻工艺将金属窗口图形转移到钝化层上。
14.作为本发明的进一步方案，所述用于光子芯片的红外光电探测器中还包括通过zn扩散工艺进行p型掺杂，获得的高质量pn结以及生长的ti/pt/au金属电极层，多余的所述金属层通过化学剥离方法去除。
15.第二方面，在本发明提供的一个实施例中，提供了一种用于光子芯片的红外光电探测器的制备方法，包括以下步骤：
16.步骤1、在inp衬底上生长外延层材料，依次生长重型n掺杂inp缓冲层、dbr层、低n掺杂ingaas吸收层、n掺杂inp帽层；
17.步骤2、使用光刻掩模工艺进行第一台面的刻蚀，到吸收层的表面停止；
18.步骤3、继续使用光刻掩模工艺对吸收层进行刻蚀；
19.步骤4、在器件的台面上生长sio2钝化膜；
20.步骤5、对在inp盖帽层上的钝化层使用光刻掩模工艺以及刻蚀工艺进行刻蚀开窗口；
21.步骤6、通过zn扩散工艺进行p型掺杂，在n掺杂区获得高质量pn结；
22.步骤7、在器件的上台面开孔中生长金属电极：ti/pt/au欧姆接触金属。
23.作为本发明的进一步方案，步骤2中，使用光刻掩模工艺进行第一台面的刻蚀时，包括：
24.设计掩膜版图形，利用光刻工艺转移掩模板上的台面图形到外延片上；利用刻蚀工艺，制备出器件的台面，刻蚀到dbr层。
25.作为本发明的进一步方案，步骤3中，利用光刻技术和刻蚀工艺，刻蚀dbr台面，沉积生长表面钝化层。
26.作为本发明的进一步方案，步骤5中，通过光刻工艺将金属窗口图形转移到钝化层上，通过干法刻蚀将钝化层刻蚀出扩散窗口。
27.作为本发明的进一步方案，步骤7中，生长ti/pt/au金属电极层，通过化学剥离方法去除多余的金属层，制得ingaas光电探测器器件，器件与光波导进行键合，倒扣、封装后投入使用。
28.本发明提供的技术方案，具有如下有益效果：
29.本发明提供的这种dbr光电探测器结构，与传统的光电探测器结构相比，具有以下突出的优点：
30.1.通过利用dbr反射器构成谐振腔，可以有效提高光电探测器的光吸收，提高量子效率和探测率。
31.2.利用dbr反射器构成谐振腔，可以选择多种材料组合，通过插值算法计算材料的折射率，选择大、小折射率组合，通过菲涅尔公式结合传输矩阵计算在1550nm目标波段的对应材料组合参数，设计灵活性高。
32.3.在添加dbr反射器的器件结构中，吸收层厚度可以适当，即可以在满足足够高的光吸收的情况下，降低器件的暗电流。
33.本发明的这些方面或其他方面在以下实施例的描述中会更加简明易懂。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
34.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
35.在图中：
36.图1为实施例添加dbr结构的ingaas光电探测器外延片示意图。
37.图2为实施例添加bdr结构的ingaas光电探测器器件的截面示意图。
38.图3为实施例添加bdr结构的ingaas光电探测器，从外延片开始制备出台面型上电极的探测器工艺过程的截面示意图。
39.图中：1-盖帽层；2-吸收层；3-dbr层；4-缓冲层；5-沉底；6-钝化层；7-金属层；8-扩散区。
具体实施方式
40.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
41.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
42.附图中所示的流程图仅是示例说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解、组合或部分合并，因此实际执行的顺序有可能根据实际情况改变。
43.应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
44.还应当进理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
45.由于目前传统的用于硅光芯片的ingaas/inp pin型光电探测器主要结构就是p、i、n区以及缓冲区、盖帽层、金属接触层、衬底，为了得到高性能的ingaas/inp pin型光电探测器，就需考虑器件的响应度、暗电流、量子效率、可靠性和运行速度等因素，需要在目前的基础上进一步提高器件的量子效率和探测率，并进一步降低暗电流。
46.为了得到高性能的ingaas/inp pin型光电探测器，需要在目前的基础上进一步提高器件的量子效率和探测率，并进一步降低暗电流，本发明提供了一种用于1550nm波段光
子芯片的ingaas/inp dbr结构红外光电探测器及其制造方法，可以有效提高光电探测器的光吸收，提高量子效率和探测率，同时具有很高的设计灵活性。
47.具体地，下面结合附图，对本发明实施例作进一步阐述。
48.实施例1
49.请参阅图1、图2和图3所示，本发明的一个实施例中提供了一种用于光子芯片的红外光电探测器，包括外延片以及设置在所述外延片上钝化层6、金属层7和扩散区8；所述钝化层6为sio2钝化层，金属层7为ti/pt/au金属接触层，所述扩散区8为p型掺杂区。
50.参见图1所示，所述外延片使用分子束外延mbe设备生长，所述外延片包括盖帽层1、吸收层2、dbr层3、缓冲层4以及沉底5；所述盖帽层1为n掺杂inp帽层，所述吸收层2为低n掺杂ingaas吸收层，所述dbr层3为由alas0.09sb0.91/gasb材料组合构成的dbr反射层，所述缓冲层4为重型n掺杂inp缓冲层，所述沉底5为重型n掺杂inp衬底。
51.在本发明的实施例中，所述外延片利用刻蚀工艺，制备出器件的台面，刻蚀到dbr层3，在刻蚀到dbr层3前，还包括：根据设计的掩膜版图形，利用光刻工艺转移掩模板上的台面图形到外延片上。
52.在本发明的实施例中，所述钝化层6沉积生长在外延片表面，所述外延片刻蚀到dbr层3后，还利用光刻技术和刻蚀工艺，刻蚀dbr台面，沉积生长表面钝化层6。
53.在本发明的实施例中，所述用于光子芯片的红外光电探测器中，所述钝化层6还包括刻蚀出的扩散窗口，在通过干法刻蚀出扩散窗口前，通过光刻工艺将金属窗口图形转移到钝化层6上。
54.在本发明的实施例中，所述用于光子芯片的红外光电探测器中还包括通过zn扩散工艺进行p型掺杂，获得的高质量pn结以及生长的ti/pt/au金属电极层，多余的所述金属层7通过化学剥离方法去除。
55.在本发明提供的一个实施例中，提供了一种用于光子芯片的红外光电探测器的制备方法，包括以下步骤：
56.步骤1、在inp衬底上生长外延层材料，依次生长重型n掺杂inp缓冲层、dbr层、低n掺杂ingaas吸收层、n掺杂inp帽层；
57.步骤2、使用光刻掩模工艺进行第一台面的刻蚀，到吸收层2的表面停止；
58.步骤3、继续使用光刻掩模工艺对吸收层2进行刻蚀；
59.步骤4、在器件的台面上生长sio2钝化膜；
60.步骤5、对在inp盖帽层上的钝化层使用光刻掩模工艺以及刻蚀工艺进行刻蚀开窗口；
61.步骤6、通过zn扩散工艺进行p型掺杂，在n掺杂区获得高质量pn结；
62.步骤7、在器件的上台面开孔中生长金属电极：ti/pt/au欧姆接触金属。
63.在本发明的实施例中，步骤2中，使用光刻掩模工艺进行第一台面的刻蚀时，包括：设计掩膜版图形，利用光刻工艺转移掩模板上的台面图形到外延片上；利用刻蚀工艺，制备出器件的台面，刻蚀到dbr层。
64.在本发明的实施例中，步骤3中，利用光刻技术和刻蚀工艺，刻蚀dbr台面，沉积生长表面钝化层。
65.在本发明的实施例中，步骤5中，通过光刻工艺将金属窗口图形转移到钝化层上，
通过干法刻蚀将钝化层刻蚀出扩散窗口。
66.在本发明的实施例中，步骤7中，生长ti/pt/au金属电极层，通过化学剥离方法去除多余的金属层，制得ingaas光电探测器器件，器件与光波导进行键合，倒扣、封装后投入使用。
67.在本技术的一个实施例中，所述用于光子芯片的红外光电探测器为一种用于1550nm波段光子芯片的ingaas/inp dbr结构红外光电探测器，主要包括重型n掺杂inp衬底、重型n掺杂inp缓冲层、dbr层、低n掺杂ingaas吸收层、n掺杂inp帽层、sio2钝化层、ti/pt/au金属接触层。
68.在本发明的实施例中，所述沉底5的重型n掺杂inp衬底上生长有外延层材料，外延层材料包括依次生成的重型n掺杂inp缓冲层、dbr层3、低n掺杂ingaas吸收层、n掺杂inp帽层。
69.在本技术的实施例中，一种用于1550nm波段光子芯片的ingaas/inp dbr结构红外光电探测器的制备方法，具体为：
70.步骤1：在inp衬底上生长外延层材料，依次生长重型n掺杂inp缓冲层、dbr层、低n掺杂ingaas吸收层、n掺杂inp帽层。
71.步骤2：设计合理的掩膜版图形，利用光刻工艺转移掩模板上的台面图形到外延片上。利用刻蚀工艺，制备出器件的台面，刻蚀到dbr层。
72.步骤3：利用光刻技术和刻蚀工艺，刻蚀dbr台面。
73.步骤4：沉积生长表面钝化层。
74.步骤5：通过光刻工艺将金属窗口图形转移到钝化层上，通过干法刻蚀将钝化层刻蚀出扩散窗口。
75.步骤6：通过zn扩散工艺进行p型掺杂，获得高质量pn结。
76.步骤7：生长ti/pt/au金属电极层。
77.步骤8：通过化学剥离方法去除多余的金属层，后续进行器件的键合、倒扣、封装等一系列操作。
78.其中，上述器件制备完成后，可以进一步与光波导进行键合，倒扣、封装，并后续投入应用。
79.在本技术的图3中，参见附图3为从外延片开始制备出具有dbr反射器的台面型上电极ingaas光电探测器工艺过程的截面示意图，制作工艺为：
80.首先如图3中的(2)所示，使用光刻掩模工艺进行第一台面的刻蚀，到吸收层的表面停止。然后如图3中的(3)所示，继续使用光刻掩模工艺对吸收层进行刻蚀。接着，如图3中的(4)所示，在器件的台面上生长sio2钝化膜6。如图3中的(5)所示，对在inp盖帽层上的钝化层使用光刻掩模工艺以及刻蚀工艺进行刻蚀开窗口。如图3中的(6)所示，通过zn扩散工艺进行p型掺杂，在n掺杂区获得高质量pn结。如图3中的(7)所示，在器件的上台面开孔中生长金属电极：ti/pt/au欧姆接触金属7。
81.最后，将制备好的实施例的器件进一步与光波导进行键合，倒扣、封装，测试器件光电性能，并后续投入应用。
82.实施例2
83.请参阅图1、图2和图3所示，本发明的一个实施例中提供了一种用于光子芯片的红
外光电探测器，在本技术的实施例中，所述用于光子芯片的红外光电探测器为用于1550nm波段光子芯片的ingaas/inp dbr结构红外光电探测器。
84.所述红外光电探测器包括外延片包括盖帽层1、吸收层2、dbr层3、缓冲层4以及沉底5，其中，所述盖帽层1为n掺杂inp帽层，所述吸收层2为低n掺杂ingaas吸收层，所述dbr层3为由alas0.09sb0.91/gasb材料组合构成的dbr反射层，所述缓冲层4为重型n掺杂inp缓冲层，所述沉底5为重型n掺杂inp衬底。
85.在本技术中，所述外延片以及设置在所述外延片上钝化层6、金属层7和扩散区8；所述钝化层6为sio2钝化层，金属层7为ti/pt/au金属接触层，所述扩散区8为p型掺杂区。
86.在本发明的实施例中，所述外延片利用刻蚀工艺，制备出器件的台面，刻蚀到dbr层3，在刻蚀到dbr层3前，还包括：根据设计的掩膜版图形，利用光刻工艺转移掩模板上的台面图形到外延片上。
87.所述用于1550nm波段光子芯片的ingaas/inp dbr结构红外光电探测器主要包括重型n掺杂inp衬底、重型n掺杂inp缓冲层、dbr层、低n掺杂ingaas吸收层、n掺杂inp帽层、sio2钝化层、ti/pt/au金属接触层。
88.参见图1和图3所示，本发明的实施例还提出了一种添加dbr反射器的ingaas光电探测器及其制备方法。参见附图1为添加dbr反射器的ingaas光电探测器的外延片结构示意图。外延片使用分子束外延mbe设备生长。按照图例说明，外延片主要结构包括盖帽层1——n掺杂inp帽层，吸收层2——低n掺杂ingaas吸收层，dbr层3——由alas0.09sb0.91/gasb材料组合构成的dbr反射层，缓冲层4——重型n掺杂inp缓冲层，沉底5——重型n掺杂inp衬底。
89.参加附图2为添加bdr结构的ingaas光电探测器器件的截面示意图。器件包括附图1中解释的外延层、钝化层6——sio2钝化层、金属层7——ti/pt/au金属接触层、扩散区8——p型掺杂区。
90.在本发明的实施例中，所述钝化层6沉积生长在外延片表面，所述外延片刻蚀到dbr层3后，还利用光刻技术和刻蚀工艺，刻蚀dbr台面，沉积生长表面钝化层6。
91.在本发明的实施例中，所述用于光子芯片的红外光电探测器中，所述钝化层6还包括刻蚀出的扩散窗口，在通过干法刻蚀出扩散窗口前，通过光刻工艺将金属窗口图形转移到钝化层6上。
92.在本发明的实施例中，所述用于光子芯片的红外光电探测器中还包括通过zn扩散工艺进行p型掺杂，获得的高质量pn结以及生长的ti/pt/au金属电极层，多余的所述金属层7通过化学剥离方法去除。
93.在本发明提供的一个实施例中，提供了一种用于光子芯片的红外光电探测器的制备方法，包括以下步骤：
94.步骤1、在inp衬底上生长外延层材料，依次生长重型n掺杂inp缓冲层、dbr层、低n掺杂ingaas吸收层、n掺杂inp帽层；
95.步骤2、使用光刻掩模工艺进行第一台面的刻蚀，到吸收层2的表面停止；其中，使用光刻掩模工艺进行第一台面的刻蚀时，包括：设计掩膜版图形，利用光刻工艺转移掩模板上的台面图形到外延片上；利用刻蚀工艺，制备出器件的台面，刻蚀到dbr层；
96.步骤3、继续使用光刻掩模工艺对吸收层2进行刻蚀，其中，利用光刻技术和刻蚀工
艺，刻蚀dbr台面，沉积生长表面钝化层；
97.步骤4、在器件的台面上生长sio2钝化膜；
98.步骤5、对在inp盖帽层上的钝化层使用光刻掩模工艺以及刻蚀工艺进行刻蚀开窗口，其中，通过光刻工艺将金属窗口图形转移到钝化层上，通过干法刻蚀将钝化层刻蚀出扩散窗口；
99.步骤6、通过zn扩散工艺进行p型掺杂，在n掺杂区获得高质量pn结；
100.步骤7、在器件的上台面开孔中生长金属电极：ti/pt/au欧姆接触金属，其中，生长ti/pt/au金属电极层，通过化学剥离方法去除多余的金属层，制得ingaas光电探测器器件，器件与光波导进行键合，倒扣、封装后投入使用。
101.最后，将制备好的实施例的器件进一步与光波导进行键合，倒扣、封装，测试器件光电性能，并后续投入应用。
102.参见附图3为从外延片开始制备出具有dbr反射器的台面型上电极ingaas光电探测器工艺过程的截面示意图。首先如图3中的(2)所示，使用光刻掩模工艺进行第一台面的刻蚀，到吸收层的表面停止。然后如图3中的(3)所示，继续使用光刻掩模工艺对吸收层进行刻蚀。接着，如图3中的(4)所示，在器件的台面上生长sio2钝化膜6。如图3中的(5)所示，对在inp盖帽层上的钝化层使用光刻掩模工艺以及刻蚀工艺进行刻蚀开窗口。如图3中的(6)所示，通过zn扩散工艺进行p型掺杂，在n掺杂区获得高质量pn结。如图3中的(7)所示，在器件的上台面开孔中生长金属电极：ti/pt/au欧姆接触金属7。
103.在本技术的一个实施例中，所述用于光子芯片的红外光电探测器为一种用于1550nm波段光子芯片的ingaas/inp dbr结构红外光电探测器，主要包括重型n掺杂inp衬底、重型n掺杂inp缓冲层、dbr层、低n掺杂ingaas吸收层、n掺杂inp帽层、sio2钝化层、ti/pt/au金属接触层。
104.在本发明的实施例中，所述沉底5的重型n掺杂inp衬底上生长有外延层材料，外延层材料包括依次生成的重型n掺杂inp缓冲层、dbr层3、低n掺杂ingaas吸收层、n掺杂inp帽层。
105.在本技术的实施例中，一种用于1550nm波段光子芯片的ingaas/inp dbr结构红外光电探测器的制备方法，具体为：
106.步骤1：在inp衬底上生长外延层材料，依次生长重型n掺杂inp缓冲层、dbr层、低n掺杂ingaas吸收层、n掺杂inp帽层。
107.步骤2：设计合理的掩膜版图形，利用光刻工艺转移掩模板上的台面图形到外延片上。利用刻蚀工艺，制备出器件的台面，刻蚀到dbr层。
108.步骤3：利用光刻技术和刻蚀工艺，刻蚀dbr台面。
109.步骤4：沉积生长表面钝化层。
110.步骤5：通过光刻工艺将金属窗口图形转移到钝化层上，通过干法刻蚀将钝化层刻蚀出扩散窗口。
111.步骤6：通过zn扩散工艺进行p型掺杂，获得高质量pn结。
112.步骤7：生长ti/pt/au金属电极层。
113.步骤8：通过化学剥离方法去除多余的金属层，后续进行器件的键合、倒扣、封装等一系列操作。
114.其中，上述器件制备完成后，可以进一步与光波导进行键合，倒扣、封装，并后续投入应用。
115.在本技术的图3中，参见附图3为从外延片开始制备出具有dbr反射器的台面型上电极ingaas光电探测器工艺过程的截面示意图，制作工艺为：
116.首先如图3中的(2)所示，使用光刻掩模工艺进行第一台面的刻蚀，到吸收层的表面停止。然后如图3中的(3)所示，继续使用光刻掩模工艺对吸收层进行刻蚀。接着，如图3中的(4)所示，在器件的台面上生长sio2钝化膜6。如图3中的(5)所示，对在inp盖帽层上的钝化层使用光刻掩模工艺以及刻蚀工艺进行刻蚀开窗口。如图3中的(6)所示，通过zn扩散工艺进行p型掺杂，在n掺杂区获得高质量pn结。如图3中的(7)所示，在器件的上台面开孔中生长金属电极：ti/pt/au欧姆接触金属7。
117.最后，将制备好的实施例的器件进一步与光波导进行键合，倒扣、封装，测试器件光电性能，并后续投入应用。
118.在本技术的一些实施例中，ngaas/inp dbr结构红外光电探测器可以用于硅光芯片领域，也可以用于光通信领域，针对的目标波段也可以根据需要随意调整。
119.综上所述，本发明提供的这种dbr光电探测器结构，与传统的光电探测器结构相比，具有以下突出的优点：
120.1.通过利用dbr反射器构成谐振腔，可以有效提高光电探测器的光吸收，提高量子效率和探测率。
121.2.利用dbr反射器构成谐振腔，可以选择多种材料组合，通过插值算法计算材料的折射率，选择大、小折射率组合，通过菲涅尔公式结合传输矩阵计算在1550nm目标波段的对应材料组合参数，设计灵活性高。
122.3.在添加dbr反射器的器件结构中，吸收层厚度可以适当，即可以在满足足够高的光吸收的情况下，降低器件的暗电流。
123.以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
124.应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
125.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。