一种隧穿场效应晶体管及其制备方法

1.本发明涉及半导体光电子器件领域，特别是涉及一种隧穿场效应晶体管及其制备方法。


背景技术：

2.金属-氧化物-半导体场效应晶体管(mosfet)是一种基于载流子的扩散漂移，并利用电场来控制输出电流的半导体器件。经过应变硅技术、高k栅介质和金属栅技术、鳍型晶体管结构等发展历程，晶体管技术的发展难以维持摩尔定律，越来越接近其物理极限，短沟道效应如漏致势垒降低，氧化层介质隧穿，阈值电压漂移，漏电流增加，热载流子效应等问题日益严重。高功耗不仅增加封装和散热成本，缩短电子设备持续工作时间，加大了电路系统故障率。
3.传统mosfet的亚阈值摆幅的理论极限约60mv/dec，要突破这一瓶颈，开发超陡亚阈值振幅的场效应晶体管，就必须基于新的工作机理。隧穿场效应晶体管(tfet)基于量子力学的带-带隧穿原理工作，通过栅压改变本征区的能带结构，使得载流子能够穿过源区与本征区的势垒，是极有希望的新型逻辑开关器件。但是，硅基tfet的隧穿势垒较高，导致隧穿几率较低，使其驱动电流(开态电流ion)比mosfet通常低很多。实际应用中，这将会给由tfet器件构成的电路带来极大的延迟，不利于大规模集成，使其应用受到很大的局限。因此，如何保证tfet器件低暗电流的同时，提升其开态电流是目前亟待解决的问题。


技术实现要素：

4.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种隧穿场效应晶体管及其制备方法。
5.本发明的技术方案是：
6.根据本发明的第一技术方案，提供了一种隧穿场效应晶体管，包括半导体衬底、绝缘层、异质结、导电电极层以及介质层，所述半导体衬底的上方设置所述绝缘层，所述绝缘层上方设置所述异质结，所述异质结的上方设置所述介质层，在所述异质结的两侧以及所述介质层的上方设置所述导电电极层，所述异质结包括错开堆叠的硒化钨层和硒化锆层。
7.进一步，所述硒化钨层错位布设在所述硒化锆层的上方。
8.进一步，所述硒化锆层错位布设在所述硒化钨层的上方。
9.进一步，所述介质层是sio2或al2o3。
10.进一步，所述半导体衬底是硅衬底或sio2衬底或si/sio2衬底。
11.根据本发明的第二技术方案，提供一种隧穿场效应晶体管的制备方法，所述方法包括：
12.步骤1、在半导体衬底上依次生长wse2和zrse2单层或少层薄膜，或在半导体衬底上依次生长zrse2和wse2单层或少层薄膜，形成zrse2/wse2异质结，所述wse2和zrse2单层或少层薄膜错位布设；
13.步骤2、通过曝光显影剥离工艺，在异质结上方制备介质层；
14.步骤3、再次通过曝光显影剥离工艺，并用磁控溅射法制备导电电极层，所述导电电极层设置在所述异质结的两侧以及所述介质层的上方。
15.进一步，通过化学气相沉积法或磁控溅射法在所述半导体衬底上生长wse2和zrse2单层或少层薄膜。
16.根据本发明的第三技术方案，提供一种隧穿场效应晶体管的制备方法，所述方法包括：
17.步骤1、在不同的衬底上分别制备zrse2和wse2薄膜，采用湿法转移，将zrse2薄膜转移至wse2薄膜上或将wse2薄膜转移至zrse2薄膜上，使所述zrse2薄膜和所述wse2薄膜部分重叠，形成垂直结构的异质结；
18.步骤2、将所述异质结转移至半导体衬底上；
19.步骤3、通过曝光显影剥离工艺，在异质结上方制备介质层；
20.步骤4、再次通过曝光显影剥离工艺，并用磁控溅射法制备导电电极层，所述导电电极层设置在所述异质结的两侧以及所述介质层的上方。
21.进一步，在不同的衬底上用化学气相沉积法，分别制备zrse2和wse2薄膜，
22.进一步，所述介质层是sio2或al2o3。
23.与现有技术相比，本发明的有益效果在于：
24.本发明基于单层或薄层材料构成异质结，源漏极耗尽层极薄，栅压对界面能带结构调节效果明显，开态下能有效提高隧穿几率，从而提高开态电流。
附图说明
25.在不一定按比例绘制的附图中，相同的附图标记可以在不同的视图中描述相似的部件。具有字母后缀或不同字母后缀的相同附图标记可以表示相似部件的不同实例。附图大体上通过举例而不是限制的方式示出各种实施例，并且与说明书以及权利要求书一起用于对所公开的实施例进行说明。在适当的时候，在所有附图中使用相同的附图标记指代同一或相似的部分。这样的实施例是例证性的，而并非旨在作为本装置或方法的穷尽或排他实施例。
26.图1示出了根据本发明实施例的一种隧穿场效应晶体管的结构示意图；
27.图2示出了根据本发明实施例的一种隧穿场效应晶体管的结构示意图；
28.图3示出了根据本发明实施例的一种隧穿场效应晶体管的能带结构及隧穿机制示意图；
29.图4为示出了根据本发明实施例的一种隧穿场效应晶体管的制备方法的流程图；
30.图5为示出了根据本发明实施例的一种隧穿场效应晶体管的制备方法的流程图。
31.图中，1-半导体衬底；2-绝缘层；3-导电电极层；301-源电极；302-漏电极；303-栅电极；4-硒化钨层；5-硒化锆层；6-绝缘层。
具体实施方式
32.以下列举的部分实施例仅仅是为了更好地对本发明进行说明，但本发明的内容并不局限在应用于所举的实施例中。所以熟悉本领域的技术人员根据上述发明内容对实施方
案进行非本质的改进和调整而应用于其他实施例中，仍在本发明的保护范围之内。
33.现在结合说明书附图对本发明做进一步的说明。
34.图1示出了根据本发明实施例的一种隧穿场效应晶体管的结构示意图。本发明实施例提供一种隧穿场效应晶体管。如图1所示，该隧穿场效应晶体管包括半导体衬底1、绝缘层2、异质结、导电电极层3以及介质层6，所述半导体衬底1的上方设置所述绝缘层2，所述绝缘层2上方设置所述异质结，所述异质结的上方设置所述介质层6，在所述异质结的两侧以及所述介质层6的上方设置所述导电电极层3，所述异质结包括错开堆叠的硒化钨层4和硒化锆层5。
35.需要注意，错开堆叠的硒化钨层4和硒化锆层5，两者之间大部分重叠，并有一段错开，使两者之间存在空隙，重叠比例可以大于百分之70，但不能为百分之一百，具体的重叠比例本实施例此处不作具体限定。并且，硒化钨层4和硒化锆层5的堆叠方式可以是如图1所示的，所述硒化锆层5错位布设在所述硒化钨层4的上方，也可以是如图2所示的，所述硒化钨层4错位布设在所述硒化锆层5的上方。即，硒化钨层4和硒化锆层5的相互堆叠顺序并不影响隧穿场效应晶体管的基本功能。
36.另外，如图2所示，导电电极层3包括源电极301、漏电极302以及栅电极303，异质结的两侧设置源电极301、漏电极302以及栅电极303，介质层6上设置栅电极303，通过栅电极303可进行栅压调节异质结带隙结构。
37.图3示出了根据本发明实施例的一种隧穿场效应晶体管的能带结构及隧穿机制示意图。如图3所示，本实施例在异质结材料界面形成耗尽层，关态下暗电流极小；通过栅压调节异质结带隙结构，提高开态下隧穿几率，从而获得较高的开态电流。晶体管器件结构简单，具有更低的亚阈值摆幅和更高的开关比。
38.本实施例中，所述介质层是sio2或al2o3。
39.本实施例中，所述半导体衬底是硅衬底或sio2衬底或si/sio2衬底。
40.图4示出了根据本发明实施例的一种隧穿场效应晶体管的制备方法的流程图。本发明实施例还提供一种隧穿场效应晶体管的制备方法，如图4所示，该方法包括如下步骤：
41.步骤1、在半导体衬底上依次生长wse2和zrse2单层或少层薄膜，或在半导体衬底上依次生长zrse2和wse2单层或少层薄膜，形成zrse2/wse2异质结，所述wse2和zrse2单层或少层薄膜错位布设。
42.具体的，通过化学气相沉积法或磁控溅射法在所述半导体衬底上生长wse2和zrse2单层或少层薄膜。
43.步骤2、通过曝光显影剥离工艺，在异质结上方制备介质层。
44.具体的，所述介质层是sio2或al2o3。
45.步骤3、再次通过曝光显影剥离工艺，并用磁控溅射法制备导电电极层，所述导电电极层设置在所述异质结的两侧以及所述介质层的上方。
46.通过以上工艺实施，尤其是对于单层薄膜异质结，在栅压调控下具有很好的隧穿调制性能。
47.图5示出了根据本发明实施例的一种隧穿场效应晶体管的制备方法的流程图。本发明实施例还提供一种隧穿场效应晶体管的制备方法，如图5所示，该方法包括如下步骤：
48.步骤1、在不同的衬底上分别制备zrse2和wse2薄膜，采用湿法转移，将zrse2薄膜转
移至wse2薄膜上或将wse2薄膜转移至zrse2薄膜上，使所述zrse2薄膜和所述wse2薄膜部分重叠，形成垂直结构的异质结。
49.具体的，在不同的衬底上用化学气相沉积法，分别制备zrse2和wse2薄膜。其中不同的衬底表示的是两个衬底，这两个衬底可以是不同类型的衬底，也可以是同类型的衬底。
50.步骤2、将所述异质结转移至半导体衬底上。
51.步骤3、通过曝光显影剥离工艺，在异质结上方制备介质层。
52.步骤4、再次通过曝光显影剥离工艺，并用磁控溅射法制备导电电极层，所述导电电极层设置在所述异质结的两侧以及所述介质层的上方。
53.综上所述，本发明实施例提供的隧穿场效应晶体管采用硒化锆/硒化钨异质结作为隧穿层，通过栅压调节异质结界面能带结构，使得该晶体管具有较高的开态电流，解决硅基隧穿场效应晶体管开态电流小的问题。
54.以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。