承载件的制作方法
【技术领域】
[0001]本发明涉及一种承载件，尤指一种承载半导体组件的承载件。
【背景技术】
[0002]随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。随着电子产业的蓬勃发展，许多电子产品都逐渐朝往轻、薄、短、小等高集积度方向发展，半导体封装件也发展出许多种不同的封装模块，例如，覆晶封装(Flip Chip Package)、打线接合(WireBond)等。
[0003]目前打线接合技术常以导线架作为承载芯片的承载件。如图1A所示，现有打线式封装件9中，其导线架I包含一承载芯片90的承载座(die pad) 10、位于该承载座10角落的多个支撑肋条(tie bar) 13 (如图1C所示)、及位于该承载座10边缘的多个导脚12，各该导脚 12 具有外脚部(outer leads port1n) 120 及内脚部(inner leads port1n) 121,且该外脚部120用以电性连接至一外部电路(图未示)。该芯片90以银胶90a固着于该承载座10上，且该芯片90具有多个焊垫900，以利用多个导线(bonding wire) 91电性连接该导脚12的内脚部121。又藉由如环氧树脂(epoxy)制成绝缘材料的封装胶体92包覆该芯片90、承载座10、导脚12的内脚部121、及焊线91。另外，该支撑肋条13相对该承载座10倾斜且设有低置(down set)结构11，以降低该承载座20的位置，使该承载座20的位置低于该内脚部121的位置，且于封装时平衡上、下模流空间。
[0004]于现有封装件9进行打线制程时，需以固定治具将导线架与芯片固定至打线机台上。如图1B所示，现有固定治具8包括一热板80、二轨道81及一窗型压板82。该热板80具有一吸附面80a，用以支撑一承载有多个芯片90的导线架版面1’，并提供热能至该导线架版面1’，以利于打线制程。所述的导线架版面I’具有多个如图1A所示的导线架1，待封装后，再进行切单制程，以获取多个具有该导线架I的封装件9。此外，该些轨道81位于该热板80的二侧，以支撑该导线架版面I’的二侧，且该窗型压板82用以压合该导线架版面I’的上侧。
[0005]于置放该导线架版面I’时，如图1C及图1C’所示，该导线架I对应置放于该热板80的容置槽800中，且因该低置结构11的两侧接触连结该支撑肋条13，所以该热板80需额外形成开槽801，供该支撑肋条13的部分结构及该低置结构11位于该开槽801上方，使该热板80避开该低置结构11，以避免该低置结构11受热变形。惟，于制作不同产品而更换该导线架I时，需更换该热板80，所以需将该支撑肋条13精准的调整至该热板80的开槽801的中心点，以将该低置结构11置放于该开槽801中，因而往往造成整个制程时间增加，致使不利量产。
[0006]此外，相邻该支撑肋条13的导脚12’经常会位移至该开槽801内，致使该导脚12’悬空，因而不能进行焊接该导线91的作业，导致良率降低。
[0007]另外，目前该导线架I的制作中，该内脚部121的间距(Inner Lead Pitch, ILP)设计有越来越小的趋势，如ILP为0.148 mm以下，致使上述问题更为严重。
[0008]因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
【发明内容】
[0009]鉴于上述现有技术的种种缺失，本发明的主要目的为揭露一种承载件，能大幅降低制程时间。
[0010]本发明的承载件包括:一承载座；多个导电部，其设于该承载座周围；多个支撑条，其设于该承载座周围；以及至少一低置结构，其位于该支撑条与该承载座之间且接触连结该承载座，使该支撑条与该承载座具有一高度差，且该低置结构与该承载座非共平面。
[0011]前述的承载件中，该承载件为导线架，且该承载座用以承载半导体组件。
[0012]前述的承载件中，该承载座的边缘具有转折处，且该支撑条位于该转折处，例如，该承载座为多边形。
[0013]前述的承载件中，该低置结构具有相对的第一侧与第二侧，该第一侧接触结合该承载座，且该第二侧接触结合该支撑条，例如，该第一侧与第二侧之间的距离为0.15至0.3
mm ο
[0014]另外，前述的承载件中，该低置结构为架体，且相对该承载座倾斜，例如，该低置结构与该承载座形成一夹角，如30度角至50度角。
[0015]由上可知，本发明的承载件，藉由该低置结构接触连结该承载座，使该低置结构与该承载座的投影面积相连，以令打线制程用的固定治具的热板无需额外形成开槽，所以相邻该支撑条的导电部不会产生悬空状态，因而能顺利进行焊接导线的作业，致使良率提高。
[0016]此外，于量产中更换该承载件及该热板时，只需将该低置结构与该承载座置放于该容置槽中即可，而不需进行该支撑条的对位，所以相较于现有技术，本发明的承载件能大幅降低打线制程的时间，因而有利于量产。
【附图说明】
[0017]图1A为现有半导体封装件的剖面示意图；
[0018]图1B为现有打线制程的固定作业的立体示意图；
[0019]图1C为现有导线架与热板的局部上视示意图；其中，图1C’为图1C的剖面示意图；以及
[0020]图2为本发明的承载件与热板的局部上视示意图；其中，图2’为图2的剖视图。
[0021]符号说明
[0022]I导线架
[0023]I’导线架版面
[0024]10, 20 承载座
[0025]11, 21 低置结构
[0026]12，12，导脚
[0027]120外脚部
[0028]121内脚部
[0029]13支撑肋条
[0030]2承载件
[0031]20a转折处
[0032]21a第一侧
[0033]21b第二侧
[0034]22,22’导电部
[0035]23支撑条
[0036]8固定治具
[0037]80, 70热板
[0038]80a吸附面
[0039]800, 700容置槽
[0040]801开槽
[0041]81轨道
[0042]82窗型压板
[0043]9封装件
[0044]90芯片
[0045]90a银