用于使用外部互连来路由管芯信号的方法和装置的制造方法
【专利说明】用于使用外部互连来路由管芯信号的方法和装置
[0001]相关申请的交叉引用
[0002]本申请要求2012年8月31日向美国专利商标局提交的题为“METHOD ANDAPPARATUS FOR ROUTING DIE SIGNALS USING EXTERNAL INTERCONNECTS (用于使用外部互连来路由管芯信号的方法和装置)”的临时专利申请n0.61/696，092的优先权和权益，其全部内容通过引用结合于此。
【背景技术】
[0003]领域
[0004]本公开的各方面一般涉及集成电路，尤其涉及用于使用外部互连来路由管芯信号的方法和装置。
[0005]背景
[0006]有效路由现代集成电路中的各种信号涉及克服许多挑战，包括确保信号分发的恰当时机、使串话最小化、以及匹配阻抗，所有这些都要同时遵循由于组件计数越来越高而不断缩减的可用板面空间。时钟信号的路由尤其关键，因为这些信号被用来同步从集成电路的不同部分到来的不同数据信号。然而，由于互连中呈现的阻抗，在集成电路的各种位置处经常有时钟信号到达时间上的失配，因为时钟源与耦合到该时钟源的诸电路的位置之间的空间距离不同。这些时间上的失配被称为时钟偏斜。同样地，由于其他互连线(诸如那些与时钟信号线并行走线的互连线)引起的噪声，具有相同时钟输入的到达两个不同位置的时钟信号也可能经历相位噪声，这一般称为时钟抖动。
[0007]时钟分发网络(CDN)可以被使用以力图确保关于时钟偏斜和抖动的约束被最小化。还需要考虑其他考量，诸如快速转变时间和经平衡的占空比等。CDN也可以使用诸如H-树、经缓冲时钟树、经平衡时钟树、以及网状时钟网络之类的不同技术来设计。然而，因为互连并不与以高时钟频率操作的快速伸缩的晶体管特征大小成比例地伸缩，所以，即使在使用这些技术时，设计高效CDN的任务也变得甚至更为艰难。例如，仅仅使用时钟树平衡已经越来越不足够，因为由于管芯内工艺变动而产生的时钟缓冲失配限制了使偏斜最小化的能力。同样地，传统H-树并不是很适合于向非对称、不规则形状的时钟域分发时钟，并且甚至给平面规划和集成电路布局增加了进一步的复杂度。进一步，现有的H树分发的偏斜降低技术受高功耗和互连的使用效率低的问题所困扰。其他办法在源处(为每一叶独立地)执行偏斜补偿。然而，这些办法要求从每一叶返回到源的长的且具有不同长度的参考线，这向偏斜补偿引入了误差，因为每根反馈线有取决于工艺的延迟。此外，⑶N设计经常必须在集成电路中其余电路的设计完成之前被定稿，因为设计高效的CDN的困难程度在较晚的设计阶段中上升。
[0008]差分信令是可以被用来分发时钟信号的另一办法。虽然相比时钟树办法而言差分信令在许多方面更有效，但是这一技术的实现要求更多的板面空间来支持提供差分信令所需要的相对复杂的电路。而且，要求仔细的路由来确保长距离上差分信号的低电阻，这经常会消耗宝贵的路由资源，因为经常使用较高层来达到这一要求。其他的考量是差分信令电路要求屏蔽，所以因此造成的规定进一步降低了该办法的吸引力。
[0009]随着用于现代集成电路的时钟分发因日益复杂的系统、降低的供电电压、更大的管芯大小以及更高的时钟速率而变得更难以实现，能够克服所描述的挑战的愿望也变得更明显。
[0010]概述
[0011]以下给出本公开的一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是本公开的所有构想到的特征的详尽综览，并且既非旨在标识出本公开的所有方面的关键性或决定性要素亦非试图界定本公开内容的任何或所有方面的范围。其唯一目的是以简化形式给出本公开的一个或多个方面的一些概念作为稍后给出的更详细描述之序言。
[0012]本文中描述了用于使用外部互连来路由管芯的内部部分中的管芯信号的办法的各种方面。该办法提供耦合到管芯的内部部分中的电路的触点，其中这些触点暴露于该管芯的外部部分。外部互连配置成耦合这些触点，以使得来自该管芯的内部部分中的电路的信号可在该管芯外部地被路由。在所公开的办法的各种方面，这些外部互连被用于该管芯的封装所保护。
[0013]在一个方面，本公开提供一种包括管芯的装置，该管芯包括外部部分和具有多个电路的内部部分。内部部分中的这多个电路包括在该管芯的第一区域中形成的第一电路；和在该管芯的第二区域中形成的第二电路。该管芯进一步包括在该管芯的外部部分上的第一和第二管芯外部触点，其中第一管芯外部触点电连接到第一电路，并且第二管芯外部触点电连接到第二电路；以及电连接第一和第二管芯外部触点并且配置成将第二电路耦合到第一电路的互连，其中该互连位于该管芯的外部部分上。
[0014]在另一方面，本公开提供包括管芯的装置，该管芯包括外部部分和具有多个电路的内部部分。内部部分中的该多个电路包括在该管芯的第一区域中形成的第一电路；和在该管芯的第二区域中形成的第二电路。该管芯进一步包括在该管芯的外部部分上的第一和第二外部触点装置，其中第一管芯外部触点装置电连接到第一电路，并且第二管芯外部触点装置电连接到第二电路；以及电连接第一和第二管芯外部触点并且配置成将第二电路耦合到第一电路的互连装置，其中该互连装置位于该管芯的外部部分上。
[0015]在另一方面，本公开提供包括管芯的半导体器件，该管芯包括外部部分和具有多个电路的内部部分。内部部分中的该多个电路包括在该管芯的第一区域中形成的第一电路；和在该管芯的第二区域中形成的第二电路。该管芯进一步包括在该管芯的外部部分上的第一和第二管芯外部触点，其中第一管芯外部触点耦合到第一电路，并且第二管芯外部触点耦合到第二电路；以及包括耦合到第一和第二管芯外部触点并且配置成将第二电路耦合到第一电路的互连的封装，其中该封装位于该管芯的外部部分上。
[0016]在另一方面，本公开提供了一种方法，包括在管芯的外部部分上暴露多个触点，其中该多个触点包括耦合到第一电路的第一触点、和耦合到第二电路的第二触点，其中第一和第二电路在该管芯的内部部分中。该方法进一步包括经由该管芯外部的至少一个互连来耦合该多个触点中的至少两个触点，以连接该管芯的内部部分中的第一和第二电路。
[0017]本发明的这些和其它方面将在阅览以下详细描述后得到更全面的理解。
[0018]附图简述
[0019]本公开的这些和其他范例方面将在以下详细描述以及在附图中予以描述。
[0020]图1是根据所公开办法的各种方面配置的用于半导体器件组装件的管芯信号路由实现的示例的分解侧视图。
[0021]图2是图(错误！未找到引用源。)的管芯信号路由实现的平面图。
[0022]图3是根据所公开办法的各种方面配置的外部管芯信号路由实现的分解侧视图。
[0023]图4是图(错误！未找到引用源。)的外部管芯信号路由实现的平面图。
[0024]图5是根据所公开办法的各种方面配置的概念化管芯信号路由实现的框图。
[0025]图6是根据所公开办法的各种方面配置的概念化管芯信号路由实现的流程图。
[0026]图7是解说采用可以利用根据所公开办法的各种方面所描述的管芯信号路由实现的处理系统的装置的硬件实现的示例的框图。
[0027]根据惯例，为了清楚起见，附图中的某些可被简化。因此，附图可能并未绘制给定装置(例如，设备)或方法的所有组件，也未按比例绘制。最后，类似附图标记可用于贯穿说明书和附图标示类似特征。
[0028]详细描述
[0029]以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文所描述的概念的仅有配置。本详细描述包括具体细节来提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以便避免淡化此类概念。
[0030]图1解说了半导体器件组装件100的分解侧视图，其包括在被用本文中进一步描述的方式组装起来之前的管芯152和封装252。虽然本文中可能提供特定示例用于描述半导体器件组装件100和其他解说的组装件，但是应当注意，所公开办法的各种方面可以被应用到各种集成电路封装。由此，除非另外注明，否则这些示例不应当被视作为构成限定。例如，半导体器件组装件100可以被实现为单一器件或者实现为层叠封装器件组装件的一部分。
[0031]管芯152可以由硅晶片形成，在硅晶片中通常蚀刻出个体分立组件以及一个或多个电路，然后从该硅晶片切割出管芯152并且组装入封装252。封装