一种测定沟槽型vdmos器件栅氧化层击穿电压的方法
【技术领域】
[0001] 本发明属于半导体技术领域，具体涉及一种测定沟槽型VDM0S器件栅氧化层击穿 电压的方法。
【背景技术】
[0002] 栅氧完整性（G0I)是半导体制造过程中考量和评估栅氧化层质量的一个非常重要 的测试项目。目前较为常规的做法是在硅衬底上生长一层栅氧化层，然后在栅氧化层上生 长一层多晶硅，通过在多晶硅和硅衬底的两端施加电压，测试出栅氧化层的击穿电压，并依 据测试的栅氧化层击穿电压来判断栅氧化层的完整性以及质量，然而此方法的测试结果可 能与器件的实际情况不符。
[0003] 为了使测试结果更加贴近器件的实际情况，通常会通过设计一些图形，先将其制 作在硅衬底上，然后再在硅衬底上生长栅氧化层和多晶硅。设计这些图形通常需要制作特 定的掩膜版（即G0I版)，通过这些掩膜版在特定的硅衬底上制作出相应的结构，从而形成 G0I片，通过对G0I片栅氧化层击穿电压的测定来判断栅氧化层的完整性及质量，然而这些 工艺均会耗费一定的时间和财力。
[0004] 对于沟槽型VDM0S器件，采用上述方法虽然可以在一定程度上考量栅氧化层的质 量，但其不仅耗费时间和财力，此外对于器件栅氧化层击穿电压偏低的情况，其难以确定是 制造工艺中的哪一步骤导致此问题的产生，从而难对器件的制造工艺进行改进。
【发明内容】
[0005] 本发明提供一种测定沟槽型VDM0S器件栅氧化层击穿电压的方法，其操作性强， 成本低，可在沟槽型VDM0S器件制作工艺过程中进行实施，有利于对器件制作工艺进行监 控和改进。
[0006] 本发明提供的一种测定沟槽型VDM0S器件栅氧化层击穿电压的方法，包括如下步 骤：
[0007] 提供具有外延层的硅衬底，在所述外延层上设定有源区区域；
[0008] 在所述硅衬底的外延层上形成初始氧化层；
[0009] 光刻、刻蚀，在所述初始氧化层上形成图形；
[0010] 以形成所述图形的初始氧化层为掩膜进行刻蚀，在所述有源区区域形成平行且相 互间隔的沟槽，所述沟槽的两端位于所述有源区区域的边缘；
[0011] 去除所述初始氧化层，并在所述外延层上形成牺牲氧化层；
[0012] 去除所述牺牲氧化层，并在所述外延层上形成栅氧化层；
[0013] 在所述沟槽和所述沟槽外部的栅氧化层上淀积多晶硅；
[0014] 刻蚀所述沟槽外部的有源区区域内的多晶硅，形成栅氧化层测试硅片，其沟槽内 部的多晶硅的两端与所述有源区区域外围的多晶硅连接；
[0015] 通过在所述栅氧化层测试硅片的多晶硅和硅衬底两端施加电压，测定所述栅氧化 层的击穿电压。
[0016] 根据本发明提供的测定沟槽型VDM0S器件栅氧化层击穿电压的方法，所述沟槽的 深度为1. 5~2. 5um，宽度为0? 6~lum。
[0017] 根据本发明提供的测定沟槽型VDM0S器件栅氧化层击穿电压的方法，所述相邻沟 槽之间的距离彡3um。
[0018] 根据本发明提供的测定沟槽型VDM0S器件栅氧化层击穿电压的方法，采用湿法氧 化形成所述初始氧化层，并且所述初始氧化层的厚度为〇. 1~lum。
[0019] 根据本发明提供的测定沟槽型VDM0S器件栅氧化层击穿电压的方法，所述牺牲氧 化层的厚度为500~1000A。
[0020] 根据本发明提供的测定沟槽型VDM0S器件栅氧化层击穿电压的方法，所述栅氧化 层的厚度为0.05~0.2um。
[0021] 根据本发明提供的测定沟槽型VDM0S器件栅氧化层击穿电压的方法，所述沟槽外 部的栅氧化层上淀积的多晶硅的厚度为6000~10000A。
[0022] 本发明还提供一种栅氧化层测试硅片，包括：
[0023] 具有外延层的硅衬底，在所述外延层上设定有有源区区域；
[0024] 平行且相互间隔设置在所述外延层有源区区域内部的沟槽，其两端位于所述有源 区区域的边缘；
[0025] 设置在所述外延层表面的栅氧化层；
[0026] 设置在所述沟槽内部的多晶硅条；
[0027] 设置在所述有源区区域外围的多晶硅层，其与所述多晶硅条的两端连接。
[0028] 根据本发明提供的栅氧化层测试硅片，所述沟槽的深度为1. 5~2. 5um，所述沟槽 的宽度为〇. 6~lum，所述相邻沟槽之间的间距彡3um。
[0029] 根据本发明提供的栅氧化层测试硅片，所述栅氧化层的厚度为0. 05~0. 2um，所 述多晶硅层的厚度为6000~丨0000A。
[0030] 本发明提供的一种测定沟槽型VDM0S器件栅氧化层击穿电压的方法，其操作性 强，成本低，可直接通过沟槽型VDM0S器件的制作流程实现，并且可以在沟槽型VDM0S器件 制作的多个工艺步骤中进行实施，从而有利于对沟槽型VDM0S器件制作工艺进行监控和改 进。
【附图说明】
[0031] 图1至图6为本发明一实施例的测定沟槽型VDM0S栅氧化层击穿电压的方法的流 程不意图；
[0032] 图7为本发明一实施例的栅氧化层测试硅片的俯视结构示意图；
[0033] 图8为本发明一实施例的栅氧化层测试硅片在进行栅氧化层击穿电压测定时的 等效结构示意图。
【具体实施方式】
[0034] 为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图和实施 例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明 一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有 做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0035] 实施例1
[0036] 本发明一种测定沟槽型VDM0S栅氧化层击穿电压的方法，可以在制造沟槽型 VDM0S器件的工艺过程中实现并予以实施，其可以包括如下步骤：
[0037] 步骤1、提供具有外延层的硅衬底，在所述外延层上设定有源区区域；
[0038] 具体如图1所示，所述具有外延层的硅衬底可以是本领域常规的外延片，也可以 采用本领域常规的方法在硅衬底1上生长出外延层2,在所述外延层2上设定的有源区区域 用来形成沟槽型VDM0S器件的有源区，在本实施例中，所述有源区区域的形状为矩形。
[0039] 步骤2、在所述硅衬底的外延层上形成初始氧化层；
[0040] 具体地，可以采用湿法氧化在所述硅衬底1的外延层2上形成厚度为0. 1~lum 的初始氧化层3 ;在本实施例中，所形成的初始氧化层3的厚度可以为lum，湿法氧化的温度 可以为950°C。
[0041] 步骤3、光亥IJ、刻蚀，在所述初始氧化层上形成图形；
[0042] 具体地，可以通过在所述初始氧化层3上旋涂光刻胶，通过掩膜版进行曝光后显 影，在有源区区域上方对应的光刻胶上形成具有平行且相互间隔条纹的图形，再以具有图 形的光刻胶层为掩膜进行刻蚀，从而在有源区区域上方的初始氧化层3上形成具有平行且 相互间隔条纹的图形，所述条纹的宽度可以为0. 6~lum，相邻条纹之间的距离可以为1~ 3um;在本实施例中，所述条纹的宽度可以为lum，相邻条纹之间的距离可以为3um。
[0043] 步骤4、以形成所述图形的初始氧化层为掩膜进行刻蚀，在所述有源区区域形成平 行且相互间隔的沟槽，所述沟槽的两端位于有源区区域的边缘；
[0044] 具体如图2所示，可以采用干法刻蚀，如等离子体刻蚀在所述有源区区域形成沟 槽4,其中所述沟槽4的深度D可以为1. 5~2. 5um，沟槽4的宽度及相邻沟槽4之间的距 离与初始氧化层3上的图形相对应，在本实施例中，所述沟槽4的深度为1. 5~2um，宽度为 lum，相邻沟槽4之间的距离为3um。
[0045] 步骤5、去除所述初始氧化层，并在所述外延层上形成牺牲氧化层；
[0046] 具体如图3所示，首先可以采用化学试剂，如氢氟酸进行腐蚀，以去除外延层2上 的初始氧化层3 ;然后可以采用热氧化形成厚度为500~1000A的牺牲氧化层（图中未示 出），本实施例中所形成的牺牲氧化层的厚度可以为800