半导体器件用接合线及其制造方法
【技术领域】
[0001] 本发明的构思涉及半导体器件用接合线及其制造方法，并且更具体涉及半导体器 件用接合线及其制造方法，能够降低对芯片的损害，同时防止芯材料暴露，并且提高耐酸性 和在第二侧面处的接合性。
【背景技术】
[0002] 在用于安装半导体器件的封装件中存在多种结构。接合线广泛用于连接基板和半 导体器件或连接多个半导体器件。已经广泛使用金接合线作为接合线。然而，因为金接合 线价格高并且其价格最近迅速上涨，对可以代替金接合线的接合线的需求增加。
[0003] 为了代替金接合线，已经完成了许多研宄和努力。铜（Cu)接合线被给予了很高的 期望。因为单层Cu接合线的表面容易在空气中氧化，对焊盘或引线的接合性可能会变差。 为了解决该问题，提出了通过用另一种金属覆盖单层Cu接合线的表面得到的多层Cu接合 线。
[0004] 当在Cu芯材料上形成异种金属并且进行多次拉线以便制造多层Cu接合线时，异 种金属可能消去从而可能使Cu芯材料暴露。当使Cu芯材料暴露时，可能会出现与单层Cu 接合线的问题相同的问题。因此，当将这种多层Cu接合线应用于半导体器件时，可能会出 现缺陷。
[0005] 此外，需要提高多层Cu接合线与焊盘或引线的接合性。
[0006] 发明构思详述
[0007] 技术问题
[0008] 本发明的构思提供半导体器件用接合线的制造方法，其能够降低对芯片的损害， 同时防止芯材料暴露，并且提高耐酸性和在第二侧面处的接合性。
[0009] 本发明的构思还提供半导体器件用接合线，其能够降低对芯片的损害，同时防止 芯材料暴露，并且提高耐酸性和在第二侧面处的接合性。
[0010] 技术方案
[0011] 根据本发明的构思的一个方面，提供了一种半导体器件用接合线的制造方法，所 述制造方法包括：在具有第一金属作为主要组分的芯材料上形成具有第二金属作为主要组 分的第一涂层；对在其上形成了所述第一涂层的所述芯材料进行拉线；以及在所述拉线之 后在所述芯材料和所述第一涂层上形成具有第三金属作为主要组分的第二涂层。
[0012] 在这里，所述第一金属是Cu、Ag或它们的合金，所述第二金属是Au、Ag、Pt、Pd或 它们的合金，并且所述第三金属是八1138、？丨、？(1或它们的合金。所述第一金属可以与所述 第二金属不同。
[0013] 在所述第二涂层的形成之后可以进行不多于两次的拉线。在所述第二涂层的形成 之后可以不进行拉线。
[0014] 所述制造方法还可以包括在所述第二涂层的形成之后将所述第二涂层的表面粗 糙化。此时，所述第二涂层的表面的所述粗糙化可以包括等离子体处理所述第二涂层。所 述第二涂层的表面可以具有约Inm至约6nm的粗糙度。
[0015] 根据本发明的构思的另一个方面，提供一种半导体器件用接合线，所述接合线包 括：芯材料，所述芯材料具有作为主要组分的第一金属；第一涂层，所述第一涂层形成在所 述芯材料的表面上，并且具有作为主要组分的第二金属，所述第二金属的组分和组成与所 述第一金属的组分和组成不同；和第二涂层，所述第二涂层包围所述芯材料和所述第一涂 层，并且具有作为主要组分的第三金属，所述第三金属的组分和组成与所述第二金属的组 分和组成不同。
[0016] 在这里，所述第一金属是Cu、Ag或它们的合金，所述第二金属是Au、Ag、Pt、Pd或 它们的合金，所述第三金属是Au、Ag、Pt、Pd或它们的合金，并且所述第二涂层的表面具有 约Inm至约6nm的粗糙度。
[0017] 此时，所述第一涂层和所述第二涂层的组合的厚度可以为约30nm至约100nm。所 述第一涂层的厚度可以为约25nm至约85nm。
[0018] 所述第一涂层和所述第二涂层的组合的横截面积可以为所述接合线的横截面积 的约0. 597%至约1. 97%。所述第一涂层和所述第二涂层的组合的横截面积可以为所述接 合线的横截面积的约〇. 993%至约1. 97%。所述第一涂层和所述第二涂层的组合的横截面 积可以为所述接合线的横截面积的约1. 189%至约1. 581%。
[0019] 根据本发明的构思的另一个方面，提供一种半导体器件用接合线，所述接合线包 括：芯材料，所述芯材料具有作为主要组分的第一金属；和涂层，所述涂层形成在所述芯材 料的表面上，并且具有作为主要组分的第二金属，所述第二金属的组分和组成与所述第一 金属的组分和组成不同。所述涂层的表面具有约Inm至约6nm的粗糙度。
[0020] 在这里，所述第一金属可以是Cu、Ag或它们的合金，所述第二金属可以是Au、Ag、 Pt、Pd或它们的合金。
[0021] 有益效果
[0022] 通过使用根据本发明的构思的接合线及其制造方法，可以降低对芯片的损害，同 时防止芯材料暴露，并且提高耐酸性和在第二侧面处的接合性。
[0023] 附图描述
[0024] 图1和2是说明根据本发明的构思的示例性实施方案的接合线的横截面的概念 图；并且
[0025] 图3是按顺序说明根据本发明的构思的示例性实施方案的接合线的制造方法的 流程图。
[0026] 最佳方式
[0027] 现在将参照附图，更完整地描述本发明的构思，在附图中示出了本发明的构思的 示例性实施方案。附图中相同的元件通过相同的附图标记表示，并且将不提供它们的重复 的解释。然而，本发明的构思可以以许多不同的形式实施，并且不应被解释为限于在本文中 给出的示例性实施方案。相反，提供这些实施方案从而使本公开将是充分且完整的，并且将 向本领域普通技术人员充分传达本发明的构思的范围。
[0028] 应理解的是，尽管可以在本文中使用术语第一和第二等描述多个元件，这些元件 不应限于这些术语。这些术语仅用于将一个元件与另一元件区分。例如，可以将第一元件 命名为第二元件，并且相似地，可以将第二元件命名为第一元件，而不背离本发明的构思的 范围。
[0029] 除非另外定义，单数术语可以表示复数术语。可以在本发明的构思的多个实施方 案中使用的术语如"包括"或"可以包括"表示存在所公开的相应的功能、操作或元件并且 不限制一种或多种额外的功能、操作或元件。除非另外定义，存在用于表示说明书中描述的 特征、数量、步骤、操作、元件和部分或以上的组合的术语如"包括"和"具有"。可以说明的 是，可以增加一种或多种其他特征、数量、步骤、操作、元件和部分或以上的组合。
[0030] 除非另外定义，在本文中使用的全部术语（包括技术和科学术语）具有与本发明 的构思所属领域普通技术人员通常理解的相同的含义。
[0031] 图1是说明根据本发明的构思的示例性实施方案的半导体器件用接合线的横截 面的概念图。
[0032] 参照图1，根据本发明的构思的示例性实施方案的半导体器件用接合线100可以 包括三个层，即具有第一金属作为主要组分的芯材料110,形成在芯材料110的表面上并且 具有第二金属作为主要组分的第一涂层120,以及包围第一涂层120和芯材料110并且具有 第三金属作为主要组分的第二涂层130。
[0033] 在这里，"主要组分"意指相应金属的浓度不小于50摩尔％。
[0034] 第一金属可以是Cu、银（Ag)或以上的合金。第二金属和第三金属可以独立地为 Au、Ag、铂（Pt)、钯（Pd)或以上至少两个的合金。此外，第一金属具有与第二金属的组分或 组成不同的组分或组成。第二金属可以具有与第三金属的组分和组成相同的组分和组成或 者与第三金属的组分和组成不同的组分和组成。当第二金属具有与第三金属的组分和组成 相同的组分和组成时，可以不确定第一涂层120和第二涂层130之间的界面。在这种情况 下，第一涂层120和第二涂层130被称为涂层140。
[0035] 第一涂层120可以完全包围芯材料110,或者可以部分存在未包围芯材料110的部 分。图2是说明接合线IOOa的横截面