一种横向finfet器件的制作方法
【技术领域】
[0001] 本发明涉及半导体技术，特别涉及一种横向FINFET (Fin Field-Effect Transistor ;鳍式场效晶体管）器件。
【背景技术】
[0002] MOSFETs本身具有输入阻抗大、高频特性好、温度稳定性好等特性，使其在功率器 件领域有着广泛的应用。然而，尤其在高压领域，器件耐高压需要有较长的漂移区或者较低 的漂移区掺杂浓度，但此时会伴随有漂移区导通电阻的对应增加，使得器件开态功耗变大， 也即器件耐压与比导通电阻之间存在的矛盾关系。
[0003] 在超结技术引入到MOSFETs结构中以后，即采用交替排列的PN条作为器件的漂移 区耐压层，该种结构使器件在拥有高耐压的同时还能有比较低的比导通电阻。但是，常规的 横向超结器件也有其自身的缺点，一方面，超结结构只能优化漂移区内的导通电阻特性；另 一方面，由于超结结构对电荷平衡的敏感性，要获得较高性能的超结器件，需要对漂移区内 交替排布的PN条的宽度以及掺杂浓度都要有很精确的控制，这在实际的工艺中有很大的 难度，尤其是在纵向器件中，需要有比较深且窄的PN区，难度进一步增大。
[0004][0005] 尽管公开号为CN102779836 A的中国专利提到将器件的栅、高K层直接接触，促进 漂移区靠近高K层的区域形成多子积累层，进而形成电流低阻通道，从而不再单一依赖于 漂移区掺杂浓度而进一步降低器件的比导通电阻；以及公开号为CN 104201206 A的中国 专利提到了采用在漂移区内采用槽型辅助耗尽区在漂移区内形成积累层低阻通道，来克服 比导通电阻依赖漂移层掺杂的困难。
[0006] 综合来看，上述结构虽然比常规超结器件在耐压或者比导通等性能上有一定的改 善，但其在沟道区电阻性能上还有很大的改善空间，另外，结构中耐压层中引入高K材料也 会给器件带来的可观的栅漏寄生电容，这对于器件的频率特性有着很大的影响。
【发明内容】
[0007] 本发明所要解决的技术问题，就是针对上述传统器件存在的缺陷，提出一种横向 FIM7ET 器件。
[0008] 本发明解决上述技术问题采用的方案是：
[0009] -种横向FINFET器件，包括衬底201和位于衬底201上表面的源极结构、漏极结 构以及耐压层；沿器件纵向方向（坐标轴y方向），所述耐压层位于源极结构和漏极结构之 间；所述源极结构上表面还具有栅极结构；所述漏极结构由第一导电类型半导体漏区203 和位于第一导电类型半导体漏区203上表面的金属漏电极构成；所述源极结构包括第二导 电类型半导体接触区204、第一导电类型半导体源区205、第二导电类型半导体体区206和 金属源电极101 ;所述第二导电类型半导体接触区204和第一导电类型半导体源区205位 于第二导电类型半导体体区206中；所述金属源电极101位于第二导电类型半导体接触区 204和第一导电类型半导体源区205上表面；所述栅极结构包括栅导电材料102和栅介质 层304 ;所述栅介质层304位于第二导电类型半导体体区206上表面，所述栅导电材料102 位于栅介质层304上表面；其特征在于，所述耐压层包括第一导电类型漂移区303、隔离介 质层301和用于形成类似超结的电荷平衡结构来调节漂移区内电场的辅助耗尽区302 ;所 述隔离介质层301沿器件垂直方向（坐标轴z方向）贯穿第一导电类型漂移区303,其下表 面与衬底201上表面连接；所述隔离介质层301沿器件纵向方向形成半闭合结构，其开口端 位于第二导电类型半导体体区206中并与第二导电类型半导体接触区204和第一导电类型 半导体源区205连接，其闭合端与第一导电类型半导体漏区203连接；所述辅助耗尽区302 位于隔离介质层301形成的半闭合结构中，通过隔离介质层301与第一导电类型漂移区303 相互隔离。
[0010] 所述栅导电材料102沿器件纵向方向延伸至隔离介质层301上表面，并沿器件垂 直方向延伸入隔离介质层301中，以此对第二导电类型半导体体区206构成半包围结构，且 在z方向的栅导电材料102与第二导电类型半导体体区206、辅助耗尽区302被隔离介质层 301所隔离，X方向上的栅导电材料102与第二导电类型半导体体区206被栅介质层304隔 离，即形成围栅结构；在耐压层区域，第一导电类型半导体漂移区303与辅助耗尽区302被 栅导电材料102隔离，隔离介质层301存在有助于在第一导电类型半导体漂移区303与隔 离介质层301靠近的区域形成多子积累层进而形成低阻通道。
[0011] 进一步的，所述栅导电材料102沿器件纵向方向延伸至隔离介质层301上表面，并 沿器件垂直方向延伸入隔离介质层301中，以此对第二导电类型半导体体区206构成半包 围结构，即围栅结构。
[0012] 进一步的，所述隔离介质层301沿器件纵向方向（坐标轴中为y方向）形成的半 闭合结构的截面图形为U型或V字型。
[0013] 进一步的，所述第二导电类型半导体接触区204和第一导电类型半导体源区205 沿器件横向方向（坐标轴中为X方向）交替排列。
[0014] 进一步的，所述第二导电类型半导体接触区204和第一导电类型半导体源区205 可以沿器件纵向方向（坐标轴中为y方向）排列，此时，所述第一导电类型半导体源区205 位于靠近栅极结构的一端。
[0015] 进一步的，所述隔离介质层301的开口端两端在靠近栅介质层304处设置有与栅 介质层304隔离的分离栅结构401。
[0016] 进一步的，所述隔离介质层301上表面沿器件横向方向（坐标轴中为X方向）延 伸，部分或者全部覆盖住第一导电类型漂移区303上表面以及辅助耗尽区302上表面。
[0017] 进一步的，所述辅助耗尽区302中填充的是第二导电类型半导体材料或沿器件纵 向方向交替排列的第一导电类型半导体材料和第二导电类型半导体材料。
[0018] 进一步的，所述衬底201与源极结构、漏极结构和第一导电类型半导体漂移区303 之间还具有介质埋层202。
[0019] 进一步的，所述隔离介质层301的开口端穿过栅极结构后在源极结构中封口闭 合；所述栅导电材料102与隔离介质层301和辅助耗尽层302连接，栅导电材料102沿与 辅助耗尽层302的接触面沿器件垂直方向向下延伸；所述栅导电材料102通过隔离介质层 301与第一导电类型半导体源区205、第二导电类型半导体接触区204和第二导电类型半导 体体区206隔离。
[0020] 所述第一导电类型半导体为以自由电子为多数载流子的N型材料，第二导电类型 半导体为以空穴为多数载流子的P型材料。
[0021] 本发明的有益效果为，采用横向结构，相对于纵向器件的深刻槽技术，工艺的难度 要求会大大降低；采用围栅结构，能增大沟道的有效宽度，从而降低沟道区电阻；耐压层内 设置高介电常数介质层以及辅助耗尽区，导通状态时能在漂移区靠近高K层附近区域形成 积累层低阻通道降低器件比导通电阻，阻断状态下则依靠形成有类似超结的电荷平衡结构 而具有比较高的耐压；可以添加分离栅结构，降低器件栅漏寄生电容；其源区与重掺杂接 触区横向排布，可以降低器件面积。
【附图说明】：
[0022] 图1是实施例1的三维结构示意图；
[0023] 图2是实施例1中沿器件A-A'线的