片上系统的制作方法
【专利说明】
[0001] 本申请要求于2014年10月1日提交的临时申请第62/058291号的权益并要求于 2015年4月22日在韩国知识产权局提交的韩国专利申请第10-2015-0056266号的优先权， 运两个申请的公开内容通过引用全部合并于此。
技术领域
[0002] 示例性实施例设及一种片上系统（SoC)，更具体地，设及包括栅极接触结构的 SoC。
【背景技术】
[0003] 作为缩放技术之一，已经提出了多栅极晶体管，W提高半导体装置的密度，其中， 在基底上形成W罐片或纳米线形式的多沟道有源图案（或娃体），然后，在多沟道有源图案 表面上形成栅极。
[0004] 因为多栅极晶体管使用Ξ维沟道，所W便于缩放。此外，可在不必增大多栅极晶体 管的栅极的长度的情况下增强电流控制能力。而且，能够有效地控制其中沟道区域中的电 势受漏极电压的影响的短沟道效应（SCE)。
【发明内容】
阳0化]一个或更多个示例性实施例提供一种使用栅极接触结构的具有3-接触多间距 (3CP巧交叉禪合节点的片上系统（SoC)。
[0006] 由示例性实施例所解决的目的可能不限于上述的那些，因此，基于下面提供的描 述，本领域的技术人员将会清楚地理解本文中未提及的其他目的。
[0007] 根据示例性实施例的方面，提供一种片上系统（SoC)，该片上系统包括：第一栅极 线、第二栅极线和第Ξ栅极线，沿第一方向延伸；栅极隔离区域，切割第一栅极线、第二栅极 线和第Ξ栅极线，并且沿横跨第一方向的第二方向延伸；第一栅极接触件，形成在布置于第 一栅极线和第Ξ栅极线之间的第二栅极线上，并且电连接切割的第二栅极线；第二栅极接 触件，形成在第一栅极线上；第Ξ栅极接触件，形成在第Ξ栅极线上；第一金属线，电连接 第二栅极接触件和第Ξ栅极接触件；W及第二金属线，电连接到第一栅极接触件。
[0008] 根据另一个示例性实施例的方面，提供一种片上系统（SoC)，该片上系统包括：第 一有源罐片（active fin)和第二有源罐片，沿第一方向延伸并且在横跨第一方向的第二方 向上彼此分隔开；第一栅极线、第二栅极线和第Ξ栅极线，在第一有源罐片和第二有源罐片 上沿第二方向延伸；栅极隔离区域，在第一有源罐片和第二有源罐片之间沿第一方向延伸， 栅极隔离区域切割第一栅极线、第二栅极线和第Ξ栅极线；第一栅极接触件，在布置于第 一栅极线和第Ξ栅极线之间的第二栅极线上沿第二方向延伸，并且电连接切割的第二栅极 线；第二栅极接触件，在第一有源罐片与第一栅极线之间的交叉区域处形成在第一栅极线 上；第Ξ栅极接触件，在第二有源罐片与第Ξ栅极线之间的交叉区域处形成在第Ξ栅极线 上；第一金属线，电连接第二栅极接触件和第Ξ栅极接触件；W及第二金属线，电连接到第 一栅极接触件。
[0009] 根据另一个示例性实施例的方面，提供一种片上系统（SoC)，该片上系统包括：第 一栅极线和第二栅极线，沿第一方向延伸；栅极隔离区域，切割第一栅极线和第二栅极线， 并且沿横跨第一方向的第二方向延伸；第一栅极接触件，形成在切割的第一栅极线上并电 连接切割的第一栅极线；第二栅极接触件，形成在第二栅极线上；第一通孔结构，形成在第 一栅极接触件上；第二通孔结构，形成在第二栅极接触件上；W及金属线，连接第一通孔结 构和第二通孔结构，并且电连接第一栅极接触件和第二栅极接触件。
[0010] 根据另一个示例性实施例的方面，提供一种片上系统（SoC)，该片上系统包括：第 一栅极线、第二栅极线和第Ξ栅极线，沿第一方向延伸；栅极隔离区域，切割第一栅极线、第 二栅极线和第Ξ栅极线，并且沿横跨第一方向的第二方向延伸；第一栅极接触件，形成在布 置于第一栅极线和第Ξ栅极线之间的第二栅极线上，并且电连接切割的第二栅极线；W及 第二金属线，电连接到第一栅极接触件。
【附图说明】
[0011] 图1是框图，图2是电路图，均示出了包括根据示例性实施例的半导体装置的非易 失性存储器装置；
[0012] 图3是被提供W说明根据示例性实施例的半导体装置的布局；
[001引图4是在图3的线A1-A2上截取的横截面；
[0014] 图5是在图3的线B1-B2上截取的横截面；
[0015] 图6是被提供W说明根据另一个示例性实施例的半导体装置的横截面；
[0016] 图7是被提供W说明根据另一个示例性实施例的半导体装置的布局；
[0017] 图8是在图7的线A3-A4上截取的横截面；
[0018] 图9是被提供W说明根据一个或更多个示例性实施例的半导体装置的效果的曲 线图；
[0019] 图10是被提供W说明根据又一个示例性实施例的半导体装置的透视图；
[0020] 图11是在图10的线A5-A6上截取的横截面；
[0021] 图12是在图10的线B5-B6上截取的横截面；
[0022] 图13至15是被提供W说明根据再一个示例性实施例的半导体装置的电路图和布 局；化及
[0023] 图16是被提供W说明包括根据一个或更多个示例性实施例的半导体装置的电子 系统的整体框图。
【具体实施方式】
[0024] 现将在下文中参照附图更全面地描述示例性实施例。但是，示例性实施例可 不同的形式实施，并且不应当被解释为局限于本文中陈述的示例性实施例。确切地说，运些 示例性实施例被提供，使得本公开将是彻底的和完整的，并且将向本领域技术人员全面地 传达发明构思的范围。在整个说明书中相同的附图标记指相同的组件。在附图中，为了清 楚起见，层和区域的厚度被夸大了。
[00巧]还将理解，当层被提及在另一层或基底"上"时，它可W直接在该另一层或基底上， 或者也可w存在中间层。与此形成对照的是，当元件被提到"直接"在与另一个元件"上" 时，不存在中间元件。
[00%] 为了容易描述，在本文中可使用诸如"在……之下"、"在……下面"、"下部的"、 "在……上方"、"上部的"等空间相对术语来描述如附图中示出的一个元件或特征与另一个 (另一些）元件或特征的关系。将理解，除了图中绘出的取向W外，空间相对术语还意图涵 盖装置在使用或操作中的不同的方向。例如，如果图中的装置被翻转，那么被描述为在其它 元件或特征的"下面"或"之下"的元件将会被定向为在其它的元件或特征"上面"。因此， 示例性术语"在……下面"可涵盖"上面"和"下面"的两种方向。装置可W被另外定向（旋 转90度或者在其他方位），并且相应地，解释本文中使用的空间相对描述符。
[0027] 除非本文中另有说明或者与上下文明显矛盾，否则在描述示例性实施例的情况下 (尤其在权利要求的情况下）术语"一"、"一个"和"该"及类似指代的使用将被解释为涵盖 单数和复数。除非另有说明，否则术语"包括"、"具有"、"包含"和"含有"将被解释为开放 式术语（即，意思是"包括，但不限于"）。
[0028] 除非另有定义，否则本文中使用的所有的技术术语和科学术语具有与示例性实施 例所属的技术领域的普通技术人员所通常理解的含义相同的含义。请注意，除非另有规定， 否则使用本文中提供的任何和所有的示例或示例性术语仅仅是为了更好地说明示例性实 施例，并不限于示例性实施例的范围。此外，除非另有定义，否则在通常使用的词典中定义 的所有术语可W不被过度地解释。
[0029] 将参照透视图、横截面图和/或平面图来描述示例性实施例。因此，示例性视图的 轮廓可根据制造技术和/或允许公差（allowance)修改。也就是说，示例性实施例不意图 限制范围，而覆盖由于制造工艺的变化而可导致的所有的变化和修改。因此，附图中示出的 区域W示意性的形式示出，并且，区域的形状仅仅W示出而非限制的方式被呈示。
[0030] 图1是框图，图2是电路图，均示出了包括根据示例性实施例的半导体装置的非易 失性存储器装置。为了方便说明，运里将举例说明16个存储器组，但是示例性实施例并不 限于此。此外，为了方便说明，在图2中，将主要示出与第一存储器块BLK0有关的区域。
[0031] 首先参照图1，包括根据示例性实施例的半导体装置的非易失性存储器装置包括 多个存储器组（1〇_1~1〇_16)、多个读出放大器和写入驱动器（20_1~20_8) W及外围电 路区域30。
[0032] 多个存储器组（10_1~10_16)可均包括多个存储器块度LK0~BLK7)，存储器块 中的每一个包括按矩阵布置的多个存储器单元。参照图1，举例说明了 W 8X8布置的存储 器块，不过，示例性实施例并不限于此。
[0033] 此外，行解码器和列解码器可被布置为分别指定用于与存储器组（10_1~10_16) 对应地写入/读取的非易失性存储器单元的行和列。 W34] 与两个存储器组（1〇_1~1〇_16)对应地布置的读出放大器和写入驱动器 (20_1~20_8)对对应的存储器组执行读取和写入操作。如图1中所示，读出放大器和写入 驱动器（20_1~20_8)可对应于两个存储器组（10_1~10_16)，但是，示例性实施例并不限 于此。也就是说，读出放大器和写入驱动器（20_1~20_8)也可被布置为与一个或四个存 储器组对应。
[0035] 多个逻辑电路和电压发生器被布置在外围电路区域30中，W操作行解码器、列解 码器、读出放大器或写入驱动器。
[0036] 参照图2,包括根据示例性实施例的半导体装置的非易失性存储器装置的存储器 块BLK0包括多个存储器单元Cp、