Jfet及其制造方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，特别是涉及一种结型场效应晶体管(JFET)。本发明还涉及一种JFET的制造方法。
【背景技术】
[0002]JFET是采用PN结作为器件的栅控制沟道的开通和截止，当栅上加PN结负偏压，PN结两边耗尽，当沟道被完全耗尽，器件处于沟道夹断状态，器件截止。反之，器件导通。
[0003]超高压结型场效应晶体管需要漏端能承受高压，通常利用高压横向扩散场效应晶体管(LDMOS)的漂移区作为JFET的漂移区承受高压，高压LDMOS的沟道作为JFET的栅，这样既能制作出超高压JFET，又能与高压LDMOS共享光刻版，节约工艺成本。
[0004]JFET在沟道夹断时(以N型JFET为例)，需要在源极加正电压或者在栅极加负电压，使得N型沟道区域全部耗尽，以阻止源漏间的开启，使沟道夹断。耗尽N型沟道的P型区域有两部分:一是P型栅极部分，一是P型衬底部分。其中P型衬底参与耗尽的贡献占主导，因此P型衬底的掺杂浓度会显著改变JFET的夹断电压和导通电流。
[0005]超高压JFET都采用超高阻衬底，掺杂浓度很低，使得衬底的电阻率变化很大，从而造成JFET的性能不稳定。
【发明内容】
[0006]本发明所要解决的技术问题是提供一种JFET，能实现对沟道的横向夹断、从而能消除衬底掺杂浓度对JFET性能的影响，还能实现夹断电压的精确控制和提高器件的稳定性。为此，本发明还提供一种JFET的制造方法。
[0007]为解决上述技术问题，本发明提供的JFET集成于LDMOS中，所述JFET的漂移区和所述LDMOS的漂移区共用且为第一导电类型掺杂，所述JFET的漏区和所述LDMOS的漏区共用且为第一导电类型掺杂。
[0008]所述LDMOS的沟道区由第二导电类型阱区组成。
[0009]所述LDMOS的沟道区的第二侧为靠近所述漏区的一侧，所述LDMOS的沟道区的第一侧位于远离所述LDMOS的漏区的一侧;所述JFET的漂移区沿着所述LDMOS的沟道区的第二侧到第一侧的方向上从所述漏区端延伸到所述LDMOS的沟道区的第一侧外部。
[0010]所述JFET的栅极区由所述LDMOS的沟道区加上形成于所述LDMOS的沟道区的第一侧外部的所述JFET的漂移区中的第二导电类型阱区组成。
[0011]在所述JFET的漂移区中形成有第二导电类型掺杂的埋层。
[0012]所述埋层的位于所述LDMOS的沟道区的第二侧到所述漏区之间的部分用于降低所述LDMOS的漂移区的表面电场，提高所述LDMOS的击穿电压并降低导通电阻。
[0013]所述埋层还包括延伸到所述LDMOS的沟道区的第一侧外部的部分，在所述LDMOS的沟道区的第一侧外部，所述埋层和所述JFET的栅极区呈包围式结构。
[0014]所述包围式结构中的所述JFET的漂移区表面形成有由第一导电类型重掺杂区组成的所述JFET的源区。
[0015]所述包围式结构的底部具有埋层缺口，在所述埋层缺口处形成所述JFET的沟道区，所述JFET的沟道区的沟道开启和关闭通过所述埋层对所述沟道区进行横向耗尽实现。
[0016]进一步的改进是，通过调节所述埋层缺口的横向尺寸调节所述JFET的夹断电压，所述埋层缺口的横向尺寸越大，所述JFET的夹断电压越大。
[0017]进一步的改进是，所述包围式结构位置处的所述埋层和所述JFET的栅极区充分交叠使所述JFET的沟道区耗尽时所述JFET被完全夹断。
[0018]进一步的改进是，所述埋层通过光刻加离子注入实现，所述埋层缺口由光刻工艺定义。
[0019]进一步的改进是，所述漂移区由深阱组成。
[0020]进一步的改进是，所述漂移区由外延层组成。
[0021]进一步的改进是，在所述LDMOS的沟道区表面依次形成有栅介质层和多晶硅栅，被所述多晶硅栅覆盖的所述沟道区表面用于形成所述LDMOS的沟道。
[0022]所述LDMOS的源区由形成于所述LDMOS的沟道区表面第一导电类型重掺杂区组成，所述LDMOS的源区和所述多晶硅栅的第一侧自对准。
[0023]所述LDMOS的漏区由第一导电类型重掺杂区组成，所述LDMOS的漏区位于所述多晶硅栅的第二侧外部。
[0024]在所述JFET的栅极区表面形成有由第二导电类型重掺杂区组成的栅极引出区。
[0025]所述LDMOS的漏区通过接触孔连接到由正面金属层形成的所述LDMOS和所述JFET共用的漏极。
[0026]所述LDMOS的源区通过接触孔连接到由正面金属层形成的所述LDMOS的源极。
[0027]所述JFET的栅极引出区也通过接触孔连接到所述LDMOS的源极，所述LDMOS的源极作为所述JFET的栅极。
[0028]所述JFET的源区通过接触孔连接到由正面金属层形成的所述JFET的源极。
[0029]所述多晶硅栅通过接触孔连接到由正面金属层形成的所述LDMOS的栅极。
[°03°]进一步的改进是，所述JFET还包括:
[0031]场氧化层，位于所述LDMOS的沟道区和所述漏区之间的所述漂移区上方，所述场氧化层的第二侧和所述漏区横向接触，所述场氧化层的第一侧和所述LDMOS的沟道区相隔一段距离;所述多晶硅栅延伸到所述场氧化层上方。
[0032]进一步的改进是，所述场氧化层为局部场氧化层或浅沟槽场氧化层。
[0033]进一步的改进是，在所述场氧化层的靠近所述LDMOS的漏区侧的表面形成有多晶硅场板，所述多晶硅场板通过接触孔连接到由正面金属层形成的漏极。
[0034]进一步的改进是，所述LDMOS和所述JFET都为N型器件，第一导电类型为N型，第二导电类型为P型。
[0035]进一步的改进是，所述LDMOS和所述JFET都为P型器件，第一导电类型为P型，第二导电类型为N型。
[0036]为解决上述技术问题，本发明提供的JFET的制造方法的JFET集成于LDMOS中，包括如下步骤:
[0037]步骤一、在第二导电类型半导体衬底中形成所述JFET和所述LDMOS共用的第一导电类型掺杂的漂移区。
[0038]步骤二、采用光刻加离子注入工艺形成第二导电类型阱区。
[0039]所述LDMOS的沟道区由第二导电类型阱区组成。
[0040]所述LDMOS的沟道区的第二侧为靠近所述漏区的一侧，所述LDMOS的沟道区的第一侧位于远离所述LDMOS的漏区的一侧;所述JFET的漂移区沿着所述LDMOS的沟道区的第二侧到第一侧的方向上从所述漏区端延伸到所述LDMOS的沟道区的第一侧外部。
[0041]所述JFET的栅极区由所述LDMOS的沟道区加上形成于所述LDMOS的沟道区的第一侧外部的所述JFET的漂移区中的第二导电类型阱区组成。
[0042]步骤三、采用光刻加离子注入工艺在所述JFET的漂移区中形成第二导电类型掺杂的埋层。
[0043]所述埋层的位于所述LDMOS的沟道区的第二侧到所述漏区之间的部分用于降低所述LDMOS的漂移区的表面电场，提高所述LDMOS的击穿电压并降低导通电阻。
[0044]所述埋层还包括延伸到所述LDMOS的沟道区的第一侧外部的部分，在所述LDMOS的沟道区的第一侧外部，所述埋层和所述JFET的栅极区呈包围式结构。
[0045]所述包围式结构的底部具有埋层缺口，在所述埋层缺口处形成所述JFET的沟道区，所述JFET的沟道区的沟道开启和关闭通过所述埋层对所述沟道区进行横向耗尽实现。
[0046]步骤四、进行第一导电类型重掺杂注入形成所述JFET的源区和漏区。
[0047]所述JFET的源区由形成于所述包围式结构中的所述JFET的漂移区表面的第一导电类型掺杂区组成;所述JFET和所述LDMOS共用漏区。
[0048]进一步的改进是，通过调节所述埋层缺口的横向尺寸调节所述JFET的夹断电压，所述埋层缺口的横向尺寸越大，所述JFET的夹断电压越大。
[0049]进一步的改进是，所述包围式结构位置处的所述埋层和所述JFET的栅极区充分交叠使所述JFET的沟道区耗尽时所述JFET被完全夹断。
[0050]进一步的改进是，步骤一中所述漂移区采用深阱工艺形成。
[0051]进一步的改进是，步骤一中所述漂移区采用外延生长工艺形成。
[0052]进一步的改进是，在步骤三完成之后、步骤四之前还包括步骤:
[0053]形成场氧化层，所述场氧化层位于所述LDMOS的沟道区和所述漏区之间的所述漂移区上方，所述场氧化层的第二侧和所述漏区横向接触，所述场氧化层的第一侧和所述LDMOS的沟道区相隔一段距离。
[0