一种低压超结mosfet终端结构的制作方法
【专利摘要】本实用新型公开了一种低压超结MOSFET终端结构，包括外延层划分的有源区与终端区，所述有源区内设置有有源区深沟槽，所述终端区内设置有至少包含两条并且围绕有源区深沟槽的终端区深沟槽，其中，至少一条靠近所述有源区深沟槽的终端区深沟槽为隔离环，至少一条靠近划片槽的终端区深沟槽为截止环；所述隔离环内沉积的多晶硅层与源极表面金属短接为零电位，所述截止环浮空。本实用新型能够保持终端击穿电压不变的前提下，减少器件生产中的光罩数量，并且能够用传统的半导体制造工艺实现，不会增加工艺的难度，从而降低器件生产成本。
【专利说明】
一种低压超结MOSFET终端结构
技术领域
[0001]本实用新型属于属于半导体功率器件技术领域，具体涉及一种低压超结MOSFET终端结构。
【背景技术】
[0002]对于传统的功率MOSFET器件，器件导通电阻(Ron)与源漏击穿电压存在一定的折衷关系(RonaBV2.5)，长久以来限制了功率MOSFET器件的发展。低压超结MOSFET利用电荷平衡原理，使得N型漂移区即使在较高掺杂浓度的情况下也能实现器件较高的击穿电压，从而获得较低的导通电阻，打破了传统功率MOSFET的理论硅极限。然而由于器件终端电场相对集中，使得其击穿电压比较低，所以一个好的终端设计对于功率器件不可或缺。
[0003]器件的市场竞争力除了器件自身良好的电性能参数外，还取决于自身制造成本。降低单个器件成本可以从两个方便着手，一是通过优化设计，不断增加单个硅片上面的器件数量;二是降低硅片的工艺成本，而工艺成本主要取决于流片工艺中的光刻版数量。
[0004]目前现有的低压超结MOSFET在生产制造时，在场氧化层回刻时会采用场氧化层光刻工艺以保留终端隔离环区域表面的场氧化层，用以作为P阱注入时的掩蔽层，只刻蚀掉有源区及截止环区上方的场氧化层，在P阱注入之后会形成p-n结作为终端的截止环，此种方法在刻蚀场氧化层时需要使用光刻版。
【实用新型内容】
[0005]有鉴于此，本实用新型的主要目的在于提供一种低压超结MOSFET终端结构。
[0006]为达到上述目的，本实用新型的技术方案是这样实现的:
[0007]本实用新型实施例提供一种低压超结MOSFET终端结构，该终端结构包括外延层划分的有源区与终端区，所述有源区内设置有有源区深沟槽，所述终端区内设置有至少包含两条并且围绕有源区深沟槽的终端区深沟槽，其中，至少一条靠近所述有源区深沟槽的终端区深沟槽为隔离环，至少一条靠近划片槽的终端区深沟槽为截止环;所述隔离环内沉积的多晶硅层与源极表面金属短接为零电位，所述截止环浮空。
[0008]上述方案中，所述终端深沟槽之间的间距为Ium及以上。
[0009]上述方案中，所述隔离环与截止环相互靠近的两条深沟槽间距在5um及以上。
[0010]上述方案中，所述终端区深沟槽的宽度等于或大于所述有源区深沟槽的宽度。
[0011 ]与现有技术相比，本实用新型的有益效果:
[0012]本实用新型能够保持终端击穿电压不变的前提下，减少器件生产中的光罩数量，并且能够用传统的半导体制造工艺实现，不会增加工艺的难度，从而降低器件生产成本。
【附图说明】
[0013]图1为本实用新型器件的截面图；
[0014]图2为本实用新型步骤一的示意图；
[0015]图3为本实用新型步骤二的示意图；
[0016]图4为本实用新型步骤三的示意图；
[0017]图5为本实用新型步骤四的示意图；
[0018]图6为本实用新型步骤五的示意图；
[0019]图7为本实用新型步骤六的示意图；
[0020]图8为本实用新型步骤七的示意图；
[0021 ]图9为本实用新型步骤八的示意图；
[0022]图10为本实用新型步骤九的不意图；
[0023]图11为本实用新型步骤十的不意图；
[0024]图12为本实用新型步骤^^一的示意图；
[0025]图13为本实用新型步骤十二的示意图；
[0026]图14为本实用新型步骤十三的示意图；
[0027]图15为本实用新型步骤十四的示意图。
【具体实施方式】
[0028]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0029]本实用新型实施例提供一种低压超结MOSFET终端结构，如图1所示，该终端结构包括外延层划分的有源区与终端区，所述有源区内设置有有源区深沟槽，所述终端区内设置有至少包含两条并且围绕有源区深沟槽的终端区深沟槽，其中，至少一条靠近所述有源区深沟槽的终端区深沟槽为隔离环，至少一条靠近划片槽的终端区深沟槽为截止环;本实用新型采用深沟槽结构替代了传统的p-n结做终端区的截止环，这样P-阱注入可以进行普注，不再需要场氧作掩蔽层，因此在场氧化层回刻时不需要额外的光刻版。在所述隔离环内沉积的多晶硅层与源极表面金属短接为零电位，所述截止环浮空。
[0030]考虑到工艺实现问题，作为本实用新型的一种优选方案:
[0031 ]所述终端深沟槽之间的间距为Ium及以上；
[0032]所述隔离环与截止环相互靠近的两条深沟槽间距在5um及以上；
[0033]所述终端区深沟槽的宽度等于或大于所述有源区深沟槽的宽度。
[0034]本实用新型实施例提供一种低压超结MOSFET终端结构的制造方法，如图1-15所示，该方法通过以下步骤实现:
[0035]步骤一:提供η型重掺杂的η+衬底，并在η+衬底上形成η型外延层，如图2所示；
[0036]步骤二:在η型外延上通过光刻、干法腐蚀形成深沟槽，所述深沟槽包括有源区深沟槽与终端区深沟槽，所述终端区深沟槽包围有源区深沟槽，如图3所示；
[0037]步骤三:通过湿法热氧化工艺在所述深沟槽底部和侧壁生长场氧化层，如图4所示；
[0038]步骤四:通过多晶硅淀积工艺进行第一次多晶硅淀积，如图5所示；
[0039]步骤五:通过干法腐蚀工艺进行多晶硅回刻，刻蚀至多晶硅与外延层上表面齐平，如图6所示；
[0040]步骤六:通过干法加湿法腐蚀工艺去除表面场氧化层，如图7所示；
[0041]步骤七:通过光刻、多晶硅刻蚀及湿法腐蚀工艺对有源区深沟槽内的第一多晶硅及场氧化层先后进行回刻，使所述有源区深沟槽上方得到两个互相连接的浅沟槽，所述终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻，如图8所示；
[0042]步骤八:经过干法热氧化工艺生长栅氧化层，形成MOSFET器件栅氧，如图9所示；
[OO43 ]步骤九:第二次多晶娃淀积，如图1O所不；
[0044]步骤十:第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极，如图11所示；
[0045]步骤^^一: P-BODY注入，形成P阱，如图12所示；
[0046]步骤十二: N+注入，形成器件源极，如图13所示；
[0047]步骤十三:介质层淀积，接触孔光刻及孔腐蚀，如图14所示；
[0048]步骤十四:完成接触孔钨填充，和表面金属工艺形成器件正面结构，如图15所示；
[0049]步骤十五:最后完成背面金属工艺，形成器件漏端，完成低压超结MOSFET终端结构，如图1所示。
[0050]采用本实用新型所述的功率MOSFET的沟槽终端结构及制造方法，利用与有源区同时制作的深沟槽做隔离环与截止环，在场氧化层回刻时不需要光刻版对隔离环与截止环表面的场氧进行掩蔽，有源区与终端区表面的场氧全部回刻，如图7所示，此方法在不影响器件特性的前提下简化了工艺，节约了制造成本。
[0051 ]所述步骤六具体为:
[0052]步骤一:场氧化层腐蚀工艺采用氧化层干法腐蚀工艺与湿法腐蚀工艺共同完成，先干法腐蚀剩余1000 ±200A厚度左右的氧化层，然后采用湿法腐蚀将剩余氧化层全部剥除；
[0053]步骤二:场氧化层腐蚀完成后氧化层向深沟槽内凹陷不大于500A。
[0054]以上所述，仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。
【主权项】
1.一种低压超结MOSFET终端结构，其特征在于，该终端结构包括外延层划分的有源区与终端区，所述有源区内设置有有源区深沟槽，所述终端区内设置有至少包含两条并且围绕有源区深沟槽的终端区深沟槽，其中，至少一条靠近所述有源区深沟槽的终端区深沟槽为隔离环，至少一条靠近划片槽的终端区深沟槽为截止环;所述隔离环内沉积的多晶硅层与源极表面金属短接为零电位，所述截止环浮空。2.根据权利要求1所述的一种低压超结MOSFET终端结构，其特征在于:所述终端深沟槽之间的间距为Ium及以上。3.根据权利要求1或2所述的一种低压超结MOSFET终端结构，其特征在于:所述隔离环与截止环相互靠近的两条深沟槽间距在5um及以上。4.根据权利要求3所述的一种低压超结MOSFET终端结构，其特征在于:所述终端区深沟槽的宽度等于或大于所述有源区深沟槽的宽度。
【文档编号】H01L21/336GK205488142SQ201620261345
【公开日】2016年8月17日
【申请日】2016年3月31日
【发明人】刘挺, 杨乐, 岳玲, 徐西昌
【申请人】西安龙腾新能源科技发展有限公司