一种非隔离供电pse设备端口浪涌防护电路的制作方法
专利名称:一种非隔离供电pse设备端口浪涌防护电路的制作方法
【专利摘要】本实用新型公开了一种非隔离供电PSE设备端口浪涌防护电路，涉及以太网供电PSE端口浪涌电压的防护。本实用新型公开的电话包括第一供电电源防护单元、第二供电电源防护单元和PSE防护单元，其中：在非隔离供电PSE设备的电源主功率单元的输入端串联所述第一供电电源防护单元，在电源主功率单元和非隔离控制芯片的输出端连接所述第二供电电源防护单元，所述第二供电电源防护单元与非隔离供电PSE设备的PSE芯片及处围电路部分并联；所述PSE芯片及处围电路部分与非隔离供电PSE设备的浪涌防护单元之间并联所述PSE防护单元。本实用新型既可以降低POE设备的成本，又可以实现高等级的浪涌电压防护。
【专利说明】
一种非隔离供电PSE设备端口浪涌防护电路
技术领域
[0001]本实用新型涉及以太网供电PSE端口浪涌电压的防护，更具体地，涉及供电电源、PSE芯片的防护、防护器件和防护位置。
【背景技术】
[0002]PoE(以太网供电)已经快速地普及开来，因为它消除了独立电源以及设备连接电源线的要求，并且不需要将设备布置在有电源插座的地方。因此应用越来越广，尤其是随着双波段接入、视频电话、PTZ视频监控系统等高功率用电设备的出现而兴起。在POE技术进步的同时，伴随着应用环境的严酷，对PSE端口浪涌电压抑制的等级要求也越来高。
[0003]目前，通信领域高功率PSE供电主要应用在微波IDU系统中，该系统中普遍存在供电电源输入-48VGND和PGND在系统上短接，如图1所示，对这一系统，一般供电通常采用隔离电源模块，浪涌电压防护单元相对比较简单，可根据防护等级不同采用两级防护，如图2所示，第一级由压敏电阻或者气体放电管等防护器件实现，第二级通过退耦电感、TVS进一步减小流向芯片侧的浪涌电流，从而可以抑制浪涌电压和其它电气伤害对PSE设备的影响。
[0004]但是，在直流供电中，相比同一输出功率的非隔离电源(如BOOST或者BUCK-B00ST)，模块电源一般成本较高，占板面积较大，布局也不灵活。因此，采用非隔离电源方案有很好的应用前景。然而，非隔离电源由于输入和输出无电气隔离，当PSE端口 RJ45_-56V、RJ45_-56VGND对PGND有±6KV浪涌电压时，如图3所示，有两条浪涌路径会通过电源的控制芯片内部LDO，导致芯片损坏，无法正常供电。如图4所示，会有一条浪涌电流路径通过PSE芯片的电流检测电阻，导致PSE因过流保护而掉电。从而导致POE系统无法正常工作。
【实用新型内容】
[0005]本实用新型提供一种非隔离供电PSE设备端口浪涌防护电路，可以解决非隔离电源供电PSE设备端口遭受浪涌电压时，损坏非隔离电源控制芯片以及引起PSE芯片过流保护导致整个POE设备掉电的问题。
[0006]本实用新型公开的一种非隔离供电PSE设备端口浪涌防护电路，至少包括第一供电电源防护单元、第二供电电源防护单元和PSE防护单元，其中:
[0007]在非隔离供电PSE设备的电源主功率单元的输入端串联所述第一供电电源防护单元，在电源主功率单元和非隔离控制芯片的输出端连接所述第二供电电源防护单元，所述第二供电电源防护单元与非隔离供电PSE设备的PSE芯片及处围电路部分并联；
[0008]所述PSE芯片及处围电路部分与非隔离供电PSE设备的浪涌防护单元之间并联所述PSE防护单元。
[0009]可选地，上述电路中，所述第一供电电源防护单元采用二极管D5。
[0010]可选地，上述电路中，所述第二供电电源防护单元采用二级管，其中一个二极管D2的一端与非隔离控制芯片的输出端连接，另一端接地，另一个二极管Dl的一端与PSE芯片的输入端连接，另一端接地。
[0011]可选地，上述电路中，所述PSE防护单元包括二个二极管D3和D4，和二个瞬态电压抑制二极管VDl和VD2，其中:
[0012]一个瞬态电压抑制二极管VDl与PSE芯片并联；
[0013]另一个瞬态电压抑制二极管VD2与二极管D4并联后再与二极管D3串联，VD2与D4的输入端与PSE芯片的VEE端连接，D3的输出端与PSE芯片的OUT端连接。
[0014]采用本实用新型提供的技术方案，可实现非隔离电源供电PSE设备端口±6KV浪涌防护，与现有隔离电源供电PSE设备端口浪涌防护技术相比，既可以降低POE设备的成本，又可以实现高等级的浪涌电压防护。
【附图说明】
[0015]图1是传统的隔离模块电源供电PSE设备结构框图；
[0016]图2是传统的隔离模块电源供电PSE浪涌防护单元；
[0017]图3是传统的非隔离电源供电PSE端口 RJ45_-56V、RJ45_-56VGND对PGND有6KV时的浪涌电流路径示意图；
[0018]图4中是传统的非隔离电源供电PSE端口 RJ45_-56V、对PGND有-6KV时时的浪涌路径示意图；
[0019]图5是本实用新型浪涌防护电路示意图；
[0020]图6是本实用新型BOOST和BUCK-B00ST电源供电PSE浪涌防护电路具体实施电路示意图。
【具体实施方式】
[0021]为使本实用新型的目的、技术方案和优点更加清楚明白，下文将结合附图对本发明技术方案作进一步详细说明。需要说明的是，在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。
[0022]实施例1
[0023]本申请发明人提出，在非隔离电源供电PSE设备端口有最高±6KV浪涌电压时，可以通过提供一个供电电源防护单元，可以改变图3中两条浪涌电流的路径，阻止浪涌电流通过供电电源控制芯片内部的LD0，防止电源损坏；同时还提供了一个PSE防护单元，阻止图4所示的浪涌电流流过PSE芯片引起过流保护而导致整个POE设备掉电。
[0024]基于上述思想，本实施例提供一种非隔离供电PSE设备端口浪涌防护电路，如图5所示，至少包括第一供电电源防护单元、第二供电电源防护单元和PSE防护单元，其中:
[0025]在非隔离供电PSE设备的电源主功率单元的输入端串联所述第一供电电源防护单元，在电源主功率单元和非隔离控制芯片的输出端连接所述第二供电电源防护单元，所述第二供电电源防护单元与非隔离供电PSE设备的PSE芯片及处围电路部分并联；
[0026]PSE芯片及处围电路部分与非隔离供电PSE设备的浪涌防护单元之间并联所述PSE防护单元。
[0027]上述图5所示的电路的工作过程如下:
[0028]当PSE端口 RJ45_-56V、RJ45_-56VGND对PGND±6KV浪涌电压时，浪涌电流经过压敏电阻、退藕电感、TVS管等器件大部分被泄放到保护地PGND;
[0029]浪涌电流经过压敏电阻、退藕电感、TVS管等器件泄放后，图3中两条路径的浪涌电流会通过图5中供电电源防护单元泄放到PGND，确保不会进入电源控制芯片的内部的LD0;图4中浪涌电流通过图5中PSE防护单元改变泄放路径，不再直接经过PSE芯片电流检测电阻，同时PSE防护单元会将图4中的大部分浪涌电流泄放到PGND，PSE防护单元还会钳位PSE芯片供电电压，保护芯片供电脚不会因过压而损坏。
[0030]以下结合附图和实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
[0031]一种非隔离供电(BOOST或者BUCK_B00ST)PSE端口浪涌防护电路的具体实施，如图6所示，该电路的核心部分包括:
[0032]第一、第二供电电源防护单元采用二极管D1、D2、D5;
[0033]PSE防护单元:D3、D4，瞬态电压抑制二极管VD1、VD2。
[0034]该电路的工作过程如下:
[0035]当RJ45_-56VGND对PGND有6KV浪涌电压时，大部分沿A点通过压敏电压泄放到保护地PGND，一小部分浪涌电流经过退藕电感，沿B点后通过TVS泄放到保护地PGND。剩下的浪涌电流因为二极管D5的存在，不会沿B-C-D-E-F到电源控制芯片的GND经内部LDO到-48VGND(PGND)，而是沿B-C-D-E-F-H经D2泄放到PGND ；
[0036]当RJ45_-56V对PGND有6KV浪涌电压时，大部分沿K点经压敏电压泄放到保护地PGND，一小部分浪涌电流经过退藕电感，沿J点后通过TVS泄放到保护地PGND。剩下的浪涌电流因为二极管D5的存在，不会沿K-J-1-L-M-H-F到电源控制芯片的GND经内部LDO到-48VGND(PGND)，而是沿K-J-1-L-M-H经D2泄放到PGND ；
[0037]当RJ45__56V对PGND有-6KV浪涌电压时，大部分浪涌电流通过压敏电压沿K点回到PSE端口 RJ45_-56V，一小部分经通过双向的TVS后沿J点经过退藕电感经K点回到PSE端口RJ45_-56V。剩下的因为二极管Dl和D3的存在，不会沿-48VGND到D5，经BOOST或者BUCK-BOOST功率回路回流到PSE端口 RJ45_-56V，而是经过二极管Dl后沿C-D-E-F-H，经二极管D4后沿1-J-K回流到PSE端口 RJ45_-56V;瞬态电压抑制二极管VDl钳位PSE芯片的供电电压，防止浪涌时供电电压残压超过PSE芯片所允许的最大值而烧坏芯片。瞬态电压抑制二极管VD2防止关机浪涌时MOS管的DS电压应力超过MOS管的规格而损坏MOS管。
[0038]还要说明的的是，本实用新型还可以用在隔离模块电源供电情况中，此时，只需将供电电源防护单元删除即可。
[0039]从上述实施例可以看出，本实用新型技术方案通过供电电源防护单元和PSE防护单元，解决了非隔离电源PSE供电时因浪涌电压导致的电源损坏或者PSE掉电，可以承受RJ45_-56V、RJ45_-56VGND对PGND最高±6KV浪涌电压时POE系统安全可靠地工作。
[0040]本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本申请不限制于任何特定形式的硬件和软件的结合。
[0041]以上所述，仅为本发明的较佳实例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种非隔离供电PSE设备端口浪涌防护电路，其特征在于，至少包括第一供电电源防护单元、第二供电电源防护单元和PSE防护单元，其中: 在非隔离供电PSE设备的电源主功率单元的输入端串联所述第一供电电源防护单元，在电源主功率单元和非隔离控制芯片的输出端连接所述第二供电电源防护单元，所述第二供电电源防护单元与非隔离供电PSE设备的PSE芯片及处围电路部分并联； 所述PSE芯片及处围电路部分与非隔离供电PSE设备的浪涌防护单元之间并联所述PSE防护单元。2.如权利要求1所述的电路，其特征在于，所述第一供电电源防护单元采用二极管D5。3.如权利要求1所述的电路，其特征在于，所述第二供电电源防护单元采用二级管，其中一个二极管D2的一端与非隔离控制芯片的输出端连接，另一端接地，另一个二极管Dl的一端与PSE芯片的输入端连接，另一端接地。4.如权利要求1、2或3所述的电路，其特征在于，所述PSE防护单元包括二个二极管D3和D4，和二个瞬态电压抑制二极管VDI和VD2，其中: 一个瞬态电压抑制二极管VDl与PSE芯片并联； 另一个瞬态电压抑制二极管VD2与二极管D4并联后再与二极管D3串联，VD2与D4的输入端与PSE芯片的VEE端连接，D3的输出端与PSE芯片的OUT端连接。
【文档编号】H02H9/04GK205724876SQ201620330615
【公开日】2016年11月23日
【申请日】2016年4月19日
【发明人】张国利
【申请人】中兴通讯股份有限公司
【专利摘要】本实用新型公开了一种非隔离供电PSE设备端口浪涌防护电路，涉及以太网供电PSE端口浪涌电压的防护。本实用新型公开的电话包括第一供电电源防护单元、第二供电电源防护单元和PSE防护单元，其中：在非隔离供电PSE设备的电源主功率单元的输入端串联所述第一供电电源防护单元，在电源主功率单元和非隔离控制芯片的输出端连接所述第二供电电源防护单元，所述第二供电电源防护单元与非隔离供电PSE设备的PSE芯片及处围电路部分并联；所述PSE芯片及处围电路部分与非隔离供电PSE设备的浪涌防护单元之间并联所述PSE防护单元。本实用新型既可以降低POE设备的成本，又可以实现高等级的浪涌电压防护。
【专利说明】
一种非隔离供电PSE设备端口浪涌防护电路
技术领域
[0001]本实用新型涉及以太网供电PSE端口浪涌电压的防护，更具体地，涉及供电电源、PSE芯片的防护、防护器件和防护位置。
【背景技术】
[0002]PoE(以太网供电)已经快速地普及开来，因为它消除了独立电源以及设备连接电源线的要求，并且不需要将设备布置在有电源插座的地方。因此应用越来越广，尤其是随着双波段接入、视频电话、PTZ视频监控系统等高功率用电设备的出现而兴起。在POE技术进步的同时，伴随着应用环境的严酷，对PSE端口浪涌电压抑制的等级要求也越来高。
[0003]目前，通信领域高功率PSE供电主要应用在微波IDU系统中，该系统中普遍存在供电电源输入-48VGND和PGND在系统上短接，如图1所示，对这一系统，一般供电通常采用隔离电源模块，浪涌电压防护单元相对比较简单，可根据防护等级不同采用两级防护，如图2所示，第一级由压敏电阻或者气体放电管等防护器件实现，第二级通过退耦电感、TVS进一步减小流向芯片侧的浪涌电流，从而可以抑制浪涌电压和其它电气伤害对PSE设备的影响。
[0004]但是，在直流供电中，相比同一输出功率的非隔离电源(如BOOST或者BUCK-B00ST)，模块电源一般成本较高，占板面积较大，布局也不灵活。因此，采用非隔离电源方案有很好的应用前景。然而，非隔离电源由于输入和输出无电气隔离，当PSE端口 RJ45_-56V、RJ45_-56VGND对PGND有±6KV浪涌电压时，如图3所示，有两条浪涌路径会通过电源的控制芯片内部LDO，导致芯片损坏，无法正常供电。如图4所示，会有一条浪涌电流路径通过PSE芯片的电流检测电阻，导致PSE因过流保护而掉电。从而导致POE系统无法正常工作。
【实用新型内容】
[0005]本实用新型提供一种非隔离供电PSE设备端口浪涌防护电路，可以解决非隔离电源供电PSE设备端口遭受浪涌电压时，损坏非隔离电源控制芯片以及引起PSE芯片过流保护导致整个POE设备掉电的问题。
[0006]本实用新型公开的一种非隔离供电PSE设备端口浪涌防护电路，至少包括第一供电电源防护单元、第二供电电源防护单元和PSE防护单元，其中:
[0007]在非隔离供电PSE设备的电源主功率单元的输入端串联所述第一供电电源防护单元，在电源主功率单元和非隔离控制芯片的输出端连接所述第二供电电源防护单元，所述第二供电电源防护单元与非隔离供电PSE设备的PSE芯片及处围电路部分并联；
[0008]所述PSE芯片及处围电路部分与非隔离供电PSE设备的浪涌防护单元之间并联所述PSE防护单元。
[0009]可选地，上述电路中，所述第一供电电源防护单元采用二极管D5。
[0010]可选地，上述电路中，所述第二供电电源防护单元采用二级管，其中一个二极管D2的一端与非隔离控制芯片的输出端连接，另一端接地，另一个二极管Dl的一端与PSE芯片的输入端连接，另一端接地。
[0011]可选地，上述电路中，所述PSE防护单元包括二个二极管D3和D4，和二个瞬态电压抑制二极管VDl和VD2，其中:
[0012]一个瞬态电压抑制二极管VDl与PSE芯片并联；
[0013]另一个瞬态电压抑制二极管VD2与二极管D4并联后再与二极管D3串联，VD2与D4的输入端与PSE芯片的VEE端连接，D3的输出端与PSE芯片的OUT端连接。
[0014]采用本实用新型提供的技术方案，可实现非隔离电源供电PSE设备端口±6KV浪涌防护，与现有隔离电源供电PSE设备端口浪涌防护技术相比，既可以降低POE设备的成本，又可以实现高等级的浪涌电压防护。
【附图说明】
[0015]图1是传统的隔离模块电源供电PSE设备结构框图；
[0016]图2是传统的隔离模块电源供电PSE浪涌防护单元；
[0017]图3是传统的非隔离电源供电PSE端口 RJ45_-56V、RJ45_-56VGND对PGND有6KV时的浪涌电流路径示意图；
[0018]图4中是传统的非隔离电源供电PSE端口 RJ45_-56V、对PGND有-6KV时时的浪涌路径示意图；
[0019]图5是本实用新型浪涌防护电路示意图；
[0020]图6是本实用新型BOOST和BUCK-B00ST电源供电PSE浪涌防护电路具体实施电路示意图。
【具体实施方式】
[0021]为使本实用新型的目的、技术方案和优点更加清楚明白，下文将结合附图对本发明技术方案作进一步详细说明。需要说明的是，在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。
[0022]实施例1
[0023]本申请发明人提出，在非隔离电源供电PSE设备端口有最高±6KV浪涌电压时，可以通过提供一个供电电源防护单元，可以改变图3中两条浪涌电流的路径，阻止浪涌电流通过供电电源控制芯片内部的LD0，防止电源损坏；同时还提供了一个PSE防护单元，阻止图4所示的浪涌电流流过PSE芯片引起过流保护而导致整个POE设备掉电。
[0024]基于上述思想，本实施例提供一种非隔离供电PSE设备端口浪涌防护电路，如图5所示，至少包括第一供电电源防护单元、第二供电电源防护单元和PSE防护单元，其中:
[0025]在非隔离供电PSE设备的电源主功率单元的输入端串联所述第一供电电源防护单元，在电源主功率单元和非隔离控制芯片的输出端连接所述第二供电电源防护单元，所述第二供电电源防护单元与非隔离供电PSE设备的PSE芯片及处围电路部分并联；
[0026]PSE芯片及处围电路部分与非隔离供电PSE设备的浪涌防护单元之间并联所述PSE防护单元。
[0027]上述图5所示的电路的工作过程如下:
[0028]当PSE端口 RJ45_-56V、RJ45_-56VGND对PGND±6KV浪涌电压时，浪涌电流经过压敏电阻、退藕电感、TVS管等器件大部分被泄放到保护地PGND;
[0029]浪涌电流经过压敏电阻、退藕电感、TVS管等器件泄放后，图3中两条路径的浪涌电流会通过图5中供电电源防护单元泄放到PGND，确保不会进入电源控制芯片的内部的LD0;图4中浪涌电流通过图5中PSE防护单元改变泄放路径，不再直接经过PSE芯片电流检测电阻，同时PSE防护单元会将图4中的大部分浪涌电流泄放到PGND，PSE防护单元还会钳位PSE芯片供电电压，保护芯片供电脚不会因过压而损坏。
[0030]以下结合附图和实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
[0031]一种非隔离供电(BOOST或者BUCK_B00ST)PSE端口浪涌防护电路的具体实施，如图6所示，该电路的核心部分包括:
[0032]第一、第二供电电源防护单元采用二极管D1、D2、D5;
[0033]PSE防护单元:D3、D4，瞬态电压抑制二极管VD1、VD2。
[0034]该电路的工作过程如下:
[0035]当RJ45_-56VGND对PGND有6KV浪涌电压时，大部分沿A点通过压敏电压泄放到保护地PGND，一小部分浪涌电流经过退藕电感，沿B点后通过TVS泄放到保护地PGND。剩下的浪涌电流因为二极管D5的存在，不会沿B-C-D-E-F到电源控制芯片的GND经内部LDO到-48VGND(PGND)，而是沿B-C-D-E-F-H经D2泄放到PGND ；
[0036]当RJ45_-56V对PGND有6KV浪涌电压时，大部分沿K点经压敏电压泄放到保护地PGND，一小部分浪涌电流经过退藕电感，沿J点后通过TVS泄放到保护地PGND。剩下的浪涌电流因为二极管D5的存在，不会沿K-J-1-L-M-H-F到电源控制芯片的GND经内部LDO到-48VGND(PGND)，而是沿K-J-1-L-M-H经D2泄放到PGND ；
[0037]当RJ45__56V对PGND有-6KV浪涌电压时，大部分浪涌电流通过压敏电压沿K点回到PSE端口 RJ45_-56V，一小部分经通过双向的TVS后沿J点经过退藕电感经K点回到PSE端口RJ45_-56V。剩下的因为二极管Dl和D3的存在，不会沿-48VGND到D5，经BOOST或者BUCK-BOOST功率回路回流到PSE端口 RJ45_-56V，而是经过二极管Dl后沿C-D-E-F-H，经二极管D4后沿1-J-K回流到PSE端口 RJ45_-56V;瞬态电压抑制二极管VDl钳位PSE芯片的供电电压，防止浪涌时供电电压残压超过PSE芯片所允许的最大值而烧坏芯片。瞬态电压抑制二极管VD2防止关机浪涌时MOS管的DS电压应力超过MOS管的规格而损坏MOS管。
[0038]还要说明的的是，本实用新型还可以用在隔离模块电源供电情况中，此时，只需将供电电源防护单元删除即可。
[0039]从上述实施例可以看出，本实用新型技术方案通过供电电源防护单元和PSE防护单元，解决了非隔离电源PSE供电时因浪涌电压导致的电源损坏或者PSE掉电，可以承受RJ45_-56V、RJ45_-56VGND对PGND最高±6KV浪涌电压时POE系统安全可靠地工作。
[0040]本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本申请不限制于任何特定形式的硬件和软件的结合。
[0041]以上所述，仅为本发明的较佳实例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种非隔离供电PSE设备端口浪涌防护电路，其特征在于，至少包括第一供电电源防护单元、第二供电电源防护单元和PSE防护单元，其中: 在非隔离供电PSE设备的电源主功率单元的输入端串联所述第一供电电源防护单元，在电源主功率单元和非隔离控制芯片的输出端连接所述第二供电电源防护单元，所述第二供电电源防护单元与非隔离供电PSE设备的PSE芯片及处围电路部分并联； 所述PSE芯片及处围电路部分与非隔离供电PSE设备的浪涌防护单元之间并联所述PSE防护单元。2.如权利要求1所述的电路，其特征在于，所述第一供电电源防护单元采用二极管D5。3.如权利要求1所述的电路，其特征在于，所述第二供电电源防护单元采用二级管，其中一个二极管D2的一端与非隔离控制芯片的输出端连接，另一端接地，另一个二极管Dl的一端与PSE芯片的输入端连接，另一端接地。4.如权利要求1、2或3所述的电路，其特征在于，所述PSE防护单元包括二个二极管D3和D4，和二个瞬态电压抑制二极管VDI和VD2，其中: 一个瞬态电压抑制二极管VDl与PSE芯片并联； 另一个瞬态电压抑制二极管VD2与二极管D4并联后再与二极管D3串联，VD2与D4的输入端与PSE芯片的VEE端连接，D3的输出端与PSE芯片的OUT端连接。
【文档编号】H02H9/04GK205724876SQ201620330615
【公开日】2016年11月23日
【申请日】2016年4月19日
【发明人】张国利
【申请人】中兴通讯股份有限公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1