专利名称：Mos型fet、及配有它的电机驱动装置和电机的制作方法
技术领域：
本发明涉及由MOS型FET构成逆变器电路的电机驱动装置、MOS型FET、以及具备MOS型FET的电机。特别是，MOS型FET具有不会引起雪崩击穿、闭锁(latch up)击穿以及短路击穿等的电流容量。
背景技术：
近年来，通常使用MOS型FET作为电机驱动装置中的逆变器电路的输出用开关元件。在电机负荷的情况下，由于存在大的电感分量而在相切换时发生反电动势引起的噪声，或者在电机减速时或停止时再生能量回流等可能引起输出用开关元件击穿。特别是在使用了MOS型FET的情况下，被认为由于在其结构上开关速度快或存在寄生晶体管存在等而引起雪崩容量击穿、锁存容量击穿。此外，防止由于噪声等引起的误动作，逆变器电路的上支路(arm)的MOS型FET和下支路的MOS型FET同时导通，不流过由此引起的贯通电流。
从而，采用各种防止作为这些逆变器电路的输出用开关元件使用的MOS型FET的击穿的对策。例如，日本专利申请特开2003-333883号公报公开了在逆变器电路的相切换时设置休止期间的方法。即，在使通电相的开关元件截止并确保规定时间之后，使下一个开关元件导通，从而防止上支路、下支路的开关元件同时导通而流过贯通电流。
此外，例如日本专利申请特开2003-174791号公报中公开了抑制逆变器电路的相切换时的电机的反电动势引起的噪声的发生的技术。包括检测具有比电源电压大的电压值的反电动势的比较器和检测具有比接地电压小的电压值的反电动势的比较器，检测出它们的反电动势时，对应的上支路或下支路的开关元件导通，噪声被抑制。
另一方面，由于半导体技术的进步，特别MOS型FET能够细微化，从成本的观点出发，向减少芯片面积，同时降低导通电阻并减少导通时的损失的方向发展，但同时，将元件的单位面积的电流密度提高。此外，结构上也从以前使用的平面结构转移到沟道结构。由此，如果元件的选择错误，则容易引起破坏等危险性增加。
上述两件专利文献所示的现有技术对构成电机驱动装置的主体的逆变器电路的外部附加专用电路而防止MOSFET的击穿。从而，成为电路的复杂化引起的成本增加原因。
发明内容
本发明提供不附加如现有的专用电路而防止构成逆变器电路的MOS型FET的击穿的技术。
本发明的电机驱动装置包括多个在直流电源的正负端子之间串联连接两个MOS型FET而构成的串联电路，将两个MOS型FET的连接点连接到电机的驱动线圈，该电机驱动装置如下构成。MOS型FET的特征在于由FET本体和寄生元件组构成，在将MOS型FET导通时流过FET本体的电流设为第一电流，将MOS型FET从导通切换为截止的过渡时流过寄生元件组的电流设为第二电流的情况下，MOS型FET具有作为第一电流的最大值和第二电流的最大值之和的电流容量。而且，该寄生元件组包括与FET本体并联连接的晶体管；连接在晶体管的集电极、基极间的齐纳二极管；与齐纳二极管并联连接的电容器；连接在晶体管的基极、发射极间的电阻器。
而且更详细地说，第二电流是电容器中流过的第三电流和齐纳二极管中流过的第四电流之和。第三电流是MOS型FET的漏极、源极间的电压变化率乘以电容器的电容所得的值。电容器的电容是MOS型FET的漏极、源极间的电压为0V时的值。
而且更详细地说，第二电流流过电阻器时，电阻器的两端电压小于等于晶体管的基极、发射极间的阈值电压。该电阻值小于等于晶体管的基极、发射极间的阈值电压除以第一电流的最大值所得的值。
而且，在本发明的其它实施方式中，MOS型FET还具有由直流电源短路了规定时间时的短路容量，该短路容量是直流电源的电压除以MOS型FET的漏极、源极间的导通电阻所得的值，该规定的时间是构成串联电路的两个MOS型FET同时导通的最大时间。
此外，本发明的MOS型FET具有上述结构。此外，本发明的电机包含转子、驱动该转子的驱动线圈、控制该驱动线圈的MOS型FET，该MOS型FET具有上述结构。
本发明通过上述结构，可以不对构成电机驱动装置的主体的逆变器电路的外部附加专用电路而防止MOS型FET的击穿。从而，可以提供一种不因由电路的复杂化而造成成本增加的电机驱动装置。
图1是本发明的实施方式1中的电机驱动装置的整体电路图。
图2是本发明的实施方式1中的MOS型FET的等效电路图。
图3是本发明的实施方式1中的MOS型FET的电流容量的测定电路图。
图4A、图4B以及图4C是表示本发明的实施方式1中的MOS型FET的击穿模式的波形图。
图5是使本发明的实施方式1中的MOS型FET的栅极截止后的详细波形图。
图6是表示MOS型FET的寄生电容的说明图。
图7是本发明的实施方式2中的MOS型FET的短路容量的测定电路图。
具体实施例方式
(实施方式1)以下，参照
本发明的电机驱动装置的实施方式1。图1表示本发明的实施方式1中的电机驱动装置的整体电路图。
在图1中，两个MOS型FETQ1、Q2的串联电路15连接在直流电源11的正负端子间。同样，两个MOS型FETQ3、Q4的串联电路16以及两个MOS型FETQ5、Q6的串联电路17都分别连接在直流电源11的正负端子间。在这6个MOS型FET的源极、漏极间分别连接续流二极管(fly wheel diode)D1、D2、D3、D4、D5、D6。通过这6个MOS型FET和6个续流二极管构成三相逆变器电路。另外，也有对6个续流二极管使用MOS型FET寄生元件的情况。
通过MOS型FETQ1、Q2的连接点PU连接到电机的U相驱动线圈LU，通过MOS型FETQ3、Q4的连接点PV连接到电机的V相驱动线圈LV，通过MOS型FETQ5、Q6的连接点PW连接到电机的W相驱动线圈LW。
电机是所谓无刷直流电机，包括驱动线圈LU、LV、LW被星型连接的定子线圈12和具有永磁铁的转子13。具有用于检测转子13的磁极位置的三个位置传感器18。该位置传感器18的各个输出连接到控制电路14。控制电路14具有基于来自位置传感器18的位置信号生成换流信号的功能，并连接到6个MOS型FET的栅极。
接着，对于上述结构的本实施方式说明其动作。控制电路14基于来自位置传感器18的位置信号生成换流信号，基于该换流信号使6个MOS型FET依次导通、截止来驱动电机。各驱动线圈LU、LV、LW中，依次以电角每60度从LU向LV、从LU向LW、从LV向LW、从LV向LU、从LW向LU、从LW向LV对电机电流进行换流，从而使转子13向规定的方向旋转。该驱动方式为公知的，称作三相120度通电方式。
此时，在MOS型FETQ1和Q4导通，其它的MOS型FET全部截止的时刻，流过图示的电机电流Im，通过驱动线圈LU对LV通电。在下一个时刻，MOS型FETQ4截止时，电机电流Im通过续流二极管D3而成为环流。在下一个时刻，MOS型FETQ6导通时，电机电流Im通过驱动线圈LU向LW换流。这样，6个MOS型FET依次反复导通、截止，从而向一定的方向旋转电机。
另外，以上的说明一般以三相120度通电进行了说明，但对于进行PWM驱动的情况，进行正弦波驱动的情况等也同样。
接着，图2表示从各MOS型FETQ1到Q6的等效电路。各MOS型FET可以区分为作为本来功能的FET本体21和结构上可以寄生的寄生元件组22。寄生元件组22包括与FET本体21并联连接的晶体管25、连接在该晶体管25的集电极、基极间的齐纳二极管24、与该齐纳二极管24并联连接的电容器23、连接在晶体管25的基极、发射极间的电阻器26。
接着，图3表示MOS型FET30的电流容量的测定电路。测定用MOS型FET30相当于图1所示的Q1到Q6，分离为图2中说明的FET本体21和寄生元件组22而表示等价电路。此外，对直流电源27并联连接电容大的电容器28而降低电源阻抗。从直流电源27经由电感负载29对测定用MOS型FET30通电。
在图1所示的实用的电机驱动装置中，对于各MOS型FET作为寄生元件在各MOS型FET的内部形成续流二极管D1到D6，或者在外部连接续流二极管D1到D6。由此，通过与成为截止的MOS型FET的成对的MOS型FET连接的续流二极管确保电机的电流的连续性。成为截止的MOS型FET的漏极、源极间电压Vd理想为不上升到大于等于电源电压E和续流二极管的正向电压和，但实际上由于续流二极管的响应以及布线阻抗等的影响而瞬时上升。另一方面，在这里说明的电流容量的测定电路中，没有连接该续流二极管。从而，MOS型FET即使在截止后，也确保电感负载的电流持续性，因此漏极电流持续流过，击穿极限可以容易地测定。
图4A、图4B以及图4C分别概念性地表示上述测定用MOS型FET的栅极、源极间电压Vg、漏极、源极间电压Vd、漏极电流Imos。说明该测定用MOS型FET的击穿模式和击穿极限。另外，这里为了简化说明，基于下面两点的假定给予说明。即，漏极、源极间电压Vd以某一斜率上升，但作为瞬时上升的波形。此外，在栅极截止后，也仍继续流FET本体电流If，但假设立即成为0。
图4A表示不引起MOS型FET击穿的情况。在时刻T1给栅极导通信号，则漏极、源极间电压Vd降低到大致0V，流过漏极电流Imos，该电流根据电感负载29的时间常数而增加。至时刻T2，如栅极信号截止，则FET本体电流If成为0，MOS型FET的漏极电流Imos流过寄生元件组。
另一方面，漏极、源极间电压Vd超过电源电压E，上升到齐纳二极管24的击穿电压V0为止。至时刻T6，如漏极电流Imos成为0，则漏极、源极间电压Vd小于等于齐纳二极管24的击穿电压。在该情况下，晶体管25的基极、发射极间电压未达到阈值电压，而呈现原来的截止的状态。
此时，将刚截止栅极信号的漏极电流Imos设为I0，将时刻T2到T6的时间设为t0时，MOS型FET的消耗能量为1/2(V0×I0×t0)，在该值不引起击穿。
接着，图4B表示测定用MOS型FET引起能量击穿的情况。从给栅极导通信号的时刻T1到栅极刚截止的T2后，与所述图4A的情况相同。将刚截止栅极信号的漏极电流Imos设为I0，然后该漏极电流Imos降低，但至时刻T5，在漏极电流Imos成为I1的时刻击穿，由于MOS型FET成为短路状态，所以漏极电流Imos再次上升。将时刻T2到T5的时间设为t1时，MOS型FET的消耗能量为1/2(V0×(I0+I1)×t1)，该消耗能量成为MOS型FET的击穿极限。该击穿模式一般称作能量击穿。
接着，图4C表示测定用MOS型FET引起锁存击穿的情况。从给栅极导通信号的时刻T1到栅极刚截止的T2后，与所述图4A的情况相同。栅极信号截止时，漏极电流Imos成为流过电容器23的电流Ic和流过齐纳二极管24的电流Id，该电流流过电阻26。该电阻26间的电压超过阈值电压时，晶体管25导通，该测定用MOS型FET击穿。该击穿模式一般称为锁存击穿。
接着，图5概念地表示测定用MOS型FET的栅极截止的时刻T2以后的各部分波形。Vd是如前所述的漏极、源极间电压，Imos是漏极电流。Coss是电容器23的电容，如图6所示，其依赖于漏极、源极间电压Vd，Vd越小则越具有大的电容。If表示流过FET本体的电流，Ic表示流过电容器23的电流(第三电流)，Id表示流过齐纳二极管24的电流(第四电流)。
这里，在时刻T2，如使测定用MOS型FET的栅极截止，从时刻T3起，流过FET本体的电流If急速消失，并在时刻T4成为0。MOS型FET的漏极、源极间电压Vd以某一斜率上升。该电压变化率为dVd/dt。从而，流过电容器23的电流Ic可以用下式表示。
Ic＝Coss×dVd/dt这里，流过FET本体的电流If包含流过电容器的电流Ic。
即，电流Ic成为在时刻T2上升，之后依赖于电容器23的电容Coss而减少的波形。至时刻T3，通过MOS型FET的漏极、源极间电压Vd达到齐纳二极管24的击穿电压，开始流过电流Id，同时电流Ic成为0。
此外，一般相对于时刻T2到T4的时间而言，时刻T4到T6的时间足够长，图5中，在说明上，为了容易判断而将电流Imos的变化记载得大，但对于时刻T2的电流Imos，时刻T4的电流Imos的变化也有时充分小。即，电流Ic的流动时间很少，时刻T2的电流Imos的值与时刻T4的Id的值大致相等。
这里，通过该电流Ic和电流Id之和流过电阻26，该电流Ir产生的电阻26间的电压超过晶体管25的基极、发射极间的阈值电压(约0.6V)时，晶体管25导通，该测定用MOS型FET引起击穿。从而，为了避免该锁存击穿，优选将该电阻26的电阻值减小。
以上，详细叙述了流过MOS型FET的各部分的电流，但这里，说明本实施方式的具体内容。本实施方式在图1所示的电机驱动装置中，对MOS型FET的电流容量进行规定。在决定电流容量时，首先应打算的当然是该MOS型FET导通时流过的电流(第一电流)的最大值、即电机的驱动线圈中流过的电流的最大值。电流容量必需大于等于该第一电流的最大值，例如一般决定为30％增幅等适当的宽裕率。
在本实施方式中，MOS型FET的电流容量为该第一电流的最大值和MOS型FET从导通切换到截止的过渡时在寄生元件组中流过的电流(第二电流)的最大值之和。从图3可知，该第二电流是电容器中流过的电流(第三电流)和齐纳二极管中流过的电流(第四电流)之和，与电阻26中流过的电流Ir相等。如前所述，该第三电流是MOS型FET的漏极、源极间电压Vd的电压变化率dVd/dt乘以电容器的电容Coss所得的值，在图5中的时刻T2时刻成为最大值。从而，必需在该T2时刻不引起锁存击穿。
另外，MOS型FET在结构上，有时电容器的电容Coss非常小。在该情况下，电容器中流过的电流(第三电流)小到可以忽略，所以第二电流与第三电流相等。即，在MOS型FET从导通切换为截止的过渡时在寄生元件组中流过的电流全部流过齐纳二极管。在该情况下，也必需不引起能量击穿。
此外，在MOS型FET从导通切换到截止的过渡时在寄生元件组中流过的电流(第二电流)不会超过在MOS型FET为导通状态时在该MOS型FET中流过的电流的最大值。从而，MOS型FET的电流容量为第一电流的2倍。
(实施方式2)本实施方式涉及MOS型FET的短路容量。如图1所示，在电机驱动装置中，MOS型FET被串联连接并连接到电源，所以由于噪声等的误动作而经常有流过短路电流的危险性。在MOS型FET短路时可以忍耐的短路电流为短路容量，当然依赖于流过短路电流的时间。
图7表示测定用MOS型FET的短路容量的测定电路。与测定用直流电源27并联连接到电容大的电容器28，电源阻抗下降。对该直流电源直接连接测定用MOS型FET30。测定用MOS型FET的栅极连接到可以施加规定时间规定电压的栅极驱动电路(未图示)。
由图7的电路以规定电压施加栅极电压时，测定用MOS型FET30流过短路电流Is。将电源电压设为E，将测定用MOS型FET的漏极、源极间导通电阻设为Rds时，短路电流Is可以由下式表示。
Is＝E/Rds该栅极、源极间导通电阻为Rds，依赖于栅极施加电压，成为栅极施加电压越高则越小的值。从而，栅极电阻施加电压越高则短路电流Is越大。
这里，将流过短路电流Is的时间(短路时间)设为ts时，MOS型FET的消耗能量为(E×Is×ts)，该值超过依赖于温度的规定值时，MOS型FET击穿。
基于该消耗能量的短路容量(短路时的电流容量)例如在ts＝10ms、占空因数小于等于1％等条件下规定，可以测定。从而，构成电机驱动装置的逆变器电路的MOS型FET可以具有短路规定时间时的短路容量。弄清构成图1所示的串联电路15、16、17的两个MOS型FET同时导通的可能性，则该规定时间为其最大时间。由此，通过确保对于意料不到的噪声、电涌(surge)等中的上下同时导通产生的贯通电流的容量，可以提供可靠性高的电机驱动装置。
权利要求
1.一种电机驱动装置，包括多组在直流电源的正负端子之间串联连接两个MOS型FET而构成的串联电路，将两个所述MOS型FET的连接点连接到电机的驱动线圈，其中，所述MOS型FET由FET本体和寄生元件组构成，在将在所述MOS型FET导通时流过所述FET本体的电流设为第一电流，将在所述MOS型FET从导通切换为截止的过渡时流过所述寄生元件组的电流设为第二电流的情况下，所述MOS型FET具有所述第一电流的最大值和所述第二电流的最大值之和的电流容量。
2.如权利要求1所述的电机驱动装置，其中，所述寄生元件组包括与所述FET本体并联连接的晶体管；连接在所述晶体管的集电极、基极间的齐纳二极管；与所述齐纳二极管并联连接的电容器；以及连接在所述晶体管的基极、发射极间的电阻器。
3.如权利要求2所述的电机驱动装置，其中，所述第二电流是流过所述电容器的第三电流和流过所述齐纳二极管的第四电流之和。
4.如权利要求3所述的电机驱动装置，其中，所述第三电流是所述MOS型FET的漏极、源极间的电压变化率乘以所述电容器的电容所得的值。
5.如权利要求4所述的电机驱动装置，其中，所述电容器的电容是所述MOS型FET的漏极、源极间的电压为0V时的电容。
6.如权利要求2所述的电机驱动装置，其中，在所述第二电流流过所述电阻器时，所述电阻器的两端电压小于等于所述晶体管的基极、发射极间的阈值电压。
7.如权利要求3所述的电机驱动装置，其中，流过所述电容器的第三电流实质上为0，所述第二电流与流过所述齐纳二极管的第四电流相等。
8.如权利要求1所述的电机驱动装置，其中，所述第二电流与所述第一电流相等。
9.如权利要求2所述的电机驱动装置，其中，所述电阻器的电阻值小于等于所述晶体管的基极、发射极间的阈值电压除以所述第一电流的最大值所得的值。
10.如权利要求1所述的电机驱动装置，其中，所述MOS型FET还具有由所述直流电源短路规定时间时的短路容量。
11.如权利要求10所述的电机驱动装置，其中，所述短路容量是所述直流电源的电压除以所述MOS型FET的漏极、源极间的导通电阻所得的值。
12.如权利要求10所述的电机驱动装置，其中，所述规定时间是构成所述串联电路的两个所述MOS型FET同时导通的最大时间。
13.一种MOS型FET，通过包括多组在直流电源的正负端子之间串联连接两个MOS型FET而构成的串联电路，将两个所述MOS型FET的连接点连接到电机的驱动线圈，从而控制所述驱动线圈，其中，所述MOS型FET由FET本体和寄生元件组构成，在将在所述MOS型FET导通时流过所述FET本体的电流设为第一电流，将在所述MOS型FET从导通切换为截止的过渡时流过所述寄生元件组的电流设为第二电流的情况下，所述MOS型FET具有所述第一电流的最大值和所述第二电流的最大值之和的电流容量。
14.如权利要求13所述的MOS型FET，其中，所述寄生元件组包括与所述FET本体并联连接的晶体管；连接在所述晶体管的集电极、基极间的齐纳二极管；与所述齐纳二极管并联连接的电容器；以及连接在所述晶体管的基极、发射极间的电阻器。
15.如权利要求14所述的MOS型FET，其中，所述第二电流是流过所述电容器的第三电流和流过所述齐纳二极管的第四电流之和。
16.如权利要求15所述的MOS型FET，其中，所述第三电流是所述MOS型FET的漏极、源极间的电压变化率乘以所述电容器的电容所得的值。
17.如权利要求16所述的MOS型FET，其中，所述电容器的电容是所述MOS型FET的漏极、源极间的电压为0V时的电容。
18.如权利要求14所述的MOS型FET，其中，在所述第二电流流过所述电阻器时，所述电阻器的两端电压小于等于所述晶体管的基极、发射极间的阈值电压。
19.如权利要求15所述的MOS型FET，其中，流过所述电容器的第三电流实质上为0，所述第二电流与流过所述齐纳二极管的第四电流相等。
20.如权利要求13所述的MOS型FET，其中，所述第二电流与所述第一电流相等。
21.如权利要求14所述的MOS型FET，其中，所述电阻器的电阻值小于等于所述晶体管的基极、发射极间的阈值电压除以所述第一电流的最大值所得的值。
22.如权利要求13所述的MOS型FET，其中，所述MOS型FET还具有由所述直流电源短路规定时间时的短路容量。
23.如权利要求22所述的MOS型FET，其中，所述短路容量是所述直流电源的电压除以所述MOS型FET的漏极、源极间的导通电阻的值。
24.如权利要求22所述的MOS型FET，其中，所述规定时间是构成所述串联电路的两个所述MOS型FET同时导通的最大时间。
25.一种电机，包含转子；驱动所述转子的驱动线圈；以及包括多组在直流电源的正负端子之间串联连接两个MOS型FET而构成的串联电路，将两个所述MOS型FET的连接点连接到电机的驱动线圈，从而控制所述驱动线圈的所述MOS型FET，其中，所述MOS型FET由FET本体和寄生元件组构成，在将在所述MOS型FET导通时流过所述FET本体的电流设为第一电流，将在所述MOS型FET从导通切换为截止的过渡时流过所述寄生元件组的电流设为第二电流的情况下，所述MOS型FET具有所述第一电流的最大值和所述第二电流的最大值之和的电流容量。
26.如权利要求25所述的电机，其中，所述寄生元件组包括与所述FET本体并联连接的晶体管；连接在所述晶体管的集电极、基极间的齐纳二极管；与所述齐纳二极管并联连接的电容器；以及连接在所述晶体管的基极、发射极间的电阻器。
27.如权利要求26所述的电机，其中，所述第二电流是流过所述电容器的第三电流和流过所述齐纳二极管的第四电流之和。
28.如权利要求27所述的电机，其中，所述第三电流是所述MOS型FET的漏极、源极间的电压变化率乘以所述电容器的电容所得的值。
29.如权利要求28所述的电机，其中，所述电容器的电容是所述MOS型FET的漏极、源极间的电压为0V时的电容。
30.如权利要求26所述的电机，其中，在所述第二电流流过所述电阻器时，所述电阻器的两端电压小于等于所述晶体管的基极、发射极间的阈值电压。
31.如权利要求27所述的电机，其中，流过所述电容器的第三电流实质上为0，所述第二电流与流过所述齐纳二极管的第四电流相等。
32.如权利要求25所述的电机，其中，所述第二电流与所述第一电流相等。
33.如权利要求26所述的电机，其中，所述电阻器的电阻值小于等于所述晶体管的基极、发射极间的阈值电压除以所述第一电流的最大值所得的值。
34.如权利要求25所述的电机，其中，所述MOS型FET还具有由所述直流电源短路规定时间时的短路容量。
35.如权利要求34所述的电机，其中，所述短路容量是所述直流电源的电压除以所述MOS型FET的漏极、源极间的导通电阻所得的值。
36.如权利要求34所述的电机，其中，所述规定时间是构成所述串联电路的两个所述MOS型FET同时导通的最大时间。
全文摘要
本发明提供一种具有MOS型FET的电机驱动装置、MOS型FET以及具有MOS型FET的电机。将在直流电源的正负端子间串联连接两个MOS型FET而构成的三个串联电路的各个连接点连接到电机的驱动线圈。该MOS型FET由FET本体和寄生元件组构成，将其电流容量设为该MOS型FET导通时流过FET本体的第一电流的最大值和MOS型FET从导通切换为截止的过渡时流过寄生元件组的第二电流的最大值之和。
文档编号H02P6/12GK1777016SQ200510125428
公开日2006年5月24日 申请日期2005年11月17日 优先权日2004年11月19日
发明者龟田晃史 申请人:松下电器产业株式会社