噪声抑制电路的制作方法

专利名称：噪声抑制电路的制作方法
技术领域：
本发明涉及抑制在导电线上传输的噪声的噪声抑制电路。
背景技术：
开关电源、逆变器、照明设备的点亮电路等的电力电子设备具有进行电力变换的电力变换电路。电力变换电路具有将直流变换成矩形波的交流的开关电路。因此，电力变换电路中发生与开关电路的开关频率相等的频率的波纹电压或伴随开关电路的开关操作的噪声。该波纹电压或噪声对其它设备产生负面影响。因此在电力变换电路与其它设备或线路之间，需要设置减小波纹电压或噪声的部件。
作为减小波纹电压或噪声的部件，往往使用包含电感元件(电感器)和电容器的滤波器，所谓LC滤波器。LC滤波器除了各含一个电感元件和电容器的滤波器以外，还有T型滤波器、π型滤波器等。另外，电磁干扰(EMI)对策用的一般的噪声滤波器也是LC滤波器的其中之一。一般的EMI滤波器是通过组合共模扼流圈、常模扼流圈、X电容、Y电容等的分立元件来构成。
最近，作为建立家庭内的通信网络时使用的通信技术，电力线通信被认为有希望，并进行其开发。电力线通信是在电力线上叠加高频信号进行的通信。在该电力线通信中，由与电力线连接的各种电气/电子设备的动作而在电力线上发生噪声，由此导致出错率增加等的通信质量的下降。因此，需要减小电力线上的噪声的部件。另外，在电力线通信中需要阻止室内电力线上的通信信号泄漏到室外电力线。作为这种减小电力线上的噪声或者阻止室内电力线上的通信信号泄漏到室外电力线的部件，也采用LC滤波器。
再有，在2根导电线上传输的噪声有在2根导电线之间产生电位差的常模(差模differential mode)噪声和在2根导电线上以相同相位传输的共模噪声。
在日本特开平9-102723号公报中记载了使用变压器的线性滤波器。该线性滤波器具备变压器和滤波电路。变压器的二次线圈插入传送从交流电源供到负载的电力的2根导电线中的一根导电线。滤波电路的2个输入端与交流电源的两端连接，滤波电路的2个输出端与变压器的一次线圈的两端连接。该线性滤波器中，通过滤波电路，从电源电压抽出噪声分量，并通过将该噪声分量供给变压器的一次线圈，使得在被插入变压器的二次线圈的导电线上从电源电压减去噪声分量。该线性滤波器减小常模噪声。
在日本特开平5-121988号公报(

图1)中记载了由3个阻抗元件构成的低通滤波器。该低通滤波器具备在2根导电线中的一根导电线串联地插入的2个高阻抗元件和其一端连接在2个高阻抗元件之间且另一端连接在2根导电线中的另一根导电线的低阻抗元件。2个高阻抗元件分别由线圈和电阻的并联电路构成，低阻抗元件由电容器构成。该低通滤波器减小常模噪声。
在日本特许第2784783号公报(图6)中记载了减小常模噪声的常模噪声用滤波电路和减小共模噪声的共模噪声用滤波电路。常模噪声用滤波电路由分别插入2根导电线的2个线圈和连接各线圈的线圈中途的电容器构成。共模噪声用滤波电路由分别插入2根导电线的2个线圈和在各线圈的线圈中途与地之间设置的2个电容器构成。
在传统的LC滤波器具有由电感和电容确定的固有谐振频率，存在只能在狭窄的频率范围内获得所希望的衰减量的问题。
另外，插入电力传送用的导电线的滤波器要求在有电力传送用的电流流过的状态下获得所希望的特性以及应对温度上升的对策。因此，通常在电力变换电路用的滤波器的电感元件中，磁芯使用带间隙的铁氧体磁芯。但是，在这种电感元件中，其特性近似空心的电感元件的特性，因此存在实现所希望的特性会使电感元件大型化的问题。
在日本特开平9-102723号公报中记载的线性滤波器中，变压器的耦合系数为1，而且如果滤波电路不影响线性滤波器，理论上可完全除去噪声分量。但是，实际上变压器的耦合系数不可能为1，随着耦合系数的下降，衰减特性恶化。特别是用电容器构成滤波电路时，由该电容器和变压器的一次线圈构成串联谐振电路。因此包含该电容器和变压器的一次线圈的信号路径的阻抗仅在串联谐振电路的谐振频率附近的狭窄的频率范围内变小。结果，该线性滤波器中只能在狭窄的频率范围内除去噪声分量。由此，实际构成的线性滤波器中存在不能在广泛的频率范围内有效地除去噪声分量的问题。
另外，在日本特开平5-121988号公报(图1)中记载的低通滤波器，还有日本特许第2784783号公报(图6)中记载的滤波电路，由于减小噪声的原理与传统的LC滤波器相同，存在与传统的LC滤波器相同的问题。
在各国往往对从电子设备经由交流电源线释放到外部的噪声即噪音端子电压规定各种标准。例如，在CISPR(国际无线干扰特别委员会)的规格中，噪音端子电压的规格设定为150kHz～30MHz的频率范围。在这样宽的频率范围内减小噪声时，特别是关于减小1MHz以下的低频率范围的噪声，发生如下问题。即，在1MHz以下的低频率范围，线圈的阻抗的绝对值在线圈的电感为L、频率为f时，表现为2πfL。因而，一般在减小1MHz以下的低频率范围的噪声时，需要包含具有大电感的线圈的滤波器。结果，使得滤波器大型化。
发明的公开本发明鉴于上述问题构思而成，其目的在于提供可在宽的频率范围内抑制噪声，且可小型化的噪声抑制电路。
本发明第一方面的噪声抑制电路，抑制用第一和第二导电线传送并在这些导电线之间产生电位差的常模噪声，其中包括第一和第二电感器，串联地插入所述第一导电线且互相磁耦合；串联电路，由串联的第三电感器和第一电容器构成，其一端连接在第一电感器和第二电感器之间，另一端与第二导电线连接。并且，第一和第二电感器的耦合系数k小于1，且以耦合系数k小于1为条件设定第三电感器的电感值，以获得所希望的噪声衰减特性。
在本发明第一方面的噪声抑制电路中，第一和第二电感器互相电磁耦合。第一和第二电感器可分别用线圈形成，也可用单一线圈形成。用单一线圈形成的场合，例如在单一线圈的中途设置连接点，可设从该线圈的一个端部到连接点为第一电感器、从线圈的另一端部到连接点为第二电感器。该连接点与串联电路的一端连接。另外，在本发明第一方面的噪声抑制电路中，第一和第二电感器的电感可为同一值。将第一和第二电感器用单一线圈形成的场合，例如在单一线圈的中点设置上述连接点，从而能够使各电感相等。
这里，串联电路的一端与第一和第二电感器连接的连接部分称为第一端部，与第二导电线连接的另一端的连接部分称为第二端部。另外，第一电感器中与上述第一端部相反侧的端部称为第一电感器的一个端部，第一电感器中上述第一端部侧的端部称为第一电感器的另一端部。另外，第二电感器中上述第一端部侧的端部称为第二电感器的一个端部，第二电感器中与上述第一端部相反侧的端部称为第二电感器的另一端部。
在本发明第一方面的噪声抑制电路中，若在第一电感器的一个端部和第二导电线中上述第二端部之间施加常模电压，则该电压通过第一电感器和串联电路分压，在第一电感器的两端之间和串联电路的两端之间分别发生同一方向的预定电压。第一电感器和第二电感器互相电磁耦合，因此响应在第一电感器的两端之间发生的电压，在第二电感器的两端之间发生预定电压。这里，串联电路的一端连接在第一电感器和第二电感器之间，因此在第二电感器的两端之间发生的电压方向成为在串联电路的两端之间发生的电压方向的相反方向，它们的电压互相抵消。结果，第二电感器的另一端部和上述第二端部之间的电压小于施加在第一电感器的一个端部与上述第二端部之间的电压。
另外，在本发明第一方面的噪声抑制电路中，当第二电感器的另一端部和第二导电线上的上述第二端部之间施加了常模电压时，也与上述的说明相同，第一电感器的一个端部和上述第二端部之间的电压小于施加在第二电感器的另一端部与上述第二端部之间的电压。
这里，在本发明第一方面的噪声抑制电路中，以耦合系数k小于1为条件，设定第三电感器的电感值，以获得所希望的噪声衰减特性，因此例如关于噪声的衰减量的频率特性，得到与理想状态大致相同的特性，或者类似倾向的特性，或者局部比理想状态优异的特性。这里，理想状态指的是假设耦合系数k＝1，实现各电感L1～L3的值的最优化的状态。例如是指将L1、L2均设为相同值L0，L3也设为相同值L0的状态。
本发明第一方面的噪声抑制电路中，特别是，在设第三电感器的电感L3满足以下条件时，噪声的衰减量的频率特性得到与理想状态大致相同的特性。
L3＝k(L1·L2)1/2(1)(其中，L1第一电感器的电感，L2第二电感器的电感)特别是，在设第三电感器的电感L3满足以下条件时，噪声的衰减量的频率特性得到理想状态时没有的谐振点。从而，在比截止频率高的频率区域中局部产生比理想状态时衰减特性好的区域。
L3＞k(L1·L2)1/2，且L3≤(L1+M)(L2+M)/(L1+L2+2M)+M(2)(其中，M＝k(L1·L2)1/2，L1第一电感器的电感，L2第二电感器的电感)
特别是，在设第三电感器的电感L3满足以下条件时，噪声的衰减量的频率特性得到与理想状态时类似倾向的特性。
L3＜k(L1·L2)1/2，且L3≥0.9k(L1·L2)1/2(3)(其中，L1第一电感器的电感，L2第二电感器的电感)本发明第二方面的噪声抑制电路，抑制用第一和第二导电线传送并在这些导电线之间产生电位差的常模噪声，其中包括第一和第二电感器，串联地插入所述第一导电线且互相磁耦合；串联电路，由串联的第三电感器和第一电容器构成；第四和第五电感器，串联地插入第二导电线且互相磁耦合，串联电路的一端连接在第一电感器和第二电感器之间，另一端连接在第四电感器和第五电感器之间。并且，第一和第二电感器的耦合系数k1和第四和第五电感器的耦合系数k2小于1，且以耦合系数k1、k2小于1为条件设定第三电感器的电感值，以获得所希望的噪声衰减特性。
在本发明第二方面的噪声抑制电路中，第一和第二电感器与上述第一方面的噪声抑制电路相同，互相电磁耦合，可分别由线圈形成，也可由单一线圈形成。第四和第五电感器也可同样地构成。在用单一线圈形成第四和第五电感器时，例如，在单一线圈的中途设置连接点，将从该线圈的一个端部到连接点设为第四电感器、从线圈的另一端部到连接点设为第五电感器即可。该连接点与串联电路的另一端连接。在本发明第二方面的噪声抑制电路中，第四和第五电感器的电感可为同一值。用单一线圈形成第四和第五电感器时，例如在单一线圈的中点设置上述连接点，从而可使各电感相等。
这里，将串联电路的一端与第一和第二电感器连接的连接部分称为第一端部、与第四和第五电感器连接的另一端的连接部分称为第二端部。另外，将第一电感器的上述第一端部的相反侧的端部称为第一电感器的一个端部、第一电感器的上述第一端部侧的端部称为第一电感器的另一端部。另外，将第二电感器的上述第一端部侧的端部称为第二电感器的一个端部、第二电感器的上述第一端部的相反侧的端部称为第二电感器的另一端部。另外，将第四电感器的上述第二端部的相反侧的端部称为第四电感器的一个端部、第四电感器的上述第二端部侧的端部称为第四电感器的另一端部。另外，将第五电感器的上述第二端部侧的端部称为第五电感器的一个端部、第五电感器的上述第二端部的相反侧的端部称为第五电感器的另一端部。
在本发明第二方面的噪声抑制电路中，若在第一电感器的一个端部和第四电感器的一个端部之间施加常模电压，则该电压通过第一电感器、串联电路和第四电感器分压，在第一电感器的两端之间、串联电路的两端之间及第四电感器的两端之间分别发生预定电压。由于第一电感器和第二电感器互相电磁耦合，响应在第一电感器的两端之间发生的电压，在第二电感器的两端之间发生预定电压。同样地，由于第四电感器和第五电感器互相电磁耦合，响应在第四电感器的两端之间发生的电压，在第五电感器的两端之间发生预定电压。这里，串联电路的一端连接在第一电感器和第二电感器之间，而且另一端连接在第四电感器和第五电感器之间，因此在第二电感器的两端之间发生的电压方向与在第五电感器的两端之间发生的电压方向，成为在串联电路的两端之间发生的电压方向的相反方向，这些电压互相抵消。结果，第二电感器的另一端部和第五电感器的另一端部之间的电压小于施加在第一电感器的一个端部和第四电感器的一个端部之间的电压。
另外，在本发明第二方面的噪声抑制电路中，在第二电感器的另一端部与第五电感器的另一端部之间施加了常模电压时，也与上述的说明相同，第一电感器的一个端部和第四电感器的一个端部之间的电压小于施加在第二电感器的另一端部与第五电感器的另一端部之间的电压。
这里，在本发明第二方面的噪声抑制电路中，以耦合系数k1、k2小于1为条件，设定第三电感器的电感值，以获得所希望的噪声衰减特性，因此关于噪声的衰减量的频率特性，例如得到与理想状态大致相同的特性，或者类似倾向的特性，或者局部比理想状态优异的特性。这里，理想状态指的是假设耦合系数k1＝1、k2＝1，实现各电感L1～L5的值的最优化的状态。例如是指将L1、L2及L4、L5均设为相同值L0，L3设为L0的2倍值时的状态。
在本发明第二方面的噪声抑制电路中，特别是，在设第三电感器的电感L3满足以下条件时，噪声的衰减量的频率特性得到与理想状态大致相同的特性。
L3＝M1+M2，且M1＝k1(L1·L2)1/2(4-1)M2＝k2(L4·L5)1/2(4-2)(其中，L1第一电感器的电感，L2第二电感器的电感，L4第四电感器的电感，L5第五电感器的电感)特别是，在设第三电感器的电感L3满足以下条件时，噪声的衰减量的频率特性得到理想状态时没有的谐振点。从而，在比谐振点高的频率区域局部产生比理想状态时衰减特性好的区域。
L3＞M1+M2，且L3≤(L1+L4+M1+M2)(L2+L5+M1+M2)/{L1+L2+L4+L5+2(M1+M2)}+M1+M2 (5)(其中，M1＝k1(L1·L2)1/2，M2＝k2(L4·L5)1/2，L1第一电感器的电感，L2第二电感器的电感，L4第四电感器的电感，L5第五电感器的电感)特别是，在设第三电感器的电感L3满足以下条件时，噪声的衰减量的频率特性得到与理想状态时类似倾向的特性。
L3＜M1+M2，且L3≥0.9(M1+M2) (6)(其中，M1＝k1(L1·L2)1/2，M2＝k2(L4·L5)1/2，L1第一电感器的电感，L2第二电感器的电感，L4第四电感器的电感，L5第五电感器的电感)本发明第三方面的噪声抑制电路，抑制用第一和第二导电线传送并在这些导电线之间产生电位差的常模噪声，其中包括第一和第二电感器，串联地插入所述第一导电线且互相磁耦合；串联电路，由串联的第三电感器和第一电容器构成；第四和第五电感器，串联地插入第二导电线，且与第一和第二电感器一起互相磁耦合，串联电路的一端连接在第一电感器和第二电感器之间，另一端连接在第四电感器和第五电感器之间。并且，第一和第二电感器的耦合系数k1、第四和第五电感器的耦合系数k2、第一和第四电感器的耦合系数k3、第二和第五电感器的耦合系数k4、第一和第五电感器的耦合系数k5及第二和第四电感器的耦合系数k6均小于1，且以耦合系数k1、k2、k3、k4、k5及k6均小于1为条件，设定第三电感器的电感值，以获得所希望的噪声衰减特性。
虽然本发明第三方面的噪声抑制电路的不同点在于第一导电线上的第一和第二电感器与第二导电线上的第四和第五电感器互相磁耦合，但噪声抑制的基本操作与上述第二方面的噪声抑制电路相同。
在该第三方面的噪声抑制电路中，以耦合系数k1、k2、k3、k4、k5用k6均小于1为条件，设定第三电感器的电感值，以获得所希望的噪声衰减特性，因此关于噪声的衰减量的频率特性，例如得到与理想状态大致相同的特性，或者类似倾向的特性，或者局部比理想状态优异的特性。这里，理想状态指的是假设耦合系数k1～k6＝1，实现各电感L1～L5的值的最优化的状态。例如是指将L1、L2及L4、L5均设为相同值L0，L3设为L0的4倍值时的状态。
本发明第三方面的噪声抑制电路中，特别是，在设第三电感器的电感L3满足以下条件时，噪声的衰减量的频率特性得到与理想状态大致相同的特性。
L3＝M1+M2+M5+M6，且
M1＝k1(L1·L2)1/2(7-1)M2＝k2(L4·L5)1/2(7-2)M5＝k5(L1·L5)1/2(7-3)M6＝k6(L2·L4)1/2(7-4)(其中，L1第一电感器的电感，L2第二电感器的电感，L4第四电感器的电感，L5第五电感器的电感)特别是，在设第三电感器的电感L3满足以下条件时，噪声的衰减量的频率特性得到理想状态时没有的谐振点。从而，在比谐振点高的频率区域局部产生比理想状态时衰减特性好的区域。
L3＞M1+M2+M5+M6，且L3≤(L1+L4+M1+M2+2M3+M5+M6)(L2+L5+M1+M2+2M4+M5+M6)/{L1+L2+L4+L5+2(M1+M2+M3+M4+M5+M6)}+M1+M2+M5+M6 (8)(其中，M1＝k1(L1·L2)1/2，M2＝k2(L4·L5)1/2，M5＝k5(L1·L5)1/2，M6＝k6(L2·L4)1/2，L1第一电感器的电感，L2第二电感器的电感，L4第四电感器的电感，L5第五电感器的电感)特别是，在设第三电感器的电感L3满足以下条件时，噪声的衰减量的频率特性得到与理想状态时类似倾向的特性。
L3＜M1+M2+M5+M6，且L3≥0.9(M1+M2+M5+M6) (9)(其中，M1＝k1(L1·L2)1/2，M2＝k2(L4·L5)1/2，M5＝k5(L1·L5)1/2，M6＝k6(L2·L4)1/2，L1第一电感器的电感，L2第二电感器的电感，L4第四电感器的电感，L5第五电感器的电感)再有，各方面的噪声抑制电路中，作为第一导电线、第二导电线的例，除了有单相2线式电力线中的各导电线以外，还有现在往往用于电力供给的单相3线式电力线的3线中的2线。
依据本发明各方面的噪声抑制电路，可在宽的频率范围抑制噪声，且可小型化。特别是，以耦合系数小于1为条件，将串联电路中的电感L3设定为适当的值，因此关于噪声的衰减量的频率特性，例如得到与理想状态大致相同的特性，或者类似倾向的特性，或者局部比理想状态时优异的特性。
附图的简单说明图1A是本发明实施例1的噪声抑制电路的第一结构例的电路图。
图1B是本发明实施例1的噪声抑制电路的第二结构例的电路图。
图2是第一和第二电感器的实际结构例的示图。
图3是用以求出本发明实施例1的噪声抑制电路的特性的第一模拟用的电路结构示图。
图4是第一模拟结果的特性图。
图5是用以求出本发明实施例1的噪声抑制电路的特性的第二模拟用的电路结构示图。
图6是第二模拟结果的特性图。
图7是用以求出本发明实施例1的噪声抑制电路的特性的第三模拟用的电路结构示图。
图8是第三模拟结果的特性图。
图9A是本发明实施例2的噪声抑制电路的第一结构例的电路图。
图9B是本发明实施例2的噪声抑制电路的第二结构例的电路图。
图10是第一和第二电感器以及第五和第六的电感器的实际结构例的示图。
图11A是本发明实施例2的噪声抑制电路第一变形例的电路图。
图11B是本发明实施例2的噪声抑制电路第二变形例的电路图。
图12是用以求出本发明实施例2的噪声抑制电路的特性的模拟用的电路结构示图。
图13是本发明实施例2的噪声抑制电路中的衰减特性的模拟结果的特性图。
图14是对于耦合系数的测定方法的说明图。
图15A是本发明实施例3的噪声抑制电路第一结构例的电路图。
图15B是本发明实施例3的噪声抑制电路第二结构例的电路图。
图16是对本发明实施例3的噪声抑制电路中的各电感器间的耦合系数的说明图。
图17是表示本发明实施例3的噪声抑制电路的衰减特性的模拟结果的特性图。
图18是表示图17的模拟用噪声抑制电路的等效电路的电路图。
本发明的最佳实施方式以下，参照附图详细说明本发明实施方式。
实施例1首先，就本发明实施例1的噪声抑制电路进行说明。本实施例的噪声抑制电路是抑制通过2根导电线传送并在这些导电线之间产生电位差的常模(差模)噪声的电路。
图1A、1B示出本实施例的噪声抑制电路的第一和第二结构例。该噪声抑制电路包括一对端子1a、1b；另一对端子2a、2b；连接端子1a、2a之间的第一导电线3；以及连接端子1b、2b之间的第二导电线4。噪声抑制电路还具备串联地插入第一导电线3的第一和第二电感器51、52。噪声抑制电路还具备由串联的第三电感器53和第一电容器14构成的串联电路15。串联电路15的一端连接在第一电感器51和第二电感器52之间，另一端与第二导电线4连接。
这里，将串联电路15的一端与第一和第二电感器51、52连接的连接部分称为第一端部P1，与第二导电线4连接的另一端的连接部分称为第二端部P2。另外，将第一电感器51的第一端部P1的相反侧的端部称为第一电感器51的一个端部，第一电感器51的第一端部P1侧称为第一电感器51的另一端部。另外，将第二电感器52的第一端部P1侧称为第二电感器52的一个端部，第二电感器52的第一端部P1的相反侧的端部称为第二电感器52的另一端部。
在串联电路15中，第三电感器53设有绕在磁芯13b的线圈13a。串联电路15中，第一电容器14作为使频率在预定值以上的常模信号通过的高通滤波器起作用。
再有，在串联电路15内，第三电感器53和第一电容器14的位置关系并无特别地限定。图1A是第三电感器53和第一电容器14中第三电感器53配置在靠近第一端部P1的位置、第一电容器14配置在靠近第二端部P2的位置的结构例。图1B是相反地第一电容器14配置在靠近第一端部P1的位置、第三电感器53配置在靠近第二端部P2的位置的结构例。
第一和第二电感器51、52互相电磁耦合。第一电感器51设有绕在磁芯12a的线圈11a。第二电感器52设有绕在磁芯12b的线圈11b。另外，图中各线圈上标记的黑圆点表示该线圈的极性、卷绕方向。如图所示，第一和第二电感器51、52的极性为同一方向。
第一和第二电感器51、52可这样分别由线圈11a、11b形成，如图2所示，也可由单一线圈11形成。线圈11卷绕在磁芯12。另外，图2中省略了第一和第二电感器51、52以外的电路的图示。
用单一线圈形成第一和第二电感器51、52时，如图2所示，例如可在单一线圈11的中途设置连接点(第一端部P1)，从该线圈11的一个端部到连接点的线圈11a作为第一电感器51。同样地，可将从线圈11的另一端部到连接点的线圈11b作为第二电感器52。在该连接点上连接串联电路15的一端。
第一和第二电感器51、52的电感最好为同一值。当用单一线圈11形成第一和第二电感器51、52时，例如通过在单一线圈11的中点设置上述连接点，能够使各电感相等。
这里，如上所述，第一和第二电感器51、52互相电磁耦合，其耦合系数k理想为1。但是，实际上不能实现耦合系数为1，即使耦合状态比较良好状态，也为0.998等的值。而且，芯的材料、匝数、卷绕方式等影响耦合系数，在耦合状态较差时会下降至0.4左右。例如匝数越少，耦合系数就越容易变小。另外，磁芯的导磁率越小，耦合系数就越容易变小。这时，若将耦合系数看作1而确定各电路元件的值，则发生不能得到当初期待的衰减量的问题。
因而各电路元件的值最好根据实际耦合系数的值来确定。在本实施例的噪声抑制电路中，考虑到第一和第二电感器51、52的耦合系数k的值实际上小于1的情况，特别以耦合系数k小于1为条件，根据实际耦合系数k的值对应的值设定第三电感器53的电感L3，以获得所希望的噪声衰减特性。另外，对于耦合系数的下降导致的衰减特性的变化及考虑了该变化的电感L3的值的确定方法，将在后面详述。
接着，就本实施例的噪声抑制电路的作用进行说明。这里基于图1A的结构例进行说明。首先，如图1A所示，就在端子1a、1b之间施加了常模的电压Vi的场合进行说明。此时，在第一电感器51的一个端部和第二端部P2之间被施加电压Vi。该电压Vi通过第一电感器51和串联电路15分压，在第一电感器51的两端之间和串联电路15的两端之间分别发生同一方向的预定电压。另外，图中的箭头表示其前端为高电位。由于第一电感器51和第二电感器52互相电磁耦合，响应在第一电感器51的两端之间发生的电压，在第二电感器52的两端之间发生预定电压。这里，由于串联电路15的一端连接在第一电感器51和第二电感器52之间，在第二电感器52的两端之间发生的电压方向与在串联电路15的两端之间发生的电压方向相反，这些电压互相抵消。结果，第二电感器52的另一端部和第二端部P2之间的电压，即端子2a、2b之间的电压Vo小于施加在第一电感器51的一个端部和第二端部P2之间的电压Vi。
另外，本实施例中，在端子2a、2b之间施加了常模电压的场合也与上述的说明相同，端子1a、1b之间的电压小于施加在端子2a、2b之间的电压。这样，依据本实施例的噪声抑制电路，在端子1a、1b施加了常模噪声与在端子2a、2b施加了常模噪声的任一场合，都能抑制常模噪声。
接着，特别是对理想状态下的作用进行说明。这里，本实施例的噪声抑制电路中，理想状态指的是假定第一和第二电感器51、52的耦合系数k＝1，实现各元件值的最优化的状态。这里特别将第一和第二电感器51、52的电感L1、L2均设为相同值L0，且第三电感器53的电感L3也设为相同值L0。假定电容器14的阻抗为零。
此时，若在端子1a、1b之间施加了常模电压Vi，则该电压Vi由第一电感器51和第三电感器53分压，在第一电感器51的两端之间和第三电感器53的两端之间分别发生同一方向的1/2Vi的电压。响应在第一电感器51的两端之间发生的电压1/2Vi，在第二电感器52的两端之间也发生电压1/2Vi。结果，端子2a、2b之间的电压Vo因第二电感器52的两端之间的电压1/2Vi和第三电感器53的两端之间的电压1/2Vi为相反方向而抵消，理论上成为零。另外，在端子2a、2b之间施加了常模电压Vi时，也与上述说明相同，端子1a、1b之间的电压理论上成为零。
这里，考虑上述的那样第一和第二电感器51、52的电感L1、L2及第三电感器53的电感L3的各电感均为L0而相等的场合。这可通过例如将第一和第二电感器51、52的线圈11a、11b及第三电感器53的线圈13a的各线圈相等来实现。此时，线圈的电感与匝数平方成比例，因此线圈11a、11b合在一起的全体线圈11的电感成为第三电感器53的电感L3的4倍。换言之，第三电感器53的电感L3成为线圈11的电感的1/4。如此，在理想状态下第三电感器53成为小电感。
接着，根据以下的第一模拟结果具体说明耦合系数下降导致的衰减特性的变化。图3示出在第一模拟中使用的噪声抑制电路的等效电路。另外，Ra、Rb设定为输入/输出阻抗。例如，Ra相当于电源系统侧的输入/输出阻抗，Rb相当于设备侧的输入/输出阻抗。在该模拟中将Rb侧设定为测定设备侧。图3中在各电路标记附近记录模拟中使用的各电路元件的元件值。如图所示，将第一和第二电感器51、52的电感L1、L2及第三电感器53的电感L3均设定为相同值(1μH)。在这样的电路中，计算了将第一和第二电感器51、52的耦合系数k的值从理想值的1开始逐渐降低到0.8时的衰减特性。
图4示出该模拟结果。图中以图表方式示出噪声抑制电路的常模噪声的衰减量的频率特性。另外，图4中横轴表示频率(Hz)、纵轴表示增益(gain)(dB)。增益越小即负方向的增益绝对值越大，噪声的衰减量就越大。图4中用标记61表示的线为耦合系数k＝1时；用标记62表示的线为耦合系数k＝0.998时；用标记标记63表示的线为耦合系数k＝0.98时；用标记64表示的线为耦合系数k＝0.9时；用标记65表示的线为耦合系数k＝0.8时的各模拟结果。
由图4在理想状态(k＝1)得到无衰减极的衰减特性，与此相比，在k小于1时产生衰减极62A～65A。该衰减极相当于由第一和第二电感器51、52的互感、第三电感器53和第一电容器14形成的谐振点。该谐振点在耦合系数k的值越低时，越向低频侧偏移。从而，发生耦合系数k的值越低就在谐振点的高频侧越不能得到与理想状态相比当初期待的衰减量的问题。
于是，在本实施例的噪声抑制电路中，即使耦合系数k小于1，通过将第三电感器53的电感L3的值根据耦合系数k的值进行调整，衰减特性上也获得与理想状态大致相同的特性或者类似倾向的特性。或者，通过在任意频率上制作谐振点，获得在局部比理想状态优异的特性。
接着，根据以下的第二模拟结果具体说明该电感L3的值导致的衰减特性的变化。图5示出第二模拟中使用的噪声抑制电路的等效电路。该电路中，设耦合系数k＝0.8，计算了改变电感L3的值为各种值时的衰减特性。其它电路元件的值与图3的电路相同。
图6表示其模拟结果。与图4同样，图中以图表方式示出常模噪声的衰减量的频率特性。图6中为比较而示出理想状态(k＝1、L3＝1μH)下的计算结果。图6中用标记70表示的线为理想状态时；用标记71表示的线为L3＝8.0μH时；用标记72表示的线为L3＝0.81μH时；用标记73表示的线为L3＝0.801μH时；用标记74表示的线为L3＝0.8001μH时；用标记75表示的线为L3＝0.8μH时；用标记76表示的线为L3＝0.7999μH时；用标记77表示的线为L3＝0.799μH时；用标记78表示的线为L3＝0.79μH时；用标记79表示的线为L3＝0.08μH时的各模拟结果。
由图6的模拟结果对电感L3的值和其衰减特性的关系可说明如下。首先，对L1＝L2＝L0的场合进行描述。根据电感L3的值，大致可分为以下3个条件(A)～(C)。
(A)L3＝k·L0时与图6的模拟中用标记75表示的线相符(L3＝0.8×1.0μH＝0.8μH)。这时，即使k小于1，衰减特性也获得与理想状态(k＝1.0、L3＝L0)大致相同的特性。
(B)L3＞k·L0时与图6的模拟中用标记71～74表示的线相符(L3＞0.8μH)。此时，出现理想状态时没有的谐振点。其谐振频率f0按照f0＝1/2πC(L3-k·L0)求出。表示取C(L3-k·L0)全体的平方根。C表示串联电路15的第一电容器14的电容。因而此时通过改变L3的值，可将谐振频率迁移到任意频率。当设有该谐振点时，在比截止频率高的频率区域局部产生比理想状态时衰减特性好的区域。即，也可由图6可知在比截止频率高的频率且在与理想状态的特性一致之前的频带，产生衰减特性比理想状态的特性好的区域。
此时，根据希望由上式求出的谐振频率f0为理想状态的截止频率以上的条件，电感L3的最大值最好为L3≤(1/2+3/2k)·L0(2a)。图6的模拟中用标记72～74表示的线满足该期望的条件(L3≤1.7μH)。
(C)L3＜k·L0时与图6的模拟中用标记76～79表示的线相符(L3＜0.8μH)。此时，也由图6的衰减特性可知得到与理想状态时类似倾向的特性，特别是，在某一状态之前表示与理想状态大致相同的特性，从某一频率以上开始衰减特性恶化。因此，若在与理想状态大致相同的频率范围内使用，则有利于将L3设为该条件值。
此时，电感L3的最小值根据模拟最好为L3≥0.9k(L1·L2)1/2(3a)。在图6的模拟中用标记76～78表示的线满足该期望的条件(L3≥0.72μH)。
这里，通过模拟计算出由上述式(2a)、(3a)求出的电感L3的最大值、最小值上的特性。图7示出该模拟中使用的噪声抑制电路的等效电路。在该等效电路中，将第一和第二电感器51、52的电感L1、L2均设定在L0＝10μH。另外设耦合系数k为0.8。此时，由上述式(2a)求出的电感L3的最大值成为L3＝(1/2+3/2×k)×L0＝17μH。另外，由式(3a)求出的电感L3的最小值成为L3＝0.9k×L0＝7.2μH。计算了将电感L3的值设定在这些最大值、最小值时的衰减特性。
图8示出其模拟结果。为比较而对理想状态(k＝1.0、L3＝10μH)的场合和上述条件(A)的场合(k＝0.8、L3＝k·L0＝8μH)也进行了模拟。另外，对于将电感L3设定为稍微小于上述最小值的值的7.1μH的场合进行模拟。图8中用标记81表示的线为理想状态时；用标记82表示的线为L3＝17μH时；用标记83表示的线为L3＝8μH时；用标记84表示的线为L3＝7.2μH时；用标记85表示的线为L3＝7.1μH时的各模拟结果。由图8的结果可确认上述最大值、最小值的妥当性。
以上，描述了L1＝L2的场合，但对于L1和L2不同的场合，如同以下说明。大致分为以下3个条件(A-1)、(B-1)、(C-1)。
(A-1)L3＝k(L1·L2)1/2(1)时此时，与上述条件(A)时同样，即使k小于1，衰减特性上也获得与k＝1.0时大致相同的特性。
(B-1)L3＞k(L1·L2)1/2时此时，与上述条件(B)时同样，出现k＝1.0时没有的谐振点，得到与上述条件(B)时相同的衰减特性。其谐振频率f0按照f0＝1/2πC(L3-M)，其中M＝k(L1·L2)1/2求出。表示取C(L3-M)全体的平方根。C表示串联电路15的第一电容器14的电容。此时，在比截止频率高的频率且在与理想状态的特性一致之前的频带，产生衰减特性比理想状态的特性好的区域。
此时，根据希望由上式求出的谐振频率f0为理想状态的截止频率以上的条件，电感L3的最大值最好为L3≤(L1+M)(L2+M)/(L1+L2+2M)+M(2)。
(C-1)L3＜k(L1·L2)1/2时此时，与上述条件(C)时相同，在某一状态之前表示与理想状态大致相同的特性，从某一频率以上开始衰减特性恶化。
此时，电感L3的最小值根据模拟最好为L3≥0.9k(L1·L2)1/2(3)。
如上所述，电感L3根据耦合系数k的值而设定。因此，为确定电感L3的值而需要预先测定耦合系数k的值。接着，就该耦合系数k的测定方法进行说明。
一般，2个线圈的自感L1、L2及互感M存在如下关系。
M＝k(L1·L2)1/2因而，由该式通过测定2个线圈的自感L1、L2及互感M，能够求出耦合系数k。
图14示出一例互感M的测定方法。如图14所示，在将2个线圈同相串联和反相串联的场合，分别测定La、Lb。此时，可通过下式求出互感M。另外，La、Lb表示端子之间的电感。
M＝(La-Lb)/4再有，关于这些测定方法，例如公开于Ajilent Technologies的出版物“阻抗测定手册”中。
如以上说明，依据本实施例的噪声抑制电路，以较简单的结构而不用具有大电感的线圈，能够在宽的频率范围内有效抑制常模噪声。特别是根据耦合系数k的值，由于串联电路15中的电感L3设定为适当的值，噪声的衰减量的频率特性上能够得到与理想状态大致相同的特性或者类似倾向的特性或者在局部比理想状态优异的特性。
实施例2接着，就本发明的实施例2的噪声抑制电路进行说明。上述实施例1的噪声抑制电路是仅在2根导电线3、4中的第一导电线3上插入电感器的非平衡型的电路，但本实施例的噪声抑制电路是在2根导电线3、4双方都插入电感器的平衡型的电路。
图9A、图9B表示本发明实施例2的噪声抑制电路的第一和第二结构例。图9A、图9B的噪声抑制电路在图1A、图1B的噪声抑制电路的结构上追加了第四和第五电感器54、55，其它结构与图1A、图1B的噪声抑制电路相同。第四和第五电感器54、55串联地插入第二导电线4。
这里，在本实施例的噪声抑制电路中，将串联电路15的一端与第一和第二电感器51、52连接的连接部分称为第一端部P1，与第四和第五电感器54、55连接的另一端的连接部分称为第二端部P2。另外将第一电感器51的第一端部P1的相反侧的端部称为第一电感器51的一个端部，第一电感器51的第一端部P1侧的端部称为第一电感器51的另一端部。另外将第二电感器52的第一端部P1侧称为第二电感器52的一个端部，第二电感器52的第一端部P1的相反侧的端部称为第二电感器52的另一端部。另外将第四电感器54的第二端部P2的相反侧的端部称为第四电感器54的一个端部，第四电感器54的第二端部P2侧的端部称为第四电感器54的另一端部。另外将第五电感器55的第二端部P2侧的端部称为第五电感器55的一个端部，第五电感器55的第二端部P2的相反侧的端部称为第五电感器55的另一端部。
在本实施例的噪声抑制电路中，串联电路15内第三电感器53与第一电容器14的位置关系并无特别限定。图9A是第三电感器53和第一电容器14中第三电感器53配置在靠近第一端部P1的位置、第一电容器14配置在靠近第二端部P2的位置的结构例。图9B是相反地第一电容器14配置在靠近第一端部P1的位置、第三电感器53配置在靠近第二端部P2的位置的结构例。
第四和第五电感器54、55与第一和第二电感器51、52同样，互相电磁耦合。第四电感器54设有卷绕在磁芯22a的线圈21a。第五电感器55设有卷绕在磁芯22b的线圈21b。另外，图中各线圈上标记的黑圆点表示该线圈的极性、卷绕方向。第一和第二电感器51、52与第四和第五电感器54、55的极性若能维持各线圈的关系，则可与图示的全部相反。
第四和第五电感器54、55与第一和第二电感器51、52同样，可分别由线圈22a、22b形成，但也可如图10所示用单一线圈21形成。线圈21卷绕在磁芯22。再有，图10中省略了第一和第二电感器51、52及第四和第五电感器54、55以外的电路的图示。
当第四和第五电感器54、55用单一线圈形成时，如图10所示例如可在单一线圈21的中途设置连接点(第二端部P2)，将从线圈21的一个端部到连接点为线圈21a作第四电感器54。同样地，可将从线圈21的另一端部到连接点为线圈21b作第五电感器55。该连接点上连接串联电路15的另一端。
第四和第五电感器54、55的电感与第一和第二电感器51、52的电感同样，最好为同一值。最理想的是第一和第二电感器51、52以及第四和第五电感器54、55全部的电感为同一值。当第四和第五电感器54、55用单一线圈21形成时，例如通过在单一线圈21的中点设置上述连接点，可使第四和第五电感器54、55的各电感相等。
这里，如上所述，第一和第二电感器51、52互相电磁耦合，其耦合系数k1理想为1。第四和第五电感器54、55的耦合系数k2也理想为1。但是，实际上不能实现耦合系数为1。
于是，在本实施例的噪声抑制电路中，考虑第一和第二电感器51、52的耦合系数k1及第四和第五电感器54、55的耦合系数k2的值实际小于1的情况，特别以耦合系数k1、k2小于1为条件，设定第三电感器53的电感L3为与实际耦合系数k1、k2的值对应的值，以获得所希望的噪声衰减特性。再有，对于电感L3的值的确定方法将在后面详述。
接着，就本实施例的噪声抑制电路的作用进行说明。这里，基于图9A的结构例进行说明。首先，如图1A所示，对端子1a、1b之间施加了常模电压Vi的场合进行说明。此时，在第一电感器51的一个端部与第四电感器54的一个端部之间被施加电压Vi。该电压Vi由第一电感器51、串联电路15和第四电感器54分压，在第一电感器51的两端之间、串联电路15的两端之间及第四电感器54的两端之间分别发生同一方向的预定电压。再有，图中的箭头表示其前端为高电位。
由于第一电感器51和第二电感器52互相电磁耦合，根据第一电感器51的两端之间发生的电压，在第二电感器52的两端之间发生预定电压。同样地，由于第四电感器54和第五电感器55互相电磁耦合，根据第四电感器54的两端之间发生的电压，在第五电感器55的两端之间发生预定电压。这里，串联电路15的一端连接在第一电感器51和第二电感器52之间，并且另一端连接在第四电感器54和第五电感器55之间，因此在第二电感器52的两端之间发生的电压方向和在第五电感器55的两端之间发生的电压方向为在串联电路15的两端之间发生的电压方向的相反方向，这些电压互相抵消。结果，第二电感器52的另一端部与第五电感器55的另一端部之间的电压，即端子2a、2b之间的电压Vo小于在第一电感器51的一个端部与第四电感器54的一个端部之间施加的电压Vi。
在本实施例中，端子2a、2b之间施加常模电压的场合也与上述的说明同样，端子1a、1b之间的电压小于施加在端子2a、2b之间的电压。如此，依据本实施例的噪声抑制电路，在端子1a、1b上施加常模噪声和在端子2a、2b上施加常模噪声的任一场合均可抑制常模噪声。
接着，特别对理想状态下的作用进行说明。这里，在本实施例的噪声抑制电路中，理想状态指的是假设第一和第二电感器51、52的耦合系数k1＝1、第四和第五电感器54、55的耦合系数k2＝1，实现各元件值的最优化的状态。这里特别将第一和第二电感器51、52的电感L1、L2及第四和第五电感器54、55的电感L4、L5的各电感均设为相同值L0，设第三电感器53的电感L3为L0的2倍值。假设电容器14的阻抗为零。
这时，若在端子1a、1b之间施加常模电压Vi，则该电压Vi由第一电感器51、串联电路15和第四电感器54分压，在第一电感器51的两端之间以及在第四电感器54的两端之间分别发生1/4Vi的电压，并在串联电路15的两端之间发生1/2Vi的电压。响应在第一电感器51的两端之间发生的电压1/4Vi，在第二电感器52的两端之间也发生电压1/4Vi。同样地，响应在第四电感器54的两端之间发生的电压1/4Vi，在第五电感器55的两端之间也发生电压1/4Vi。结果，端子2a、2b之间的电压Vo因第二电感器52的两端之间的电压1/4Vi、第五电感器55的两端之间的电压1/4Vi及第三电感器53的两端之间的电压1/2Vi抵消而理论上成为零。另外，在端子2a、2b之间施加常模电压Vi的场合也与上述的说明同样，端子1a、1b之间的电压理论上成为零。
这里，实际上耦合系数k1、k2的值小于1，因此在本实施例的噪声抑制电路中，即使耦合系数k1、k2小于1，通过根据耦合系数k1、k2的值调整第三电感器53的电感L3的值，衰减特性上可得到与理想状态大致相同的特性或者类似倾向的特性。或者，通过在任意频率上制作谐振点，得到在局部比理想状态优异的特性。
图11A、图11B示出图9A、图9B所示的平衡型的噪声抑制电路的变形例。具体地说，是可比图9A、图9B的噪声抑制电路进一步提高平衡度的变形例。再有，与图9A、图9B的噪声抑制电路相比，图11A、11B的噪声抑制电路仅串联电路15的部分不同，其它电路部分相同而省略图示。特别是，与图9A、图9B所示的由第三电感器53和第一电容器14构成的串联电路15相比，图11A的噪声抑制电路成为用具有第一电容器14的2倍容量的2个电容器14a、14b挟持第三电感器53的结构。此时，图11A的电路中的第三电感器53的电感L3与图9A、图9B所示的第三电感器53相同。另外，与图9A、图9B所示的串联电路15相比，图11B的噪声抑制电路成为第一电容器14为原来容量且用具有第三电感器53的一半电感的2个电感器53a、53b挟持该第一电容器14的结构。通过采用这些结构，可比图9A、图9B的噪声抑制电路进一步提高平衡度。
接着，根据以下的模拟结果具体说明该电感L3的值导致的衰减特性的变化。图12示出该模拟中使用的噪声抑制电路的等效电路。再有，Ra、Rb是作为输入/输出阻抗而设定的。该电路中，设耦合系数k1＝k2＝0.8，计算了改变电感L3的值为各种值时的衰减特性。将第一和第二电感器51、52的电感L1、L2以及第四和第五电感器54、55的电感L4、L5均设定为相同值(L0＝10μH)。
图13示出其模拟结果。与图6同样，以图表方式示出常模噪声的衰减量的频率特性。图13中为比较而示出理想状态(k＝1、L3＝2L0＝20μH)下的计算结果。图13中用标记91表示的线为理想状态时；用标记92表示的线为L3＝34μH时；用标记93表示的线为L3＝20μH时；用标记94表示的线为L3＝16.1μH时；用标记95表示的线为L3＝16μH时；用标记96表示的线为L3＝15.9μH时；用标记97表示的线为L3＝14.4μH时的各模拟结果。
由图13的模拟结果对电感L3的值和其衰减特性的关系可说明如下。根据电感L3的值，大致可分为以下3个条件(A)～(C)。
(A)L3＝M1+M2时其中，M1＝k1(L1·L2)1/2(4-1)M2＝k2(L4·L5)1/2(4-2)在图13的模拟中，与用标记95表示的线相符(L3＝16μH)。此时，即使k小于1，衰减特性上也得到与理想状态(k＝1.0，L3＝2L0)大致相同的特性。
(B)L3＞M1+M2时在图13的模拟中，与用标记92～94表示的线相符(L3＞16μH)。此时，出现理想状态时没有的谐振点。其谐振频率f0按照f0＝1/2πC(L3-M1-M2)求出。表示取C(L3-M1-M2)全体的平方根。C表示串联电路15的第一电容器14的电容。此时，通过改变L3的值，可将谐振频率偏移到任意频率。当设置了该谐振点时，比截止频率高的频率区域局部产生比理想状态时衰减特性好的区域。即，由图13可知在比截止频率高的频率且在与理想状态的特性一致之前的频带，产生衰减特性比理想状态的特性好的区域。
此时，根据希望由上式求出的谐振频率f0为理想状态的截止频率以上的条件，电感L3的最大值最好为L3≤(L1+L4+M1+M2)(L2+L5+M1+M2)/{L1+L2+L4+L5+2(M1+M2)}+M1+M2(5)。图13的模拟中，用标记92表示的线表示由该式求出的最大值上的特性(L3＝34μH)。
(C)L3＜M1+M2时在图13的模拟中，与用标记96、97表示的线相符(L3＜16μH)。此时，由图13的衰减特性可知，得到与理想状态时类似倾向的特性，特别是，在某一状态之前表示与理想状态大致相同的特性，从某一频率以上开始衰减特性恶化。因此，如果在与理想状态大致相同的频率范围内使用，就有利于将L3设成该条件值。在这种情况下，电感L3的最小值根据模拟最好为L3≥0.9(M1+M2) (6)。在图13的模拟中，用标记97表示的线表示由该式求出的最小值上的特性(L3＝14.4μH)。
如以上说明，依据本实施例的噪声抑制电路，由于采用第一和第二导电线3、4上分别插入电感器，并使第一和第二导电线3、4的阻抗特性平衡的结构，可提高线间的平衡度。特别是，根据耦合系数k1、k2的值，串联电路15中的电感L3设定为适当的值，因此噪声的衰减量的频率特性上能够得到与理想状态大致相同的特性或者类似倾向的特性或者局部比理想状态优异的特性。本实施例的其它结构、作用及效果与实施例1相同。
实施例3接着，就本发明实施例3的噪声抑制电路进行说明。图15A、图15B是本发明实施例3的噪声抑制电路的第一和第二结构例。与上述实施例2的图9A、图9B的噪声抑制电路的结构相比，图15A、图15B的各噪声抑制电路中第一和第二电感器51、52和第四和第五电感器54、55互相磁耦合。除耦合关系不同以外，基本结构及其噪声抑制的动作与图9A、图9B的噪声抑制电路相同。
第一和第二电感器51、52和第四和第五电感器54、55中，构成它们的各线圈例如互相卷绕在同一磁芯12上，从而互相磁耦合。其中，磁芯12可为分割芯。另外，在图15A、图15B中各线圈上标记的黑圆点表示其线圈极性、卷绕方向。第一和第二电感器51、52和第四和第五电感器54、55的极性如果维持各线圈间的关系，也与图示的全部相反。
这里，如图16所示，对于本实施例的噪声抑制电路，定义第一和第二电感器51、52之间的耦合系数为k1；第四和第五电感器54、55之间的耦合系数为k2；第一和第四电感器51、54之间的耦合系数为k3；第二和第五电感器52、55之间的耦合系数为k4；第一和第五电感器51、55之间的耦合系数为k5；第二和第四电感器52、54之间的耦合系数为k6。在该噪声抑制电路中，第一和第二电感器51、52和第四和第五电感器54、55全部互相磁耦合，各耦合系数k1～k6的值理想为1。但是，实际上不能实现耦合系数为1。
于是，在本实施例的噪声抑制电路中，考虑各电感器间的耦合系数k1～k6的值实际小于1的情况，特别以耦合系数k1～k6小于1为条件，设定第三电感器53的电感L3为与实际耦合系数k1～k6的值对应的值，以获得所希望的噪声衰减特性。
这里，在本实施例的噪声抑制电路中，理想状态指的是假设各电感器间的耦合系数k1～k6＝1，实现各元件值的最优化的状态。这里，将第一和第二电感器51、52的电感L1、L2以及第四和第五电感器54、55的电感L4、L5的各电感均设为相同值L0，并将第三电感器53的电感L3设为L0的4倍值的状态作为理想状态。
在本实施例的噪声抑制电路中，如以下说明即使耦合系数k1～k6小于1，通过根据耦合系数k1～k6的值调整第三电感器53的电感L3的值，衰减特性上也得到与理想状态大致相同的特性或者类似倾向的特性。或者，通过在任意频率上制作谐振点，得到局部比理想状态优异的特性。
通过以下的模拟的结果更具体说明该电感L3的值导致的衰减特性的变化。图18示出该模拟中使用的噪声抑制电路的等效电路。另外，Ra、Rb设定为输入/输出阻抗。该电路中，设耦合系数k1～k6＝0.8，与上述实施例2同样，计算了改变电感L3的值为各种值时的衰减特性。第一和第二电感器51、52的电感L1、L2以及第四和第五电感器54、55的电感L4、L5均设定为相同值(L1、L2、L4、L5＝L0＝5μH)。
图17表示其模拟结果。与图6同样，图中以图表方式示出常模噪声的衰减量的频率特性。图17中，用标记101表示的线为L3＝34μH时；用标记102表示的线为L3＝20μH时；用标记103表示的线为L3＝16.1μH时；用标记104表示的线为L3＝16μH时；用标记105表示的线为L3＝15.9μH时；用标记106表示的线为L3＝14.4μH时的各模拟结果。
与上述实施例2同样，由图17的模拟结果对电感L3的值和其衰减特性的关系可说明如下。根据电感L3的值，大致可分为以下3个条件(A)～(C)。
(A)L3＝M1+M2+M5+M6时其中，M1＝k1(L1·L2)1/2(7-1)
M2＝k2(L4·L5)1/2(7-2)M5＝k5(L1·L5)1/2(7-3)M6＝k6(L2·L4)1/2(7-4)在图17的模拟中，与用标记104表示的线相符(L3＝16μH)。此时，即使k小于1，衰减特性上也得到与理想状态大致相同的特性。虽然未图示理想状态的衰减特性，但用标记104表示的线大致重叠。这里的理想状态指的是图18的等效电路中设k1～k6＝1.0、L3＝4L0＝20μH的情况。
(B)L3＞M1+M2+M5+M6时在图17的模拟中，与用标记101～103表示的线相符(L3＞16μH)。此时，出现理想状态时没有的谐振点。其谐振频率f0按照f0＝1/2πC(L3-M1-M2-M5-M6)求出。表示取C(L3-M1-M2-M5-M6)全体的平方根。C表示串联电路15的第一电容器14的电容。此时，通过改变L3的值，可将谐振频率偏移到任意频率。当设置了该谐振点时，比截止频率高的频率区域局部产生比理想状态时衰减特性好的区域。即，由图17可知在比截止频率高的频率且在与理想状态的特性一致之前的频带，产生衰减特性比理想状态的特性好的区域。
此时，根据希望由上式求出的谐振频率f0为理想状态的截止频率以上的条件，电感L3的最大值最好为L3≤(L1+L4+M1+M2+2M3+M5+M6)(L2+L5+M1+M2+2M4+M5+M6)/{L1+L2+L4+L5+2(M1+M2+M3+M4+M5+M6)}+M1+M2+M5+M6(8)。
在图17的模拟中，用标记101表示的线表示由该式求出的最大值上的特性(L3＝33μH)。
(C)L3＜M1+M2+M5+M6时在图17的模拟中，与用标记105、106表示的线相符(L3＜16μH)。此时，由图17的衰减特性可知，得到与理想状态时类似倾向的特性，特别是，在某一状态之前表示与理想状态大致相同的特性，从某一频率以上开始衰减特性恶化。因此，如果在与理想状态大致相同的频率范围内使用，就有利于将L3设成该条件值。
在这种情况下，若考虑电感L3的最小值为模拟结果，则最好为L3≥0.9(M1+M2+M5+M6) (9)。在图17的模拟中，用标记106表示的线表示由该式求出的最小值上的特性(L3＝14.4μH)。
再有，各实施例的噪声抑制电路可用作减小电力变换电路发生的波纹电压或噪声的部件，或者减小电力线通信中电力线上的噪声或防止室内电力线上的通信信号泄漏到室外电力线的部件。
权利要求
1.一种噪声抑制电路，抑制用第一和第二导电线传送，并在这些导电线之间产生电位差的常模噪声，其特征在于包括第一和第二电感器，串联地插入所述第一导电线且互相磁耦合；串联电路，由串联的第三电感器和第一电容器构成，其一端连接在所述第一电感器和所述第二电感器之间，另一端与所述第二导电线连接，所述第一和第二电感器的耦合系数k小于1，且以所述耦合系数k小于1为条件设定所述第三电感器的电感值，以获得所希望的噪声衰减特性。
2.如权利要求1所述的噪声抑制电路，其特征在于所述第三电感器的电感L3满足以下条件L3＝k(L1·L2)1/2(1)其中，L1第一电感器的电感，L2第二电感器的电感。
3.如权利要求1所述的噪声抑制电路，其特征在于所述第三电感器的电感L3满足以下条件L3＞k(L1·L2)1/2，且L3≤(L1+M)(L2+M)/(L1+L2+2M)+M(2)其中，M＝k(L1·L2)1/2，L1第一电感器的电感，L2第二电感器的电感。
4.如权利要求1所述的噪声抑制电路，其特征在于所述第三电感器的电感L3满足以下条件L3＜k(L1·L2)1/2，且L3≥0.9k(L1·L2)1/2(3)其中，L1第一电感器的电感，L2第二电感器的电感。
5.一种噪声抑制电路，抑制用第一和第二导电线传送，并在这些导电线之间产生电位差的常模噪声，其特征在于包括第一和第二电感器，串联地插入所述第一导电线且互相磁耦合；串联电路，由串联的第三电感器和第一电容器构成；第四和第五电感器，串联地插入所述第二导电线且互相磁耦合，所述串联电路的一端连接在所述第一电感器和所述第二电感器之间，另一端连接在所述第四电感器和所述第五电感器之间，所述第一和第二电感器的耦合系数k1和所述第四和第五电感器的耦合系数k2小于1，且以所述耦合系数k1、k2小于1为条件设定所述第三电感器的电感值，以获得所希望的噪声衰减特性。
6.如权利要求5所述的噪声抑制电路，其特征在于所述第三电感器的电感L3满足以下条件L3＝M1+M2，且M1＝k1(L1·L2)1/2(4-1)M2＝k2(L4·L5)1/2(4-2)其中，L1第一电感器的电感，L2第二电感器的电感，L4第四电感器的电感，L5第五电感器的电感。
7.如权利要求5所述的噪声抑制电路，其特征在于所述第三电感器的电感L3满足以下条件L3＞M1+M2，且L3≤(L1+L4+M1+M2)(L2+L5+M1+M2)/{L1+L2+L4+L5+2(M1+M2)}+M1+M2(5)其中，M1＝k1(L1·L2)1/2，M2＝k2(L4·L5)1/2，L1第一电感器的电感，L2第二电感器的电感，L4第四电感器的电感，L5第五电感器的电感。
8.如权利要求5所述的噪声抑制电路，其特征在于所述第三电感器的电感L3满足以下条件L3＜M1+M2，且L3≥0.9(M1+M2)(6)其中，M1＝k1(L1·L2)1/2，M2＝k2(L4·L5)1/2，L1第一电感器的电感，L2第二电感器的电感，L4第四电感器的电感，L5第五电感器的电感。
9.一种噪声抑制电路，抑制用第一和第二导电线传送，并在这些导电线之间产生电位差的常模噪声，其特征在于包括第一和第二电感器，串联地插入所述第一导电线且互相磁耦合；串联电路，由串联的第三电感器和第一电容器构成；第四和第五电感器，串联地插入所述第二导电线且与所述第一和第二电感器一起互相磁耦合，所述串联电路的一端连接在所述第一电感器和第二电感器之间，另一端连接在所述第四电感器和第五电感器之间，所述第一和第二电感器的耦合系数k1、所述第四和第五电感器的耦合系数k2、所述第一和第四电感器的耦合系数k3、所述第二和第五电感器的耦合系数k4、所述第一和第五电感器的耦合系数k5及所述第二和第四电感器的耦合系数k6均小于1，且以所述耦合系数k1、k2、k3、k4、k5及k6均小于1为条件，设定所述第三电感器的电感值，以获得所希望的噪声衰减特性。
10.如权利要求9所述的噪声抑制电路，其特征在于所述第三电感器的电感L3满足以下条件L3＝M1+M2+M5+M6，且M1＝k1(L1·L2)1/2(7-1)M2＝k2(L4·L5)1/2(7-2)M5＝k5(L1·L5)1/2(7-3)M6＝k6(L2·L4)1/2(7-4)其中，L1第一电感器的电感，L2第二电感器的电感，L4第四电感器的电感，L5第五电感器的电感。
11.如权利要求9所述的噪声抑制电路，其特征在于所述第三电感器的电感L3满足以下条件L3＞M1+M2+M5+M6，且L3≤(L1+L4+M1+M2+2M3+M5+M6)(L2+L5+M1+M2+2M4+M5+M6)/{L1+L2+L4+L5+2(M1+M2+M3+M4+M5+M6)}+M1+M2+M5+M6(8)其中，M1＝k1(L1·L2)1/2，M2＝k2(L4·L5)1/2，M5＝k5(L1·L5)1/2，M6＝k6(L2·L4)1/2，L1第一电感器的电感，L2第二电感器的电感，L4第四电感器的电感，L5第五电感器的电感。
12.如权利要求9所述的噪声抑制电路，其特征在于所述第三电感器的电感L3满足以下条件L3＜M1+M2+M5+M6，且L3≥0.9(M1+M2+M5+M6)(9)其中，M1＝k1(L1·L2)1/2，M2＝k2(L4·L5)1/2，M5＝k5(L1·L5)1/2，M6＝k6(L2·L4)1/2，L1第一电感器的电感，L2第二电感器的电感，L4第四电感器的电感，L5第五电感器的电感。
全文摘要
本发明实现可在宽的频率范围内抑制噪声，且可小型化的噪声抑制电路。噪声抑制电路包括串联地插入第一导电线(3)的第一和第二电感器(51、52)；由串联的第三电感器(53)和第一电容器(14)构成的串联电路(15)。串联电路(15)的一端连接在第一电感器(51)和第二电感器(52)之间，另一端与第二导电线(4)连接。第一电感器(51)和第二电感器(52)的耦合系数k小于1，通过根据耦合系数k的值调整第三电感器(53)的电感(L3)的值，衰减特性上得到与理想状态大致相同的特性或者类似倾向的特性。
文档编号H02H9/04GK1938925SQ20058001005
公开日2007年3月28日 申请日期2005年1月31日 优先权日2004年3月31日
发明者铃木满成 申请人:Tdk株式会社