专利名称：智能功率模块ipm的保护电路的制作方法
技术领域：
本实用新型属于电子电路技术领域，涉及电子元器件的连接电路，特别涉 及一种智能功率模块IPM的保护电路。
背景技术：
智能功率模块IPM由高速、低损耗的IGBT模块和优选的门级驱动及保护电 路构成，集逻辑控制、功率放大和检测保护电路于一体。不仅使用起来方便、 减小了系统的体积、縮短了开发时间，也大大增强了系统的可靠性，适应了^ 今功率器件的发展方向——模块化、复合化的功率集成电路PIC。目前在变频 调速、运动控制、开关电源等领域得到了越来越广泛的应用。IPM自身带有诸 如短路、过热、欠压等检测保护功能，它可以在发生任一故障时，封锁门极驱 动并输出故障信号。但是某些IPM自身不能对故障信号进行锁存，即IPM自身 的保护是非持续性的，它会在持续一定时间后重新开放门极驱动。如果故障持 续时间U结束后故障源仍旧没有排除，IPM就会重复自动保护的过程，并如此 反复动作。由于短路、过热保护动作属于非常恶劣的运行状况，对IPM模块的 使用寿命有不利影响，应避免其反复动作。可见，要使IPM真正安全、可靠运 行，需要对它辅助外围保护电路。现有对智能功率模块IPM的保护方式一般采 用计数器作为IPM模块的外围保护电路，该电路的不足在于对偶尔的一、两 次故障信号也进行累计，这样会造成计数器所锁存的信号有可能并不是连续的 故障信号，而是对运行过程中偶尔出现的非连续的故障信号长时间累计的结果，
这将影响到IPM的正常运行。 本
实用新型内容
本实用新型的目的在于针对某些智能功率模块IPM对自身故障信号不具有 锁存功能的缺陷及现有IPM外围保护技术的不足，提出一种新的IPM的外围保 护电路，实现对IPM的可靠保护，提高电路的可靠性。本实用新型采用基本RS 触发器锁存IPM的故障信号，并用基本RS触发器的输出封锁IPM门极驱动信号 为IPM提供硬件保护，其技术实现方案是所述的保护电路包括光电隔离电路、 与门逻辑电路、四与非门集成电路、基本RS触发器的防竞争电路、延时及抗千 扰电路、带输出使能控制端的接口电路。所述光电隔离电路、与门逻辑电路、 四与非门集成电路、带输出使能控制端的接口电路依次连接，延时及抗干扰电 路和与门逻辑电路连接，基本RS触发器的防竞争电路和四与非门集成电路连 接。IPM故障信号首先经过光电隔离电路隔离，之后送给与门逻辑电路相与， 相与后的输出送给四与非门集成电路锁存；其次将锁存信号输出给带输出使能 控制端的接口电路，以封锁IPM的门极驱动信号，实现对IPM的保护。
所述与门逻辑电路包括理论与门逻辑电路和篏位电路，所述理论与门逻辑 电路由上拉电阻R1和多个并接的二极管组成，二极管的数目与需要锁存的故障 信号的数目相同；所述篏位电路由一个下拉二极管和下拉电阻R2组成，篏位电 路和理论与门逻辑电路的输出0utl相连接。
所述延时及抗干扰电路由RC电路组成，此RC电路中的电阻和与门逻辑电 路的下拉电阻R2为同一个电阻，该电路用于防止上电瞬间或偶尔几次的IPM故 障信号触发RS触发器。
所述四与非门集成电路中的两个与非门NAND1、 NAND2构成本发明的基本RS触发器，所述基本RS触发器输入端1A与篏位电路的输出Out2连接，输入 端2B和基本RS触发器的防竞争电路连接，输出端1Y和带输出使能控制端的接 口电路连接。
所述基本RS触发器的防竞争电路由RC延时电路组成。
本实用新型的特点是采用带有防竞争电路的基本RS触发器锁存IPM的故 障信号并用基本RS触发器的输出封锁IPM门极驱动信号，为IPM提供硬件保护。 当IPM连续多次输出故障信号以致延时及抗干扰电路中的电容充分充电，将与 门逻辑电路的输出拉到逻辑O的电平范围之内时，基本RS触发器对故障信号进 行锁存，进而封锁IPM的门极驱动信号，停止IPM的工作，达到对IPM保护的 目的，提高电路的可靠性。
本实用新型的延时及抗干扰电路对偶尔几次的故障信号不进行锁存，对间 隔很长时间的故障信号不具有记忆功能，克服了采用计数器累计故障信号次数 以控制门极驱动信号方法的弊端；电路采用基本RS触发器锁存故障信兮，适用 于不含计数器的电路系统中；所采用与门逻辑电路结构简单，价格低廉，容易 实现扩展，以用于对其它外围检测保护电路的输出信号进行锁存。
图1是本实用新型实施例的电路方框图。 图2是本实用新型实施例的电路原理图。
图3是本实用新型实施例的带有防竞争电路的基本RS触发器的原理图。 具体实施方法
技术领域：
本实用新型采用带有防竞争电路的基本RS触发器锁存IPM的故障信号并用 基本RS触发器的输出封锁IPM门极驱动信号，为IPM提供硬件保护。 根据图1、图2所示，智能功率模块IPM的保护电路包括光电隔离电路1、
与门逻辑电路2、四与非门集成电路3、基本RS触发器的防竞争电路4、延时 及抗干扰电路5、带输出使能控制端的接口电路6。所述四与非门集成电路3即 集成电路U1的型号为SN74HC132;所述带输出使能控制端的接口电路6中的集 成电路U2的型号为SN74HC573。所述光电隔离电路1由光电耦合器构成，图2 中省略线表示标号U—F0、 V—F0、 W一F0前光电耦合器的连接方式可参见标号N—FO 前光电耦合器的连接方式。所述与门逻辑电路2包括理论与门逻辑电路和篏位 电路。所述理论与门逻辑电路由上拉电阻R1和多个并接的二极管组成，二极管 的数目与需要锁存的故障信号数目相同，本实用新型的实施例应用了四个二极 管即Dl、 D2、 D3、 D4。所述篏位电路由一个下拉二极管D5和下拉电阻R2组成， 篏位电路和理论与门逻辑电路的输出Outl连接。所述延时及抗干扰电路5由 RC电路组成，此RC电路中的电容为C1，电阻和与门逻辑电路的下拉电阻R2为 同一个电阻。
如图2所示，光电耦合器的1脚接到IPM故障信号对应桥臂的驱动电源正 极，相应的IPM故障信号从光电耦合器的光电二极管的电流流出端3脚输入， 经过光电隔离后的输出信号送给与门逻辑电路2的输入端，即各二极管D1、 D2、 D3、 D4的电流输出端。相与后的输出即为各二极管正向输入端Outl处的信号， 该输出经下拉二极管D5后，送给四与非门集成电路3进行锁存，锁存后的输出 送给带输出使能控制端的接口电路6，以封锁IPM的门极驱动信号，实现对IPM 的保护。
在实施例中，由于二极管和光电耦合器的光敏元件串在一起的电压降大约 为l.OV，这就使得理论与门逻辑电路的输出，即上拉电阻R1和二极管的交点Outl处的电压接近甚至超出CMOS低电平所允许的最高电压。为了解决这一问 题，本实用新型在与门逻辑电路2中采用了篏位电路在理论与门逻辑电路的
输出即各二极管的正向输入端0utl处连接一个下拉二极管D5和一个下拉电阻 R2。当与门的输入悬空或全是高电平时，与门逻辑电路2的输出0ut2处的电Jt( 依靠电阻R1、 二极管D5和电阻R2的串联分压得到。为确保与门逻辑电路2的 输出0ut2处的高电平高于CMOS高电平所允许的最低电压，电阻Rl和R2的阻 值应满足一定的比例关系，本例中电阻R1的阻值取为500Q， R2为10KQ，这 样与门逻辑电路2的输出Out2处的高电平在3. 9V以上；当与门的输入为低电 平时，上拉电阻Rl和二极管的交点0utl处的电压大约在1.0V，经过二极管D5 后，由电阻R2下拉，这样0ut2处的电压就会被篏位在0.3V以下，完全满足 CMOS低电平所允许的电压范围。这就使得与门逻辑电路2的输出电压完全在 CMOS高低电平允许的电压范围之内，且留有一定余量。所述延时及抗干扰电路 5利用电容C1的充电时间，滤掉上电瞬间及偶尔的一两次故障信号，以确保偶 尔的一两次故障信号不被触发器锁存，可以根据所需的滤波时间常数选择电容 Cl的参数；另外，在正常工作情况下，电阻R2、电容Cl组成的延时及抗干扰 电路5可以释放掉偶尔一两次故障持续期间对电容Cl的充电量，起到了不累计 偶尔的一两次故障信号的作用。
根据图3，结合图2所示，所述四与非门集成电路3中的两个2输入与非门 N認D1、 NAND2构成本发明的基本RS触发器，所述基本RS触发器输入端1A即 四与非门集成电路3的1脚与篏位电路的输出0ut2处连接，输入端2B即四与 非门集成电路3的5脚和基本RS触发器的防竞争电路4连接。
所述基本RS触发器的实现原理如图3所示。为了实现对输入端1A上低电
平有效的故障信号进行有效的锁存，并防止在正常工作情况下，基本RS触发器
的两个输入端1A、 2B上同一时刻出现高电平而发生竞争的现象，本发明在与非 门NAND2的输入端2B上连接了电阻R3和电容C2组成的RC延时电路，即基本 RS触发器的防竞争电路4。在上电瞬间，与非门NAND2的输入端2B为低电平， 使得与非门NAND2的输出端2Y为高；此时与非门NAND1的输入端1A的电平为 与门逻辑电路2输出的高电平，那么与非门N認D1的输出端1Y就为低电平，将 与非门NAND2的输入端2A拉低，等待防竞争电路4即RC延时电路完成充电后， N認D2的输入端2B的高电平不能再影响整个触发器的状态，直到与非门NAND1 的输入端1A上出现低电平时，才发生整个触发器状态的翻转过程并锁存。基本 RS触发器的输出端1Y，即四与非门集成电路3的3脚的输出连接到所述带输出 使能控制端的接口电路6中U2的使能控制端1脚，并经过电阻R4上拉至5V， 用于在IPM连续多次输出故障信号并被RS触发器锁存时，关闭接口电路6中 U2的输出使能，封锁IPM的门极驱动信号，停止IPM工作，实现对IPM的保 护。所述带输出使能控制端的接口电路6中U2的11脚接有上拉电阻R5，即U2
自身不对输入信号进行锁存，信号的传输完全由使能控制端1脚控制。
需要指出的是，相关人员对本实用新型做出的任何不涉及基本元件连接方 式的改变或部件功能的替换也属于本实用新型的保护范围。
权利要求1.一种智能功率模块IPM的保护电路，其特征在于该电路包括光电隔离电路(1)、与门逻辑电路(2)、四与非门集成电路(3)、基本RS触发器的防竞争电路(4)、延时及抗干扰电路(5)、带输出使能控制端的接口电路(6)；所述光电隔离电路(1)、与门逻辑电路(2)、四与非门集成电路(3)、带输出使能控制端的接口电路(6)依次连接；延时及抗干扰电路(5)和与门逻辑电路(2)连接；基本RS触发器的防竞争电路(4)和四与非门集成电路(3)连接；智能功率模块IPM的各路故障信号经过光电隔离电路(1)分别隔离，隔离后的所有输出送给与门逻辑电路(2)相与，相与后的输出送给四与非门集成电路(3)锁存，再将锁存信号送给带输出使能控制端的接口电路(6)封锁智能功率模块IPM的门极驱动信号。
2. 根据权利要求1所述的智能功率模块IPM的保护电路，其特征在于所 述与门逻辑电路(2)包括理论与门逻辑电路和篏位电路，所述理论与门逻辑电 路由上拉电阻R1和多个并接的二极管组成，二极管的数目与需要锁存的故障信 号的数目相同；所述篏位电路由下拉电阻R2和一个下拉二极管组成，篏位电路 和理论与门逻辑电路的输出0utl相连接。
3. 根据权利要求1或2所述的智能功率模块IPM的保护电路，其特征在于: 所述延时及抗干扰电路(5)由RC电路组成，此RC电路和与门逻辑电路(2) 共用下拉电阻R2。
4. 根据权利要求1或2所述的智能功率模块IPM的保护电路，其特征在于: 所述四与非门集成电路(3)中的两个与非门NAND1、 NAND2构成基本RS触发器，所述基本RS触发器的输入端(1A)与篏位电路的输出Out2连接；输入端(2B) 与基本RS触发器的防竞争电路(4)连接；输出端(1Y)与带输出使能控制端 的接口电路(6)连接。
5. 根据权利要求1所述的智能功率模块IPM的保护电路，其特征在于所 述基本RS触发器的防竞争电路(4)由RC延时电路组成。
6. 根据权利要求2所述的智能功率模块IPM的保护电路，其特征在于所 述与门逻辑电路(2)的上拉电阻R1的阻值取为500Q，下拉电阻R2的阻值取 为IOKQ。
专利摘要本实用新型提出了一种智能功率模块IPM的保护电路，是针对某些IPM对自身故障信号不具有锁存功能的缺陷，提出的一种外围保护电路。其技术方案包括光电隔离电路、与门逻辑电路、四与非门集成电路、基本RS触发器的防竞争电路、延时及抗干扰电路、带输出使能控制端的接口电路。该电路首先将IPM的所有故障信号经光电隔离后相与，相与后的输出信号由基本RS触发器锁存；其次将基本RS触发器的输出信号送给带输出使能控制端的接口电路以控制IPM的门极驱动信号，实现对IPM的可靠保护。本实用新型所采用的电路结构简单，价格低廉，容易实现扩展，以用于对其它外围检测保护电路的输出信号进行锁存。
文档编号H02H7/20GK201061130SQ20072003206
公开日2008年5月14日 申请日期2007年6月19日 优先权日2007年6月19日
发明者刘世挺, 周勇军, 曹富禄 申请人:中国兵器工业第二0六研究所