专利名称：稳压器的制作方法
技术领域：
本发明涉及稳压器。
背景技术：
对传统的稳压器进行说明。图2是表示传统稳压器的电路图。如果输出电压Vout比规定电压高，即分压电路86的分压电压Vfb比基准电压 Vref高，则误差放大器88的控制电压Vc变高，PMOS晶体管54的栅极电压也变高，因此减少 PMOS晶体管54的驱动能力，并动作成使输出电压Vout变低。此外，如果输出电压Vout比 规定电压低，则通过与上述相反的动作，动作成使输出电压Vout变高。所以输出电压Vout 保持一定。此外，若PMOS晶体管54处于过电流供给状态，则PMOS晶体管52中流过的电流也 成比例地增大，若在电阻82两端产生的电压差变大，则NMOS晶体管61处于导通状态。如果 在NMOS晶体管61中流过的电流增大，且在电阻81两端产生的电压差变大，则PMOS晶体管 51导通，控制电压Vc变高。在这种情况下PMOS晶体管54的驱动能力减少，输出电压Vout 变低。如此防止元件因过电流而发生的损坏。另外通过电流源71、72的启动电流使过电流保护电路可靠地启动。PMOS晶体管 52,53电流镜连接。为了方便说明，在使这些尺寸相等的情况下，这些栅极-源极电压相等， 所以流过它们的电流相等。在这里，流过PMOS晶体管52的电流和流过PMOS晶体管55的 电流相等。此外，流过PMOS晶体管53的电流和流过PMOS晶体管56的电流相等，而且流过 PMOS晶体管57的电流也因电流镜连接的NMOS晶体管62、63而相等。因此，流过PMOS晶体 管55、56、57的栅极电流也相等。在此，因为PMOS晶体管55、56、57的栅极电压也相等，所 以PMOS晶体管55、56、57的源极电压相等，所以他们的栅极-源极间电压成为相等。因此， 输出电压Vout (PM0S晶体管57的源极电压)和电压Va(PMC)S晶体管55的源极电压)及电 压Vb(PM0S晶体管56的源极电压)成为相等。在此，若电源电压VDD和输出电压Vout的 差异大，则PMOS晶体管52 54在饱和区动作，若小，则在非饱和区动作，不管在哪种情况 下，输出电压Vout与电压Va、Vb相等，所以PMOS晶体管52、53、54的动作状态也相等(例 如，参照专利文献1 日本特开2003-029856号公报)。
发明内容
但是在传统的技术中，在轻负载的情况下，从Vout流出的电流微少时，即过电流 保护电路没有必要工作时，电流源71、72也使启动电流流过，所以不能减少稳压器的消耗 电流。本发明鉴于上述课题构思而成，提供消耗电流少的稳压器。为了解决上述课题，本发明的具备了过电流保护电路的稳压器，具体构成如下。提供一种稳压器，其特征在于具备比较基于输出电压的电压和基准电压的误差 放大器；使用误差放大器输出的电压进行控制的输出晶体管；具有读出输出晶体管的输出电流的第一读出晶体管的过电流保护电路；以使输出晶体管的漏极电压和第一读出晶体管 的漏极电压相等的方式动作的电压控制电路，电压控制电路具有令用于启动电压控制电路 的启动电流流过的电流电路，电流电路流出的启动电流响应输出晶体管的输出电流而受限 制。(发明效果)在本发明中，无输出电流流动时，也不会流过用于启动电压控制电路的启动电流， 因此减少了稳压器的消耗电流。
图1是表示本发明的稳压器的电路图。图2是表示传统稳压器的电路图。
具体实施例方式以下，参考附图，说明本发明的实施方式。首先，对稳压器的结构进行说明。图1是表示本发明的稳压器的电路图。本实施方式的稳压器包括PMOS晶体管15、分压电路46、误差放大器48、过电流保 护电路91及电压控制电路92。过电流保护电路91具有PMOS晶体管11、12、16 ；电阻41、 42 ；以及NMOS晶体管21。电压控制电路92具有PMOS晶体管13、14、17、18 ；电流源31 ；以 及 NMOS 晶体管 22、23、24、25、26。误差放大器48的非反相输入端子与分压电路46的输出端子连接，而反相输入端 子与基准电压输入端子连接，且输出端子与过电流保护电路91的控制端子和电压控制电 路92的控制端子和PMOS晶体管15的栅极连接。PMOS晶体管15的源极与电源端子连接， 而漏极与稳压器的输出端子连接。分压电路46设在稳压器的输出端子和接地端子之间。电 压控制电路92的输入端子与稳压器的输出端子连接，输出端子与过电流保护电路91的输 入端子连接。在电压控制电路92中，PMOS晶体管13的栅极和误差放大器48的输出端子连接， 而源极与电源端子连接，且漏极与PMOS晶体管17的源极连接。PMOS晶体管14的栅极和误 差放大器48的输出端子连接，而源极与电源端子连接，且漏极经由电流源31连接至NMOS 晶体管26的漏极。PMOS晶体管17的漏极与NMOS晶体管22、23的漏极连接。PMOS晶体管 18的栅极与漏极和PMOS晶体管17的栅极和PMOS晶体管16的栅极(过电流保护电路91 的输入端子)连接，而源极与稳压器的输出端子连接。NMOS晶体管23的栅极与漏极及NMOS 晶体管24的栅极连接，而源极与接地端子连接。NMOS晶体管24的源极和接地端子连接，而 漏极和PMOS晶体管18的漏极连接。NMOS晶体管22的源极和接地端子连接。NMOS晶体管 25的源极和接地端子连接，而漏极和PMOS晶体管18的漏极连接。NMOS晶体管26的栅极 与漏极和NMOS晶体管22及NMOS晶体管25的栅极连接，而源极和接地端子连接。在过电流保护电路91中，PMOS晶体管11的栅极与电阻41和NMOS晶体管21的漏 极的连接点连接，而源极与电源端子连接，且漏极和放大器48的输出端子连接。PMOS晶体 管12的栅极和放大器48的输出端子连接，而源极和电源端子连接，且漏极和PMOS晶体管 16的源极连接。电阻41设在电源端子和NMOS晶体管21的漏极之间。电阻42设在PMOS晶体管16的漏极和接地端子之间。NMOS晶体管21的栅极与PMOS晶体管16的漏极和电阻42的连接点相连，而源极和接地端子连接。在这里PMOS晶体管12和NMOS晶体管16的连接点的电压为电压Na，PMOS晶体管 13和NMOS晶体管17的连接点的电压为电压Vb，放大器48的输出电压为控制电压Vc。作为输出晶体管的PMOS晶体管15，基于控制电压Vc及电源电压VDD，输出输出电 压Vout。分压电路46把输出电压Vout分压，输出分压电压Vfb。误差放大器48比较分压 电压Vfb和基准电压Vref，通过控制PMOS晶体管15，使输出电压Vout成为一定的电压。当 通过第一读出晶体管(PM0S晶体管12)读出到PMOS晶体管15流出过电流的情形时，过电 流保护电路91控制PMOS晶体管15，使输出电压Vout降低。电压控制电路92以使PMOS晶 体管15的漏极电压(输出电压Vout)和PMOS晶体管12的漏极电压(电压Va)相等的方 式动作。过电流保护电路91含有读出PMOS晶体管15的输出电流的PMOS晶体管12。电压 控制电路92包含响应PMOS晶体管15的输出电流，令用于启动电压控制电路92的启动电 流流过的电流电路。电流电路包括读出PMOS晶体管15的输出电流的第二读出晶体管即 PMOS晶体管14 ；由NMOS晶体管22、25、26构成的电流镜电路，该电流镜电路使PMOS晶体管 14的电流从输入端子流入，并使启动电流从输出端子流出；以及电流源31。接着，对本实施方式的稳压器的动作进行说明。如果输出电压Vout比规定电压高，即分压电路46的分压电压Vfb比基准电压 Vref高，则放大器48的控制电压Vc (PM0S晶体管15的栅极电压)变高，PMOS晶体管15的 驱动能力减少，输出电压Vout变低。此外，若输出电压Vout比规定电压低，则通过与上述 相反的动作，输出电压Vout变高。也就是说输出电压Vout保持一定。这时，虽然后面也有说明，但PMOS晶体管16导通。因此PMOS晶体管15的输出电 流增多，从而成为过电流。与该过电流成比例地，流过PMOS晶体管12的电流也增大，且在 电阻42两端产生的电压差变大，NMOS晶体管21成为导通状态。如果流过NMOS晶体管21 的电流增大，且在电阻41两端产生的电压差变大，则PMOS晶体管11导通，控制电压Vc变 高。如此，PMOS晶体管15的驱动能力减少，且输出电压Vout变低。通过这种方法防止元 件因过电流而发生的破坏。接着，说明电压控制电路92的动作。在这里，使NMOS晶体管22、25、26的尺寸相等，PMOS晶体管12、13的尺寸相等， PMOS晶体管16、17、18的尺寸相等，NMOS晶体管23、24的尺寸相等。若在PMOS晶体管15中有输出电流流过，则因PMOS晶体管14、15的电流镜连接， 在PMOS晶体管14中也有电流流过。如此，电流源31的电流，因NMOS晶体管22及NMOS晶 体管26的电流镜连接，而在PMOS晶体管17和NMOS晶体管23的连接点上也作为启动电流 流过。还有，电流源31的电流，因NMOS晶体管25、26的电流镜连接，而在PMOS晶体管18 和NMOS晶体管24的连接点上也作为启动电流流过。因此电压控制电路92启动。因为PMOS晶体管12、13电流镜连接，这些栅极-源极电压相等。这里，在PMOS晶 体管12中流过的电流和在PMOS晶体管16中流过的电流相等。此外，在PMOS晶体管13中 流过的电流和在PMOS晶体管17中流过的电流相等，且由于NMOS晶体管23、24的电流镜连 接，在PMOS晶体管18中流过的电流也相等。所以，在PMOS晶体管16、17、18中流过的电流相等。这样在PMOS晶体管16、17、18中流过的电流就会相等，且PMOS晶体管16、17、18的 栅极电压也相等，所以PMOS晶体管16、17、18的源极电压相等，从而它们的栅极-源极间电 压也变为相等。因此，输出电压Vout (PM0S晶体管18的源极电压)与电压Va(PM0S晶体管 16的源极电压)及电压Vb (PM0S晶体管17的源极电压)相等。在这里，若电源电压VDD与 输出电压Vout的差异大，则PMOS晶体管12、13及PMOS晶体管15在饱和区动作，若小则在 非饱和区动作，无论是哪种情况，因为输出电压Vout和电压Va、Vb变为相等，所以PMOS晶 体管12、13、15的动作状态也都相等。若PMOS晶体管15的输出电流微少，则因为PMOS晶体管14、15的电流镜连接而 PMOS晶体管14的电流也微少。这样电流源31不会流出正常状态的电流。所以，根据NMOS 晶体管22及NMOS晶体管26的电流镜连接，在PMOS晶体管17和NMOS晶体管23的连接点 上流过的启动电流也变得微少。此外，因为NMOS晶体管25、26的电流镜连接，在PMOS晶体 管18和NMOS晶体管24的连接点上流过的启动电流也变得微少。当没有流过PMOS晶体管15的输出电流时，也不会流过启动电流，所以电压控制电 路92有可能不启动。但是，没有流过PMOS晶体管15的输出电流时，电压控制电路92没有 动作的必要，所以电压控制电路92不启动也可。依据具备上述那样的电压控制电路92的稳压器，在轻负载时，可以减少在NMOS晶 体管22及NMOS晶体管25中流过的启动电流，因此减少稳压器的消耗电流。
权利要求
一种稳压器，其特征在于包括误差放大器，比较基于稳压器的输出电压的电压和基准电压，输出放大其差值后的电压；输出晶体管，基于所述误差放大器输出的电压及电源电压，输出所述稳压器的输出电压；过电流保护电路，具有读出所述输出晶体管的输出电流的第一读出晶体管，当所述第一读出晶体管检测出所述输出晶体管的过电流时，控制所述输出晶体管，以使所述稳压器的输出电压降低；以及电压控制电路，以使所述输出晶体管的漏极电压和所述第一读出晶体管的漏极电压相等的方式动作，所述电压控制电路具有令用于启动所述电压控制电路的启动电流流过的电流电路，所述电流电路流出的启动电流响应所述输出晶体管的输出电流而受限制。
2.如权利要求1所述的稳压器，其特征在于， 所述电流电路包括输出一定的电流的电流源；输入所述电流源的电流并输出所述启动电流的电流镜电路；以及 读出所述输出晶体管的输出电流的第二读出晶体管，通过所述第二读出晶体管，所述启动电流响应所述输出晶体管的输出电流而受限制。
全文摘要
本发明提供消耗电流少的稳压器。在轻负载时，在用于启动电压控制电路(92)的NMOS晶体管(22)及NMOS晶体管(25)中流过的启动电流大致为0，所以相应地减少稳压器的消耗电流。
文档编号H02M1/32GK101807853SQ20101012784
公开日2010年8月18日 申请日期2010年2月20日 优先权日2009年2月17日
发明者井村多加志 申请人:精工电子有限公司