稳压器的制造方法
【技术领域】
[0001]本发明涉及稳压器的过冲抑制电路。
【背景技术】
[0002]对以往的稳压器进行说明。图4是示出以往的稳压器的电路图。
[0003]以往的稳压器具有:基准电压电路101 ;误差放大电路102 ;误差放大电路102的偏置电路103 ;作为输出晶体管的PMOS晶体管104 ;分压电阻电路105 ;放大器301 ;放大器301的偏置电路302 ;以及PMOS晶体管108。
[0004]PMOS晶体管104连接在电源端子与输出端子109之间。输出反馈电压Vfb的分压电阻电路105连接在输出端子109与接地端子之间。关于误差放大电路102，反相输入端子与基准电压电路101连接，向正相输入端子输入反馈电压Vfb，输出端子与PMOS晶体管104的栅极连接。偏置电路103向误差放大电路102提供工作电流。PMOS晶体管108连接在电源端子与PMOS晶体管104的栅极之间。关于放大器301，正相输入端子与基准电压电路101连接，向反相输入端子输入反馈电压Vfb，输出端子与PMOS晶体管108的栅极连接。偏置电路302向放大器301提供工作电流。
[0005]放大器301对输入的反馈电压Vfb与基准电压Vref进行比较。在反馈电压Vfb比基准电压Vref低的情况下，放大器301输出Hi (高)信号而使PMOS晶体管108截止。当在输出端子109的输出电压Vout中产生过冲而反馈电压Vfb比基准电压Vref高时，放大器301输出Lo (低)信号而使PMOS晶体管108导通。
[0006]以往的稳压器能够通过这样地工作而防止输出端子109的输出电压Vout的过冲变大(例如，参照专利文献I)。
[0007]现有技术文献
[0008]专利文献
[0009]专利文献1:日本特开2005 - 301439号公报
【发明内容】
[0010]发明要解决的课题
[0011]然而，以往的稳压器存在如下课题:在电源电压低、且输出端子109输出比规定的输出电压Vout低的电压的状态(以下，为非调整状态)下，当电源电压变高时，在输出端子109中产生过大的过冲。另外，为了防止过大的过冲，需要增大流过放大器301的偏置电路302的电流，但这样存在稳压器的消耗电流增大的课题。
[0012]本发明是鉴于上述课题而完成的，提供一种稳压器，该稳压器消耗电流低，并且能够抑制在非调整状态下当电源电压变高时在输出端子中产生过大的过冲。
[0013]用于解决课题的手段
[0014]为了解决以往的课题，本发明的具有过冲抑制电路的稳压器采用以下的结构。
[0015]一种稳压器，其特征在于，所述稳压器具有:过冲限制电路，其检测在输出电压中产生过冲的情况，并限制输出晶体管的电流；以及非调整状态检测电路，其根据输出端子的电压与流过输出晶体管的电流，检测稳压器处于非调整状态的情况，过冲制限电路根据非调整状态检测电路的检测信号控制工作电流。
[0016]发明效果
[0017]本发明的具有过冲抑制电路的稳压器具有消耗电流低且能够抑制在非调整状态下当电源电压变高时产生的输出电压的过冲。
【附图说明】
[0018]图1是第I实施方式的具有过冲抑制电路的稳压器的电路图。
[0019]图2是第2实施方式的具有过冲抑制电路的稳压器的电路图。
[0020]图3是示出本实施方式的过冲控制电路的一例的电路图。
[0021]图4是以往的具有过冲抑制电路的稳压器的电路图。
【具体实施方式】
[0022]下面，参照附图，对本实施方式进行说明。
[0023][第I实施方式]
[0024]图1是本实施方式的具有过冲抑制电路的稳压器的电路图。
[0025]本实施方式的稳压器具有:基准电压电路101 ;误差放大电路102 ;误差放大电路102的偏置电路103 ;输出晶体管104 ;分压电阻电路105 ;非调整状态检测电路106 ;过冲控制电路107以及PMOS晶体管108。非调整状态检测电路106与过冲控制电路107构成过冲抑制电路。
[0026]分压电阻电路105连接在输出端子109与接地端子之间。关于误差放大电路102，向正相输入端子输入反馈电压Vfb，向反相输入端子输入基准电压Vref。关于输出晶体管104，栅极与误差放大电路102的输出端子连接，源极与电源端子连接，漏极与输出端子109连接。非调整状态检测电路106被输入输出端子109的电压与电源端子的电压，非调整状态检测电路106的输出端子与过冲控制电路107连接。过冲控制电路107输入反馈电压Vfb与基准电压Vref，过冲控制电路107的输出端子与偏置电路103及PMOS晶体管108的栅极连接。
[0027]分压电阻电路105对输出端子109的输出电压Vout进行分压，并输出反馈电压Vfb。误差放大电路102对基准电压电路101输出的基准电压Vref与反馈电压Vfb进行比较。输出晶体管104由误差放大电路102的输出电压控制，具有将输出端子109的电压保持恒定的功能。非调整状态检测电路106根据流过输出晶体管104的电流与输出端子109的输出电压Vout检测非调整状态。过冲控制电路107根据基准电压Vref与反馈电压Vfb检测输出端子109的过冲，控制PMOS晶体管108与偏置电路103。过冲控制电路107接受非调整状态检测电路106的检测信号Vdet，控制过冲控制电路107的工作电流。
[0028]过冲控制电路107作为一例由图3所示的电路构成。图3所示的过冲控制电路107具有:放大器301，其被输入基准电压Vref与反馈电压Vfb ;以及偏置电路302，其被输入非调整状态检测电路106的检测信号Vdet，控制放大器301的工作电流。
[0029]但是，过冲控制电路107只要是用于实现对输出端子109的过冲进行检测的功能的电路即可，电路结构并没有特别限定。并且，偏置电路103只要是接受过冲控制电路107的信号而增加电流这样的恒流电路即可，电路结构并没有特别限定。
[0030]非调整状态检测电路106具有-PMOS晶体管110、112、113、116、117、120、121 ；NMOS晶体管114、115、118、119 ;以及恒流源111。
[0031]关于PMOS晶体管110，源极与输出端子109连接，栅极及漏极与恒流源111连接。关于PMOS晶体管112，源极与PMOS晶体管113的漏极连接，栅极与PMOS晶体管110的栅极及漏极连接，漏极与NMOS晶体管114的栅极及漏极连接。关于PMOS晶体管113，源极与电源端子连接，栅极与误差放大电路102的输出端子连接。关于NMOS晶体管114，源极与接地端子连接，栅极及漏极与NMOS晶体管115的栅极连接。关于PMOS晶体管116，源极与PMOS晶体管117的漏极连接，栅极与PMOS晶体管110的栅极及漏极连接，漏极与NMOS晶体管118的栅极及漏极连接。关于PMOS晶体管117，源极与电源端子连接，栅极与误差放大电路102的输出端子连接。关于NMOS晶体管118，源极与接地端子连接，栅极及漏极与NMOS晶体管119的栅极连接。关于NMOS晶体管119，源极与接地端子连接，漏极与PMOS晶体管120的栅极及漏极连接。关于PMOS晶体管120，源极与电源端子连接，栅极及漏极与PMOS晶体管121的栅极连接。PMOS晶体管121和NMOS晶体管115连接在电源端子与接地端子之间，其连接节点成为非调整状态检测电路106的输出端子。
[0032]PMOS晶体管110与恒流源111检测输出端子109的状态。PMOS晶体管112、PM0S晶体